本发明涉及磁存储器件，尤其涉及非易失性磁存储单元和采用该 存储单元的存储器和逻辑开关器件。

用于计算机存储器的存储单元的理想特征是高速，低功耗，非易 失性和低成本。低成本通常是由使用简单的制备工艺和高单元密度来 实现。动态随机存取存储器(DRAM)单元快速和消耗少的功率。然而， DRAM单元的内容是易失的并且紧接着在每秒要刷新许多次。快闪型 EEPROM单元是非易失性的，具有低读出功率，并被做成单个器件。然 而，EEPROM单元通常要用微秒级时间来写入数据内容，用毫秒级时间 来擦除该内容。这种慢的存取时间使EEPROM单元对于许多应用是不 理想的，尤其是对于用在计算机主存储器更是如此。

不同于DRAM，以铁磁区磁化强度取向为存储信息的磁存储单元能 将存储的信息保持很长的时间，因此是非易失性的。使用磁状态来改 变靠近铁磁区材料的电阻的某些类型磁存储单元总起来公知为磁阻 (MR)存储单元。这种MR存储单元的阵列通常称为磁RAM或MRAM。 MRAM器件是首先在美国专利US 3,375,091中以采用MR读出的双 稳磁元件的形式提出的。MRAM单元的设计是基于磁性金属和合金的各 向异性磁阻(AMR)效应。MRAM单元具有二个稳定的磁结构，代表逻 辑状态0的“高”阻态和代表逻辑状态1的“低”阻态。然而，AMR 效应的大小在大多数铁磁系统中通常低于5％，其限制了读出信号的 大小。这表现为该种器件的很低的存取次数。

近来已经制备了更灵敏和有效率的原型MRAM器件，其使用表现 为巨磁阻(GMR)的自旋阀结构，如在“Spin-Valve Ram Cell”，IEEE Trans。Magn.，Vol.31，3206(1995)中由Tang等人所公开的。所公 开的基本存储元件是条形，其由一对由薄铜隔离层分开的磁性层构 成。磁性层之一个的磁化强度在固定的磁取向上通过与薄的反铁磁层 的交换耦合被固定，而另一个磁性层的磁化强度是自由的。当自由层 磁化强度与固定层磁化强度相同时，单元的电阻要比层的磁化强度彼 此相反时低。这两个磁性结构代表“0”和“1”逻辑状态。这种器件 表现出高达14％的电阻变化，其导致比先前MRAM单元较高的信号电 平和较快的存取速度。然而，在读单元的内容时，该内容被破坏了。 而且，自旋阀器件固有的低电阻要求高的读出功率，其抑制了高密度 存储器件的生产。

磁隧道结(MTJ)是以与AMR或GMR单元根本不同的物理原理为 基础的。在MTJ中，两个磁性层由绝缘隧道阻挡层分开，在两个铁磁 层之间载流电子的自旋极化隧道效应产生了磁致电阻。隧道电流依赖 于两个铁磁层磁化强度的相对取向。MTJ由Moodera等人在“Large Magnetoresistance at Room Temperature in Ferromagnetic Thin Film Tunnel Junctions”，Phy.Rev.Lett.，Vol.74，No.16，April 17，1995，PP.3273-3276中进行了说明。

图1示出MTJ的简图。中心组成部分是三层的分层结构，包括二 层铁磁金属层(FM1和FM2)，其由绝缘体层分开。FM1 102和FM2 104 的厚度可以是在几个原子层至几个微米范围内的任何值。绝缘体层 106的厚度在1-10纳米(nm)的范围内。当在FM层102和104之 间施加电压108时，从一个FM层出来的电子能够隧穿绝缘层106并 进入另一FM层，导致称作隧道电流的电流It。隧道电流It的大小依 赖于电压的大小。MTJ电阻定义为R＝V/It，其也是所施加电压的函 数。电阻的大小还依赖于FM层102和FM层104磁化强度的关系。当 两层的磁化强度彼此相互平行时，R假定为小值Rmin。当两层的磁化 强度反平行时，R的大小为其最大值Rmax。在这些极值之间的范围内 (0＜Θ＜180°)，电阻值在最小和最大值之间变化。

通常，FM1 102的磁化强度能被固定在某个方向(例如，通过具有 较高矫顽磁性的材料或者通过由反铁磁变换固定它来实现，正如在自 旋阀的情况)，同时通过施加的磁场来改变FM2 104的磁化强度方向 以获得理想的电阻。

尽管MTJ器件具有使它们能理想用于存储器应用中的几个特征， 但先前的实际限制已阻止了这些产品的成功商业化。因此，要求改进 的MTJ单元结构和存储器件结构来使MTJ单元在商业应用中的成功使 用变得容易。

根据本发明的一个方案，用在存储器和逻辑开关应用中的磁性隧 道结单元形成为具有第一铁磁层，第二铁磁层，以及夹在第一和第二 铁磁层之间的绝缘层，形成了磁隧道结元件。单元还包括写入导线， 其具有在第一方向对中且最靠近第一铁磁层放置的第一导体段和在 基本上与第一方向正交的第二方向对中且最靠近第二铁磁层放置的 第二导体段。单元还包括电路元件，其端接第一和第二导体段，并且 使得在使用单极写入电压和仅仅单端口写入端子时在写入导体中建 立双向电流。该双向电流在第一电流方向中将高阻抗状态写入单元， 在第二电流方向中将低阻抗状态写入单元。

第一和第二铁磁层最好用半金属性铁磁材料形成。这种材料包括 CrO2，Fe3O4，形式为La1-xDxMnO3(D是碱土元素)的亚锰酸盐 (manganites)，以及形式为X2MnY的锰铝铜强磁性合金(Heusler alloys)(这里X是Co，Ni，Cu，和Pd之一个，Y是一个Al，Sn，In和Sb)。半金属性铁磁材料的特性接近全自旋极化，其导致单元具有 接近理想开关的特征。

能使双向电流流动的电路元件能采用电容器结构的形式，其在第 一方向存储电荷，在第二方向释放电荷。电路元件还能采用电压分压 器电路的形式。在可得到双极写入电压的选择的实施例中，电路元件 能够采用阻性端接到地电势的形式。

根据本发明另一实施例，形成了磁随机存取存储器(MRAM)器件， 其包括多个位线和多个字线。位线和字线以形成多个交叉点的基本上 正交的方式布置。MRAM还包括多个磁隧道结单元，具有与每个交叉点 相关联的单个单元。单元形成有第一铁磁层，第二铁磁层，及夹在铁 磁层之间的绝缘层。每个单元还包括写入导线，其具有在第一方向对 中且最靠近第一铁磁层的第一导体段，以及在与第一方向基本上正交 的第二方向对中且最靠近第二铁磁层的第二导体段。每个单元的写入 导体用电路元件端接，例如为电容性结构的电路元件，其能使双向电 流流动。第一晶体管将写入导体耦合到对应的位线和字线。第二晶体 管将对应的字线耦合到第一铁磁层，用于将读信号施加到单元。每个 单元具有相关联的读出放大器，其夹在第二铁磁层和对应的输出位线 之间，用于检测施加的读信号。

第一和第二铁磁层最好用半金属性铁磁材料形成。这种材料包括 CrO2，Fe3O4，形式为La1-xDxMnO3(D为碱土元素)的亚锰酸盐 (manganites)，以及形式为X2MnY的锰铝铜强磁性合金(Heusler alloys)(这里X是Co，Ni，Cu和Pd之一，Y是一个Al，Sn，In 和Sb)。半金属性铁磁材料的特性接近全自旋极化，其导致单元具有 接近理想的开关特征。这导致MRAM容易和快速地读出。

根据本发明的另一个实施例，形成的磁随机存取存储器(MRAM) 器件包括多个基本上相互平行且位于第一平面上的三态位线。MRAM 还包括多个基本上相互平行且位于第二平面上的三态字线。字线和位 线基本上正交且建立具有多个交叉点的行列阵列。每个字线和位线用 电路元件端接，例如为电容性结构的电路元件，其能使双向电流流 动。MRAM包括多个对应于交叉点的磁隧道结单元。该单元夹在第一平 面和第二平面之间并用第一铁磁层，第二铁磁层及夹在该铁磁层之间 的绝缘层形成。

MRAM还包括在读周期期间用于将每个单元耦合到对应字线和位 线且在写入周期期间将单元与字线和位线电隔离的装置。单元的状态 是在对应的位线和字线中通入电流写入的，该电流建立了足以极化该 单元的磁场。通过启动耦合装置并将读信号提供给单元来读出单元。

第一和第二铁磁层最好用半金属性铁磁材料形成。这种材料包括 CrO2，Fe3O4，形式为La1-xDxMnO3(D为碱土元素)的亚锰酸盐，以及 形式为X2MnY的锰铝铜强磁性合金(Heusler alloys)(这里X是Co， Ni，Cu和Pd之一，Y是一个Al，Sn，In和Sb)。半金属性铁磁材 料的特性接近全自旋极化，其导致单元具有接近理想开关的特征。这 导致MRAM容易和快速读出。

根据本发明的另一方案，形成的磁逻辑器件包括第一和第二半金 属性磁隧道结单元，每个单元具有输入端子，输出端子和第一写入导 体输入端子。第一半金属性磁隧道结单元具有开状态和关状态，其状 态的设定是响应于施加到写入导体输入端子的信号。开状态表现为在 输入和输出端子之间为低电阻，而关状态则表现为在所述输入和输出 端子之间为高电阻。第一和第二单元的写入导体输入端子形成逻辑输 入端子，输入和输出端子互连以完成在逻辑器件输出端子和逻辑输入 端子之间的各种逻辑功能。这种逻辑功能包括或，或非，与，与非和 异逻辑功能。

根据本发明的另一个实施例，形成的具有非易失性磁存储器的计 算机集成电路包括其上形成了计算机处理器的第一基片和其上形成 了磁随机存取存储器的第二基片。第一和第二基片最好使用倒装式集 成技术连接，使得计算机处理器可操作地耦合到磁随机存取存储器。

通过下面示例性实施例的详细说明，并联系到附图，本发明的上 述目的，特征和优点将变得更清楚。

参考附图并对优选实施例进行详细说明来说明本发明，其中：

图1是现有技术磁隧道结单元的剖面简图；

图2A是表示根据本发明被写入MTJ单元的第一状态的俯视图；

图2B是表示根据本发明被写入MTJ单元的第二状态的俯视图；

图2C是为了建立双向电流而采用电压分压器的本发明MTJ单元 的俯视图；

图3是根据本发明形成的MTJ单元的剖面图；

图4是部分地表示根据本发明形成的MRAM阵列的简图；

图4A表示能被采用以便端接本发明MRAM单元之写入导体的晶体 管电路；

图5是表示根据本发明形成的MRAM器件另一实施例的方框图；

图5A是表示与图5 MRAM中的MTJ单元相联系的典型读出电路系 统的简图；

图6A和6B是对于图5的MRAM实施例，描述了分别用于逻辑状 态“1”和逻辑状态“0”的写入周期的时序图；

图7是用根据本发明的MTJ单元形成的逻辑与门示意图；

图8是用根据本发明的MTJ单元形成的逻辑或门的示意图；

图9是用根据本发明的MTJ单元形成的逻辑异门的简图；

图10是用根据本发明的MTJ单元形成的磁随机存储器逻辑器件 的简图。

MTJ单元具有能用来表示逻辑状态的相关可变电阻。当第一和第 二铁磁层中的磁化强度的取向平行时MTJ单元的阻值为低。当磁化强 度的取向反平行时，阻值为高。通过将正交电流分别在第一方向和第 二方向通入最靠近单元的导体能够将这二个电阻状态写入单元。

图2A和2B表示根据本发明的MTJ单元的俯视图。MTJ单元包括 形成为分层结构的MTJ元件200，其具有第一铁磁(FM)层、第二铁 磁(FM)层和夹在铁磁层之间的绝缘层。最好通过在与FM层接触的 常规金属层上形成导电的迹线来将第一电端子202耦合到第一FM层 和将第二电端子204耦合到第二FM层。在第一和第二电端子202，204 之间MTJ单元的阻值是可测量的。MTJ单元还包括第一导体段206， 其沿第一方向(Y轴)放置在MTJ元件200的下面。第二导体段208 沿着与第一方向正交的第二方向(X轴)放置在MTJ元件200的上面。 第一导体段206用第一电容性结构210端接，第二导体段208用第二 电容性结构212端接。电容性结构210，212能以现有技术的任何方 法形成，其包括使用场效应晶体管的栅极端子。连接第一和第二导体 段以形成用于施加写入信号的公共输入端子214。

参考图2A，当输入端子214施加电压时，电流流入电容器结构 210，212，由此在第一段206(+Y方向)和第二段208(+X方向) 建立正交的电流。该电流流动直到电容性结构210，212被充电为止。 最靠近MTJ元件200流动的正交电流以在导致端子202，204之间为 高电阻的反平行结构来建立分层结构的磁性极化。0.1-10ma范围的电 流通常就是以感应磁性状态的变化。

当电容器210，212充电时，通过接地输入端子214，在段206， 208中能够感应相反正交方向的电流，正如图2B所示。在-X，-Y 方向流动的电流极化MTJ元件200，具有按平行配置的分层结构的磁 化强度，由此导致端子202，204间的低电阻。通过用电荷存储电容 性结构来端接导体段，使用单极写入电压信号和单端口输入端子能够 给单元建立双向的电流。

端接MTJ单元写入导体的电容器210，212能够提供在最靠近单 元建立要求将两种状态写入单元的双向电流的方便方法。然而，也可 以采用建立双向电流的其它方法。例如，通过用将电压保持在电压中 点的电压分压器电路可以端接写入导体。电压分压器能用晶体管或电 阻性元件216，218和220、222形成，如图2C所示。当写入导体处 于高阻抗状态时，没有电流流动。然而当写入导体放引入全电压电势 时，电流在第一方向流入电压分压器，当写入导体被引入地电势时， 电流在第二方向从电压分压器流出。

图3是进一步表示MTJ元件200层结构和导体段206，208取向 的剖面视图。MTJ元件200包括第一铁磁(FM)层302，第二铁磁(FM) 层304和夹在FM层之间的绝缘层306。在第一FM层302下面的导体 段206上放置夹在FM层302和导体段206之间的电绝缘层308。类 似地，绝缘层310将第二导体段208和第二FM层304分开。这样， 在导体段206，208中施加的电流在最靠近分层结构处建立磁场，但 该电流不流过MTJ元件200。

第一FM层302和第二FM层304最好使用表现出接近全自旋极化 的半金属性铁磁材料形成。随着自旋极化接近100％，MTJ元件200 以具有极高关断电阻的理想开关相类似的方式工作。该电阻在100- 10,000KΩ、μm2(千欧·平方微米)量级。已知半金属性铁磁材料包 括CrO2，Fe3O4，形式为La1-xDxMnO3(D为碱土元素)的亚锰酸盐，以及 形式为X2MnY的锰铝铜强磁性合金(这里X是Co，Ni，Cu，Pd等之 一，Y是一个Al，Sn，Zn，Sb等)。还可预计在未来其它的半金属性 铁磁材料将成为可获得的并表现出用于本发明的可接受特性。

半金属性铁磁层最好以1-100纳米范围内的厚度形成。夹在半 金属性铁磁层之间的绝缘层可以是诸如Al2O3，TiO2，Mgo，SiO2，AlN等的材料，具有大约0.5-10nm范围的厚度。

图4表示根据本发明形成的一部分MRAM阵列。表示的MRAM阵列 部分包括四个存储器单元400-1，400-2，400-3，400-4。然而， 本领域人员可以理解，有用的存储器器件是用更多的单元(上千和上 百万个单元量级)形成的，该限定部分仅是说明本发明的工作原理。 每个单元400包括MTJ元件402，正交写入导体404，406和电容器 408，410，这正如图2A，2B和3所讨论的。单元400矩阵配置，并 对应着垂直布置位线412和水平布置字线414的交叉点。对于每个单 元400，有第一晶体管416，其具有耦合到字线414的栅极端子和耦 合到MTJ元件402正交写入导体的漏极端子。(应注意，为清楚起见， 单元400-3和400-4在没有晶体管416和相关写入导体的情况下示 出，并且这些部件也包括在这些单元中)。

为了将第一电阻状态写入单元400，电压信号施加到对应的位线 412和字线414上，由此允许电流流过晶体管416并进入电容器408， 410(或者其它提供用于双向电流流动的电路元件)。该电流以图2A 讨论的方式极化MTJ元件402。为了将第二电阻状态写入单元400， 地电位电势施加到位线412，同时正电压施加到所选择单元400的对 应字线414。这样偏置晶体管406使得存储在电容器408，410的电 荷放电入位线412，由此产生要求的反向电流流动以极化处于低阻状 态的MTJ元件402，这正如在图2B所讨论的。为确保电容器408，410 包括足够的电荷以产生要求的电流流动，电容器408，410可以在写 入周期的第一部分被充电，然后放电以产生第二电阻状态。

端接MRAM单元写入导体的电容器408，410可以被能使双向电流 流动的其它电路实施例替代。图4A表示为此目的用于端接写入导体 的晶体管电路。替代电容器408，Y形布置的写入导体段由第一晶体 管430和第二晶体管432端接。晶体管430，432是互补器件，其串 联连接在电压源Vdd和地电势之间。晶体管430，432的栅极连接在 一起并接到对应单元402的位线。为P型器件的晶体管430的源极连 接到为N型器件的晶体管432的漏极并接到Y型布置的写入导体 404。X形写入导体段406由互补对晶体管434，436类似地端接。当 位线412和字线414两者为高时，晶体管432和436导通，电流以- Y到+Y方向流入晶体管432，还以-X到+X方向流入晶体管436。 然而，当位线412为低同时字线414为高时，晶体管432，436截止， 同时P型晶体管430，434导通。此时电流以+Y到-Y方向流入晶体 管430，以+X到-X方向流入晶体管434。这样，“1”或“0”能被 写入单元402。

MRAM阵列还包括读出电路，目的是确定单元400的电阻状态。读 出电路最好包括第二晶体管418，其具有耦合到对应字线414的栅极 端子，耦合到读出使能线420的漏极端子和耦合到字线行中每个MTJ 元件402的第一端子的源极端子。当在读出操作期间电流仅施加到单 元时，读出使能信号保留MRAM中的电能。每个MTJ元件的第二端子 耦合到对应的读出放大器422。与位线列相关联的每个MTJ元件402 的读出放大器422的输出按逻辑或功能耦合在一起。这可以通过将输 出布线在一起或者通过使用与每个位线412相关联的或逻辑门424完 成。

为了读出所选择单元400的状态，读出使能线420和对应的字线 414被引入正电压电平。读出放大器422最好包括响应于所施加电压 和MTJ电阻的检测器。读出放大器422检测当MTJ元件是处于低电阻 状态时的第一信号电平，并在其输出端表示为逻辑电平“1”。类似 地，读出放大器422检测当MTJ元件是处于高电阻状态时的第二信号 电平，并表示为逻辑电平“0”。读出放大器422的输出耦合到位线 或门424，该位线或门被耦合到合适的解码电路(未示出)。

图5表示根据本发明形成的另一MRAM布置图。如同图4，图5 的MRAM由多个靠近字线506和位线504交叉处的MTJ单元502形成。 MTJ元件502位于在元件502下方的垂直布置位线和元件502上方的 水平布置字线之间。这样，字线506和位线504直接形成穿过每个MTJ 元件502的正交写入导体段。每个位线504和每个字线506用电路元 件端接，其诸如为电容性元件508，提供用于双向电流的流动。MRAM 最好包括位线解码器/驱动器电路510和字线解码器/驱动器电路 512，其用存储器电路阵列的传统方式形成。

为了将电阻状态写入对应的MTJ元件502，为了产生足够的磁场 以极化元件502，电流一定要在对应的位线504和字线506中流动。 当电流仅在单元字线或单元位线中流动时，就认为那个单元是被半选 择的，其电阻状态不改变。图6A是描述将第一电阻状态写入MTJ单 元502-1的时序图。在时间to，位线Bo保持在高阻抗状态，同时写 入线Wo处于低状态以放电电容器Cwo。如果电容器Cwo在时间to具 有电荷，则在间隔t0到t1期间电流将在Wo中流动。然而，当在这 个间隔内位线保持在高阻抗状态时，没有电流在位线中流动，与字线 Wo相关联的单元也仅是被半选择的。

在时间t1，字线处于高阻抗状态，位线Bo被引入低状态以放电 电容器CBO正如前面，在位线中流动的电流仅半选择沿着位线的单 元，并不改变这些单元的阻抗。借助放电的电容器CBO和CWO，位线Bo 和字线Wo被引入高状态，由此产生最靠近单元502-1的所要求的正 交电流，以极化对应于第一阻抗状态的磁矩。与位线Bo字线Wo相关 联的附加单元502在这些单元仅是半选择的时候保持不变。图6B表 示将单元502-1的电阻状态改变到第二电阻状态的写入周期的典型 时序。这个过程类似于图6A中所说明的过程，但电容器在时间t0和 t2期间最初充电然后在时间t2-t3期间放电。

在图5的MRAM中，每个位线504和字线506能用电压分压器结 构而不用电容性结构508来端接。在这种情况下，当位线和字线处于 高阻抗状态时，没有电流流动。然而当线被引入高状态时，电流按第 一方向流入电压分压器结构，当线被引入低状态时，电流以第二方向 流出电压分压器结构。该实施例增加MRAM静态电流的同时，能通过 在写操作期间仅给电压分压器结构供电来进行管理。通过使用电压分 压器结构，随着不再有保证电容性结构处在合适的初始条件以写所选 择单元的要求时，先前说明的图6A和6B的写入周期就简化为单一的 步骤处理过程。作为另外的选择，如果解码器/驱动器电路510，512 用双向电压输出形成，为了取得要求的双向电流流动，位线和字线能 够通过合适的电阻简单地连接到地电势。

图5A是表示图5 MRAM的单元502的简图，进一步说明典型的读 出电路。晶体管520将单元502的第一FM层耦合到对应的字线506。 晶体管520的栅极耦合到读出使能信号。单元502的第二FM层连接 到对应的位线504。当出现读出使能信号时，出现在字线506的信号 建立通过晶体管520和单元502进入位线504的读电流。每个位线包 括将读电流耦合到读出放大器524的第二晶体管524和在读操作期间 将电容性结构508从位线分隔开的第二晶体管526。类似地，每个字 线包括在读操作期间将电容性结构508从字线分隔开的第三晶体管 528。当晶体522，526和528为NMOS器件时，读出使能信号直接地 施加到晶体管522的栅极，通过倒相器530并耦合到晶体管526，528 的栅极。这样，就仅要求单个控制线。另外，晶体管522可以是相对 于晶体管526，528为互补的器件，并且在没有倒相器530的情况下 由公共使能信号驱动。

尽管图5A的读出电路用耦合到字线506的晶体管520和通过晶 体管522耦合到位线504的读出放大器进行了说明，应当理解该电路 可以是位线和字线相互倒换而等价构成的电路。

除了独立地应用到存储器器件之外，图4和5的MRAM器件还能 被集成到微处理器中，用作为内部寄存器和缓存存储器。为方便集 成，最好采用倒装式装配技术以配合这两种加工技术。

当MTJ单元用半金属性铁磁材料形成时，改进的开关特征使磁逻 辑门的构造成为可能。参考图7，描述了用MTJ单元形成的逻辑与门。 该门是用与第二MTJ单元702串联连接的第一MTJ单元700形成的。 第一MTJ单元700的写入导线形成第一逻辑输入(A)，第二MTJ单 元702的写入导线形成第二逻辑输入(B)。该门还具有连接到第一 MTJ单元700的输入端子704和被耦合到第二MTJ单元702的输出端 子706。当正电压施加到输入端子704时，该门按照下面所示与逻辑 门的真值表工作：

表1：

A    B    输出

0    0    0

0    1    0

1    1    0

1    1    1

通过将该输入连接到逻辑低电势和将来自输出端子706的负载电 阻连接到正电压源，该输出能被倒相。在这个结构中，实现了逻辑与 非功能。

能够类似地构成MTJ单元形成如图8所示的逻辑或/或非门。在 这个实施例中，第一MTJ单元800和第二MTJ单元802并联连接。当 任何一个MTJ单元磁化使得单元的电阻为低时，施加到输入端子804 的信号就传到输出端子806。

在图7和图8中，配置MTJ单元的写入导线使得单元以类似的方 式响应在逻辑输入端子A，B所施加的信号。换言之，正电压的应用 置单元处于低阻状态，而地电势的应用置单元处于高阻抗状态，这分 别以图2B和2A的方式进行。

图9表示根据本发明形成的异逻辑门的实施例。用并联连接的第 一对MTJ单元900，902和相互以并联连接且与第一对单元串联的第 二对MTJ单元904，906形成异门。单元900和904受响应于施加到 逻辑输入端子A之信号的写入导线控制，而单元902，906则响应于 施加到逻辑输入端子B之信号。配置单元900和902的写入导线使得 高输入信号保持以低阻状态磁化单元的在第一方向(+X，+Y)的电 流。单元904和906中的写入导线相反地对着单元900，902中的写 入导线，使得高输入信号感应以高阻状态磁化单元904，906的在第 二方向(-X，-Y)的电流。结果，当高电平信号施加到端子A时， 单元900被设置为低阻状态，同时单元904被设置为高阻状态。类似 地，当高电平信号施加到端子B时，单元902被设置为低阻状态，同 时单元906被设置为高阻状态。为了将来自输入端子908的信号传到 输出端子910，单元900或902之一个一定要为低阻状态，单元904 或906之一个也一定要为低阻状态，因此根据下面的真值表建立了异 逻辑功能：

表2：

输入    A    B    输出

1       0    0    0

1       0    1    1

1       1    0    1

1       1    1    0

图7-9表示用MTJ单元形成的逻辑门的示例性实施例。尽管每 个所说明的实施例表示了二个输入逻辑功能(A，B)，但可以容易地 将输入端的数目扩展为任何希望的数目。另外，单个MTJ单元能用作 缓存器/倒相器。由于用MTJ单元的简单配置能够完成组合的逻辑功 能，如果需要，则使用相同的制造工艺能够在相同的基片上形成磁存 储器和相关解码器逻辑的集成。

图10是表示根据本发明形成的部分组合存储器和逻辑阵列的简 图。该阵列包括与图7说明的类似方式串联连接的MTJ单元1000， 1002。简化的阵列包括输入端子，耦合到单元1000写入导线的第一 位线端子B0，耦合到单元1002写入导线的第二位线端子B1，耦合到 单元1000，1002之间的第一输出端子O0和耦合到单元1002之输出的 第二输出端子O1。在这个结构中，第一输出与所施加数据和单元1000 的当前状态有关。第二输出端子O1与所施加数据、单元1000状态和 单元1002状态有关。尽管说明了与结构，仍能形成不同的逻辑存储 器的组合。另外，阵列能被扩展到大量的组合中的单元。

尽管已经说明了本发明的优选实施例，应注意，根据上面的经 验，本领域技术人员能够进行修改和变化。因此可以理解，在根据所 附权利要求得到的本发明范围和精神之内在所公开的本发明的特殊 实施例中可以进行改变。