技术领域
[0001] 本实用新型属于量子芯片封装领域，特别是一种量子芯片封装装置。
背景技术
[0002] 量子芯片作为
量子计算的
硬件结构，是
量子比特硬件单元的集成。在工作的时候，量子芯片需要封装之后放置在低温超导环境中，用于量子芯片封装的量子芯片封装盒的体积决定低温超导环境中需要预留放置空间的大小；量子芯片封装盒的结构决定连接量子芯片的
信号传输线的空间布置，进而决定了信号的传输
质量等。改善量子芯片封装盒的结构，以实现小型化、集约化和结构合理性一直是量子计算研究企业的重点工作之一。
[0003]
现有技术的量子芯片封装盒如图1所示，该量子芯片封装盒包括盒本体01和盖合到盒本体01的盖体02，盒本体01内形成放置槽03，使用的时候，量子芯片(未图示)放置在放置槽03的底部，为实现量子芯片的信号输出和输入，量子芯片上的每一个量子比特的输入端和输出端均安装有第一连接器(未图示)，各第一连接器均通过
信号传输线连接至量子测控系统，在盒本体01的两相对
侧壁上设有用于信号传输线通过的通过孔04，信号传输线从盒本体01的不同方位的通过孔04穿过伸出后，延伸至量子芯片控制系统。
[0004] 现有的量子芯片封装盒在封装盒内连接信号线，然后信号线从封装盒的侧边拉出，然后弯折延伸至量子测控系统，该过程中存在着接线不方便、排线不方便，影响量子芯片的封装操作；再者，所排信号线存在明显弯折情况，影响了信号的传输质量；所排信号线空间分布散乱，使得量子芯片封装盒外部空间没有得到充分利用等
缺陷和不足。实用新型内容
[0005] 本实用新型的目的是提供一种量子芯片封装装置，以解决现有技术中的不足，它能够方便量子芯片的封装操作，并且提高了信号传输质量。
[0006] 本实用新型采用的技术方案如下：
[0007] 一种量子芯片封装装置，所述量子芯片封装装置包括：封装盒本体，内部形成有芯片放置槽；量子芯片，平行固定在所述芯片放置槽的底部；封装盒盖体，盖合在所述封装盒本体上，且所述封装盒盖体上设置有沿所述封装盒盖体的第一方向平行设置的至少两排第一避让孔，各排所述第一避让孔沿所述封装盒盖体的第二方向交错设置；其中：所述第一方向为所述封装盒盖体的长度方向或宽度方向，所述第二方向为所述封装盒盖体的宽度方向或长度方向；多个第一连接器，所述第一连接器一一对应设置在所述第一避让孔内，且所述第一连接器的一端连接所述量子芯片，所述第一连接器的另一端伸出所述封装盒盖体。
[0008] 如上所述的量子芯片封装装置，其中，优选的是，所述封装盒本体的第二方向的两相对侧均设置有中空固定柱；所述封装盒盖体的第二方向的两相对侧还均设置有带孔固定
耳；所述中空固定柱和所述带孔固定耳对应设置，并可拆卸连接。
[0009] 如上所述的量子芯片封装装置，其中，优选的是，所述封装盒本体的第二方向的两相对侧还均固定设置有
法兰盘，所述法兰盘上设置有沿所述封装盒本体第三方向延伸的固定孔，其中：所述第三方向同时垂直所述第一方向和所述第二方向。
[0010] 如上所述的量子芯片封装装置，其中，优选的是，各所述第一连接器均为单引脚的
射频信号连接器。
[0011] 如上所述的量子芯片封装装置，其中，优选的是，所述封装盒本体的沿所述第一方向的一侧壁上设置有第一固定凹槽；所述第一固定凹槽内固定有第二连接器，所述第二连接器的一端连接所述量子芯片，所述第二连接器的另一端沿所述第二方向延伸。
[0012] 如上所述的量子芯片封装装置，其中，优选的是，所述封装盒本体的沿所述第一方向的另一侧壁上设置有避让缺口；所述避让缺口内固定有第三连接器，所述第三连接器电连接所述量子芯片。
[0013] 如上所述的量子芯片封装装置，其中，优选的是，所述第三连接器为集成的多路直流信号连接器，所述集成的多路直流信号连接器具有多个引脚。
[0014] 如上所述的量子芯片封装装置，其中，优选的是，所述量子芯片的PCB板上并排设置多个键合孔，所述键合孔用于所述量子芯片和所述集成的多路直流信号连接器的所述多个引脚之间的键合连接。
[0015] 如上所述的量子芯片封装装置，其中，优选的是，所述芯片放置槽的底部一端设置有第一引脚避让孔；所述第一引脚避让孔沿所述芯片放置槽的深度方向贯穿所述封装盒本体。
[0016] 如上所述的量子芯片封装装置，其中，优选的是，所述封装盒盖体上设置有第二引脚避让孔；所述第二引脚避让孔和所述第一引脚避让孔相对设置。
[0017] 与现有技术相比，在本
申请中，在封装盒盖体的第一方向平行设置至少两排第一避让孔，第一避让孔内嵌装所述第一连接器，所述第一连接器一端连接量子芯片，另一端伸出所述封装盒盖体用于连接信号线，装配的时候，可以先把封装盒盖体和封装盒本体盖合之后，在第一连接器伸出所述封装盒盖体的一端连接信号线，在封装盒整体外部进行接线，接线方便，易于矫正调制，方便量子芯片的整体封装操作；另外，各排所述第一避让孔沿所述封装盒盖体的第二方向交错设置，使得信号线不存在明显的弯折排布现象，而是沿所述封装盒盖体的长度延伸，保证了信号的传输质量；同时，各第一信号传输线在封装盒盖体的表面从各第一连接器处发出，然后逐渐汇聚在一起，由于量子芯片封装盒通常是是放置柱形屏蔽筒中的，所以量子芯片封装盒的外部空间通常是一个狭小的柱形空间，当信号线沿柱形空间的轴向延伸时，实现了量子芯片封装盒外部空间的充分利用。再者，所述第一连接器不在完全封装在量子芯片封装盒内部，减小了量子芯片封装盒的体积。
附图说明
[0018] 图1是现有技术的量子芯片封装盒结构示意图；
[0019] 图2是本申请的
实施例提供的一种量子芯片封装装置的装配图；
[0020] 图3是本申请的实施例提供的一种量子芯片封装装置的爆炸图；
[0021] 图4为封装盒本体的结构示意图。
[0022] 附图标记说明：
[0023] 01-盒本体，02-盖体，03-放置槽，04-通过孔；
[0024] 1-封装盒本体，2-放置槽，3-封装盒盖体，4-第一避让孔，5-第一连接器，6-法兰盘，7-第二连接器，8-第三连接器，9-第一固定凹槽，10-避让缺口，11-第一引脚避让孔，12-第二引脚避让孔，13-量子芯片，14-中空固定柱，15-带孔固定耳。
具体实施方式
[0025] 下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能解释为对本实用新型的限制。
[0026] 本申请的实施例提供了一种量子芯片封装装置，图2为本申请的实施例提供的量子芯片封装装置的装配图，图3为本申请的实施例提供的量子芯片封装装置的爆炸图，图4为封装盒本体的结构示意图。
[0027] 请参考图2和图3所示，所述量子芯片封装装置包括封装盒本体1和封装盒盖体3。请参考图4所示，封装盒本体1内部形成有芯片放置槽2，请继续参考图2和图3所示，芯片放置槽2内放置有量子芯片13，量子芯片13平行固定在所述芯片放置槽2的底部，即量子芯片
13铺设固定在所述芯片放置槽2的底部。
[0028] 封装盒盖体3盖合在所述封装盒本体1上，且所述封装盒盖体3上设置有沿所述封装盒盖体3的第一方向平行设置的至少两排第一避让孔4，各排所述第一避让孔4沿所述封装盒盖体3的第二方向交错设置；所述第一方向为所述封装盒盖体3的长度方向或宽度方向，所述第二方向为所述封装盒盖体3的宽度方向或长度方向。
[0029] 封装盒盖体3上嵌装有多个第一连接器5，多个第一连接器5与多个第一避让孔4一一对应设置，每个第一避让孔4内嵌装一个第一连接器5；或者第一避让孔4的数量多于第一连接器5的数量，但是保证每个第一避让孔4内只嵌装一个第一连接器5，整体可以描述为：所述第一连接器5一一对应设置在所述第一避让孔4内，且所述第一连接器5的一端连接所述量子芯片13，所述第一连接器5的另一端伸出所述封装盒盖体3。
[0030] 需要说明的是，在封装盒盖体3上的各排第一避让孔4的设置
位置和数量是和待封装的量子芯片上的量子比特数量以及引脚位置有关的，一个量子比特具有两个引脚，每个引脚需要连接至少一个第一连接器5或者连接第一连接器5的一个引脚。常用的第一连接器5是双头SMA连接器。在图2和图3所示的具体实施例中，量子芯片为2Bit的
半导体量子芯片，根据2Bit的半导体量子芯片所需要的信号直流信号、射频信号、脉冲信号等设置连接器，图
1所示的第一连接器5为射频信号连接器，用于为2Bit的半导体量子芯片提供射频信号。
[0031] 在本申请中，在封装盒盖体3的第一方向平行设置至少两排第一避让孔4，第一避让孔4内嵌装所述第一连接器5，所述第一连接器5一端连接量子芯片13，另一端伸出所述封装盒盖体3用于连接信号线，装配的时候，可以先把封装盒盖体3和封装盒本体1本体盖合之后，在第一连接器5伸出所述封装盒盖体3的一端连接第一信号传输线，在封装盒整体外部进行接线，接线方便，易于矫正调制，方便量子芯片的整体封装操作；再者，各排所述第一避让孔4沿所述封装盒盖体3的第二方向交错设置，当所述第一方向为所述封装盒盖体3的长度方向时，所述第二方向为所述封装盒盖体3的宽度方向，或者相反。
[0032] 本实施例结合图2和图3所示，所述第一方向为所述封装盒盖体3的宽度方向，所述第二方向为所述封装盒盖体3的长度方向，各排所述第一避让孔4沿所述封装盒盖体3的第二方向交错设置，即各排所述第一避让孔4沿所述封装盒盖体3的长度方向交错设置，空间排布上沿所述封装盒盖体3的长度方向相互错开。
[0033] 该设置方便第一信号传输线与对应第一连接器5的接线连接，同时也方便第一信号传输线沿所述封装盒盖体3的长度方向延伸排布，且在该过程中，第一信号传输线不存在明显的弯折排布现象，而是沿所述封装盒盖体3的长度延伸，保证了信号的传输质量；同时，各第一信号传输线在封装盒盖体3的表面从各第一连接器5处发出，然后逐渐汇聚在一起，由于量子芯片封装盒通常是是放置柱形屏蔽筒中的，所以量子芯片封装盒的外部空间通常是一个狭小的柱形空间，当第一信号传输线沿柱形空间的轴向延伸时，实现了量子芯片封装盒外部空间的充分利用。再者，所述第一连接器5不在完全封装在量子芯片封装盒内部，减小了量子芯片封装盒的体积。
[0034] 请参考图2、图3和图4所示，所述封装盒本体1的第二方向，即长度方向，的两相对侧均设置中空固定柱14；所述封装盒盖体3的第二方向，即长度方向，的两相对侧还均设置带孔固定耳15；所述中空固定柱14和所述带孔固定耳15对应设置，并可拆卸连接，包括但不限于两者通过
螺栓可拆卸连接。当然，封装盒本体1和封装盒盖体3也可以通过其他方式盖合固定连接，本实施例不做一一列举。
[0035] 请参考图2、图3和图4所示，所述封装盒本体1的第二方向的两相对侧还均固定设置有法兰盘6，所述法兰盘6上设置有沿所述封装盒本体1第三方向延伸的固定孔，其中：所述第三方向同时垂直所述第一方向和所述第二方向。法兰盘6用于封装装置整体固定到需要固定的地方。
[0036] 进一步，各所述第一连接器5均为单引脚的射频信号连接器。
[0037] 请参考图2、图3和图4所示，所述封装盒本体1的沿所述第一方向的一侧壁上设置有第一固定凹槽9；即所述封装盒本体1的宽度方向的一侧壁上设置有第一固定凹槽9，所述第一固定凹槽9内固定有第二连接器7，所述第二连接器7的一端连接所述量子芯片13，所述第二连接器7的另一端沿所述第二方向延伸，即第二连接器7的另一端沿所述封装盒本体1的长度方向延伸。
[0038] 请参考图2、图3和图4所示，所述封装盒本体1的沿所述第一方向的另一侧壁上设置有避让缺口10；所述避让缺口10内固定有第三连接器8，所述第三连接器8电连接所述量子芯片13。所述第三连接器8为集成的多路直流信号连接器，所述集成的多路直流信号连接器具有多个引脚。
[0039] 进一步的，请继续参考图2和图3所示，所述量子芯片13的PCB板上并排设置多个键合孔，所述键合孔用于所述量子芯片13和所述集成的多路直流信号连接器的所述多个引脚之间的键合连接。
[0040] 进一步的，请继续参考图4所示，所述芯片放置槽2的底部一端设置有第一引脚避让孔11，所述第一引脚避让孔11沿所述芯片放置槽2的深度方向贯穿所述封装盒本体1。
[0041] 进一步的，请继续参考图2和图3所示，所述封装盒盖体3上设置有第二引脚避让孔12，所述第二引脚避让孔12和所述第一引脚避让孔11相对设置。可以看出，在封装的时候，所述量子芯片13的PCB板上的多个键合孔所在区域、第一引脚避让孔11和所述第二引脚避让孔12三者位置相对应，所述第二引脚避让孔12用于方便多路直流信号连接器与量子芯片
13的PCB板的连接，第一引脚避让孔11用于避免多路直流信号连接器与封装盒本体1的
接触，因为多路直流信号连接器与封装盒本体1的接触两者接触会造成整个量子芯片的线路
短路，这是封装中不允许的。
[0042] 综上，本实施例改整了封装盒本体1和封装盒盖体3，提供了一种新型的量子芯片封装装置，该量子芯片封装装置具有接线方便、排线方便，保证了量子芯片的封装操作；再者，所排信号线不存在明显弯折情况，保证了信号的传输质量；所排信号线空间分布集中，提高了量子芯片封装盒外部空间的利用效率等效果。
[0043] 以上依据图式所示的实施例详细说明了本实用新型的构造、特征及作用效果，以上所述仅为本实用新型的较佳实施例，但本实用新型不以图面所示限定实施范围，凡是依照本实用新型的构想所作的改变，或
修改为等同变化的等效实施例，仍未超出
说明书与图示所涵盖的精神时，均应在本实用新型的保护范围内。
