计算机系统及其省电方法
专利汇可以提供计算机系统及其省电方法专利检索，专利查询，专利分析的服务。并且一种 计算机系统 及其省电方法。执行一暂停操作以使一处理器自一操作状态进入一省电状态，并且利用该处理器广播一睡眠信息。利用一 芯片组 接收该睡眠信息并且进入该省电状态，并且通过该芯片组连接一 硬件 管脚，以使连接该处理器与该芯片组的一 数据总线 去能。判断在该省电状态期间是否传送一数据传输要求给该芯片组。若传送该数据传输要求给该芯片组，通过该芯片组中断该硬件管脚以致能该数据总线，并且将该数据传输要求传送给该处理器。当完成 数据处理 时，通过该芯片组连接该硬件管脚以去能该数据总线。本 发明 所述的计算机系统及其省电方法，可减少LDT总线的电 力 消耗，因而减少系统资源或电力的浪费。，下面是计算机系统及其省电方法专利的具体信息内容。
1.一种计算机系统的省电方法，其特征在于，包括下列步 骤：
执行一暂停操作以使一处理器自一操作状态进入一省电状 态；
利用该处理器广播一睡眠信息；
利用一芯片组接收该睡眠信息并且进入该省电状态；
通过该芯片组连接一硬件管脚，以使连接该处理器与该芯 片组的一数据总线去能；
判断在该省电状态期间是否传送一数据传输要求给该芯片 组；
若传送该数据传输要求给该芯片组，通过该芯片组中断该 硬件管脚以致能该数据总线；
将该数据传输要求传送给该处理器；以及
当完成数据处理时，通过该芯片组连接该硬件管脚以去能 该数据总线。
2.根据权利要求1所述的计算机系统的省电方法，其特征 在于，更包括下列步骤：
判断是否自一装置接收到一中断请求；
若接收到该中断请求，则将该芯片组自该省电状态唤醒；
通过该芯片组中断该硬件管脚以致能该数据总线；
通过该芯片组并经由该数据总线传送该中断请求给该处理 器；以及
当收到该中断请求时，将该处理器自该省电状态唤醒。
3.一种计算机系统，其特征在于，包括：
一处理器，其执行一暂停操作以自一操作状态进入一省电 状态，然后该处理器广播一睡眠信息；
一第一芯片组，耦接于该处理器；以及
一第二芯片组，耦接于该第一芯片组，其接收该睡眠信息 并且进入该省电状态，连接一硬件管脚以使连接该处理器与该 第一芯片组的一数据总线去能，判断在该省电状态期间是否收 到一第一要求，若收到该第一要求，则中断该硬件管脚以致能 该数据总线，将该第一要求传送给该处理器，并且当完成数据 处理时，连接该硬件管脚以去能该数据总线。
4.根据权利要求3所述的计算机系统，其特征在于，
该第二芯片组判断是否自一装置接收到一第一中断请求， 若接收到该第一中断请求，则自该省电状态唤醒，中断该硬件 管脚以致能该数据总线，并且经由该数据总线传送该第一中断 请求给该处理器，以及
当收到该第一中断请求时，该处理器自该省电状态唤醒。
5.根据权利要求4所述的计算机系统，其特征在于，当接 收到欲进行数据传输的第一要求时，该处理器更自一存储器中 存取数据。
6.根据权利要求5所述的计算机系统，其特征在于，该第 二芯片组更包括：
一中断控制器，其接收该第一中断请求；以及
一系统管理控制器，当接收到该第一中断请求时，其中断 该硬件管脚以致能该数据总线。
7.根据权利要求3所述的计算机系统，其特征在于，其中 该第一芯片组当自该处理器接收到该睡眠信息，其进入该省电 状态，判断在该省电状态下是否接收到欲进行数据传输的一第 二要求，以及若接收到该第二要求，则发送一信息以通知该第 二芯片组。
8.根据权利要求7所述的计算机系统，其特征在于，该第 二芯片组中断该硬件管脚以致能该数据总线，并且传送该第二 要求给该处理器。
9.根据权利要求8所述的计算机系统，其特征在于，该第 一芯片组自另一装置接收一第二中断请求且自该省电状态唤 醒，并且传送该第二中断请求给该第二芯片组。
10.根据权利要求9所述的计算机系统，其特征在于，
当接收到该第二中断请求，该第二芯片组自该省电状态唤 醒，中断该硬件管脚以致能该数据总线，并且传送该第二中断 请求给该处理器；以及
该处理器自该省电状态唤醒。
技术领域
本发明是有关于一种电源管理方法，且特别有关于一种计 算机系统的省电方法。
背景技术
计算机系统100包括一处理器110与一芯片组130。芯片组 130更包括一中断控制器131与一系统管理控制器(System Management Controller，SMC)133。处理器110与芯片组130间 是以一闪电数据传输(Lighting Data Transport，以下简称为 LDT)总线(BUS)相耦接。当计算机系统100的操作系统开始 运作时，系统管理控制器133中断闪电数据传输停止(以下简称 为LDT_STOP)管脚(Pin)(即，LDT总线处于连接状态，此 时LDTSTOP#管脚设为“HIGH”)以致能LDT总线，故可在处 理器110与芯片组130间进行数据传输。当该操作系统进入省电 模式时，处理器110执行一暂停指令(Halt Instruction)，以自电 源模式的C0状态(操作状态)进入电源模式的C1状态(省电状 态)。
接着，处理器110广播一睡眠信息给其它元件(例如，芯片 组130、装置150或其它硬件元件)以减少系统资源的消耗。例 如，可降低工作频率、电压等等，此时LDT_STOP管脚仍在中 断的状态(即，LDT总线处于连接状态，此时LDTSTOP#管脚 设为“HIGH”)，故LDT总线仍处在致能的状态。若装置150发 出一中断请求(Interrupt Request，IRQ)给芯片组130，中断控 制器131接收该中断请求并且传送给处理器110。当接收到该中 断请求，处理器110自电源模式的C1状态(省电状态)恢复至 电源模式的C0状态(操作状态)，此时LDT_STOP管脚仍在中断 的状态(即，LDT总线处于连接状态，此时LDTSTOP#管脚设 为“HIGH”)，故LDT总线仍处在致能的状态。
如上所述，若计算机系统100与处理器110进入省电模式 (C1状态)，LDT_STOP管脚总是处于中断的状态(即，LDT总 线处于连接状态，此时LDTSTOP#管脚设为“HIGH”)，将会浪 费系统资源或电力。因此，本发明提供一种计算机系统的省电 方法与装置来解决上述问题。
发明内容
本发明更揭露了一种计算机系统，包括一处理器，一第一芯片 组及一第二芯片组。该处理器执行一暂停操作以自一操作状态进入 一省电状态，然后该处理器广播一睡眠信息。该第二芯片组接收该 睡眠信息并且进入该省电状态，连接一硬件管脚以使连接该处理器与该 第一芯片组的一数据总线去能，判断在该省电状态期间是否收到一第一 要求，若收到该第一要求，则中断该硬件管脚以致能该数据总线， 将该第一要求传送给该处理器，并且当完成数据处理时，连接 该硬件管脚以去能该数据总线。
本发明更揭露了一种计算机系统的省电方法。通过一芯片 组接收一睡眠信息，并且连接该硬件管脚以去能连接一处理器 与该芯片组的一数据总线。当欲进行数据传输的一要求传送给 该芯片组时，中断该硬件管脚以致能该数据总线，并且传送该 要求给该处理器。当数据处理完成时，通过该芯片组连接该硬 件管脚以去能该数据总线。
本发明所述的计算机系统及其省电方法，可减少LDT总线 的电力消耗，因而减少系统资源或电力的浪费。
附图说明
图1是显示传统的计算机系统的架构示意图。
图2是显示本发明实施例的计算机系统的架构示意图。
图3是显示本发明实施例的省电方法的步骤流程图。
图4是显示本发明另一实施例的计算机系统的架构示意图。
具体实施方式
本发明实施例揭露了一种计算机系统及其省电方法。
图2是显示本发明实施例的计算机系统的架构示意图。
计算机系统200包括一处理器210与一芯片组230。芯片组 230更包括一中断控制器231与一系统管理控制器(SMC)233。 处理器210与芯片组230间是以一LDT总线相耦接。当计算机系 统200的操作系统开始运作时，芯片组230利用系统管理控制器 233中断LDT_STOP管脚(即，LDT总线处于连接状态，此时 LDTSTOP#管脚设为“HIGH”)以致能LDT总线，故可在处理 器210与芯片组230间进行数据传输。当该操作系统进入省电模 式时，处理器210执行一暂停指令(Halt Instruction)，以自电源 模式的C0状态(操作状态)进入电源模式的C1状态(省电状态)。
接着，处理器210广播一睡眠信息(在此定义为Halt Special Cycle)给芯片组230。当接收到该睡眠信息，芯片组230进入一 省电状态(在此定义为Chipset C1 State)，并且连接LDT_STOP 管脚(即，LDT总线处于断线状态，此时LDTSTOP#管脚设为 “LOW”)以去能LDT总线，如此可减少LDT总线的电力消耗。
当在省电状态期间需要进行数据传输，装置250发出一要求 (在此定义为Bus_Master_Cycle)给芯片组230。当接收到该要 求时，芯片组230利用系统管理控制器233中断LDT_STOP管脚 (即，LDT总线处于连接状态，此时LDTSTOP#管脚设为 “HIGH”)以致能LDT总线。芯片组230将该要求传送给处理器 210且处理器210的存储器控制器215自存储器270存取或写入数 据。当完成数据处理时，芯片组230利用系统管理控制器233连 接LDT_STOP管脚(即，LDT总线处于断线状态，此时LDTSTOP# 管脚设为“LOW”)以去能LDT总线。需注意到，当完成上述 处理时，处理器210仍处于省电状态(Chipset C1 State)。
当装置250发出一中断请求给芯片组230，中断控制器231 接收该中断请求，芯片组230自省电状态(Chipset C1 State)唤 醒，并利用系统管理控制器233中断LDT_STOP管脚(即，LDT 总线处于连接状态，此时LDTSTOP#管脚设为“HIGH”)以致 能LDT总线。接着，芯片组230经由LDT总线传送该中断请求给 处理器210，则处理器210自电源模式的C1状态(省电状态)恢 复到电源模式的C0状态(操作状态)。
图3是显示本发明实施例的省电方法的步骤流程图。
首先，计算机系统的处理器处于电源模式的C0状态(操作 状态)(步骤S301)，并且执行一暂停指令(Halt Instruction) 以进入电源模式的C1状态(省电状态)(步骤S302)。接着，该 处理器广播一睡眠信息(在此定义为Halt Special Cycle)给其 它硬件元件(步骤S303)，例如，该计算机系统的芯片组。该 芯片组接收该睡眠信息(步骤S304)并进入一省电状态(在此 定义为Chipset C1 State)(步骤S305)，然后连接LDT_STOP管 脚(即，LDT总线处于断线状态，此时LDTSTOP#管脚设为 “LOW”)以去能连接该处理器与该芯片组的LDT总线(步骤 S306)，如此可减少LDT总线的电力消耗。
接着，判断在省电状态时是否传送欲进行数据传输的要求 (在此定义为Bus_Master_Cycle)给该芯片组(步骤S307)。若 传送要求给该芯片组，则该芯片组中断LDT_STOP管脚(即， LDT总线处于连接状态，此时LDTSTOP#管脚设为“HIGH”) 以致能LDT总线(步骤S308)，并且传送该要求给该处理器。当 数据处理完成时，该芯片组连接LDT_STOP管脚(即，LDT总 线处于断线状态，此时LDTSTOP#管脚设为“LOW”)以去能 LDT总线(步骤S309)，然后回到步骤S307。
若该芯片组未接收到任何要求，则接着判断是否自一装置 收到中断请求(步骤S310)。若未收到中断请求，则回到步骤 S307。若收到中断请求，则该芯片组自省电状态(Chipset C1 State)唤醒(步骤S311)，中断LDT_STOP管脚(即，LDT总线 处于连接状态，此时LDTSTOP#管脚设为“HIGH”)以致能LDT 总线(步骤S312)，并且经由LDT总线传送该中断请求给该处理 器(步骤S313)。当接收到该中断请求，该处理器自电源模式 的C1状态(省电状态)恢复到电源模式的C0状态(操作状态) (步骤S314)。
图4是显示本发明另一实施例的计算机系统的架构示意图。
计算机系统400包括一处理器410与一主芯片组420。处理器 410更包括一存储器控制器415。主芯片组420更包括一第一芯片 组430与一第二芯片组450。第一芯片组430更包括一中断控制器 435。第二芯片组450更包括一中断控制器451与一系统管理控制 器453。主芯片组420中的芯片组数量并不限于仅有两个芯片组。 此外，第一芯片组430可为一北桥芯片，而第二芯片组450可为 一南桥芯片。
当处理器410与第二芯片组450间欲进行数据传输时，其处 理与图2所示流程类似，故在此不予以赘述。
当操作系统进入省电模式，处理器410进入电源模式的C1 状态(省电状态)，而第一芯片组430与第二芯片组450分别进入 省电模式(在此定义为Chipset C1 State)。当在省电状态期间需 要在处理器410与第一芯片组430间进行数据传输，装置470发出 一要求(在此定义为Bus_Master_Cycle)给第一芯片组430。当 接收到该要求时，第一芯片组430发送一信息给第二芯片组450 以通知要进行数据处理。当收到该信息时，第二芯片组450利用 系统管理控制器453中断LDT_STOP管脚(即，LDT总线处于连 接状态，此时LDTSTOP#管脚设为“HIGH”)以致能LDT总线， 并且传送该要求给处理器410。当收到该要求，处理器410的存 储器控制器415自存储器490存取数据。当完成数据处理时，第 二芯片组450利用系统管理控制器453连接LDT_STOP管脚(即， LDT总线处于断线状态，此时LDTSTOP#管脚设为“LOW”)以 去能LDT总线。需注意到，当完成上述处理时，处理器410仍处 于省电状态(C1 State)，而第一芯片组430亦仍处于省电状态 (Chipset C1 State)。
此外，当装置470发出一中断请求给第一芯片组430，中断 控制器435接收该中断请求，且第一芯片组430自省电状态 (Chipset C1 State)唤醒。接着，第一芯片组430将该中断请求 传送给第二芯片组450。当中断控制器451接收到该中断请求时， 第二芯片组450自省电状态(Chipset C1 State)唤醒，并利用系 统管理控制器453中断LDT_STOP管脚(即，LDT总线处于连接 状态，此时LDTSTOP#管脚设为“HIGH”)以致能LDT总线。 接着，第二芯片组450经由LDT总线传送该中断请求给处理器 410，则处理器410自电源模式的C1状态(省电状态)恢复到电 源模式的C0状态(操作状态)。
本发明更提供一种记录介质(例如光盘片、磁盘片与抽取 式硬盘等等)，其是记录一计算机可读取的权限签核程序，以便 执行上述的省电方法。在此，储存于记录介质上的权限签核程 序，基本上是由多个程序码片段所组成的(例如建立组织图程 序码片段、签核表单程序码片段、设定程序码片段以及部署程 序码片段)，并且这些程序码片段的功能为对应到上述方法的步 骤与上述系统的功能方块图。
以上所述仅为本发明较佳实施例，然其并非用以限定本发 明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神 和范围内，可在此基础上做进一步的改进和变化，因此本发明 的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
100：计算机系统
110：处理器
130：芯片组
131：中断控制器
133：系统管理控制器
150：装置
200：计算机系统
210：处理器
215：存储器控制器
230：芯片组
231：中断控制器
233：系统管理控制器
250：装置
270：存储器
400：计算机系统
410：处理器
415：存储器控制器
420：主芯片组
430：第一芯片组
435：中断控制器
450：第二芯片组
451：中断控制器
453：系统管理控制器
470、480：装置
490：存储器
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种显示设备视频信号转换方法及转换装置 | 2020-05-08 | 818 |
| 用于实施近场通信的电路、方法和设备 | 2020-05-08 | 758 |
| 存储装置及数据访问方法 | 2020-05-11 | 724 |
| 一种港口起重机大车轨道在线检测系统 | 2020-05-11 | 736 |
| 半导体器件以及包括其的半导体系统 | 2020-05-08 | 173 |
| 一种热敏打印模块 | 2020-05-08 | 311 |
| 存储器访问装置、图像处理装置和摄像装置 | 2020-05-08 | 371 |
| 执行确定性推理的组合处理装置、芯片和方法 | 2020-05-08 | 364 |
| 基于LoRa的无线扬尘采集系统 | 2020-05-08 | 602 |
| 油田高压注水机械仪表数据采集传输装置 | 2020-05-08 | 653 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
