一种数据交互方法和计算设备
阅读：913发布：2024-01-11
专利汇可以提供一种数据交互方法和计算设备专利检索，专利查询，专利分析的服务。并且本 申请 实施例 提供一种数据交互方法和计算设备，涉及IT领域，能够提高BIOS与BMC的数据交互效率。其方法为：BIOS通过PCIE通道将第一应用的第一数据包拷贝到第一共享交互区域；BMC通过内存通道从第一共享交互区域获取第一数据包；BMC根据第一应用与第二应用的映射关系确定指示第二应用获取第一数据包。其中，BMC中包括虚拟的PCIE设备，虚拟的PCIE设备中包括I/O内存空间，I/O内存空间包括第一共享交互区域。本申请实施例应用于包含BIOS和BMC的数据传输场景。，下面是一种数据交互方法和计算设备专利的具体信息内容。
1.一种数据交互方法，应用于包含基本输入输出系统BIOS和基板管理控制器BMC的数据传输场景，所述BMC中包括虚拟的外部设备互连总线PCIE设备，所述虚拟的PCIE设备中包括输入/输出I/O内存空间，所述I/O内存空间包括第一共享交互区域；其特征在于，所述数据交互方法包括：
所述BIOS通过PCIE通道将第一应用的第一数据包拷贝到第一共享交互区域；
所述BMC通过内存通道从所述第一共享交互区域获取所述第一数据包；
所述BMC根据所述第一应用与第二应用的映射关系确定指示所述第二应用获取所述第一数据包。
2.根据权利要求1所述的方法，其特征在于，所述BIOS通过PCIE通道将第一应用的第一数据包拷贝到第一共享交互区域之前，所述方法还包括：
所述BIOS通过中央处理器CPU与所述虚拟的PCIE设备之间的PCIE通道访问所述虚拟的PCIE设备的配置空间；
所述BIOS通过访问所述虚拟的PCIE设备的配置空间确定所述第一共享交互区域的物理地址；
所述BIOS通过所述第一共享交互区域的物理地址确定所述第一共享交互区域。
3.根据权利要求1或2所述的方法，其特征在于，所述BIOS通过PCIE通道将第一应用的第一数据包拷贝到第一共享交互区域之前，所述方法还包括：
所述BIOS确定所述第一共享交互区域是否超出最大容量限制；
若所述BIOS确定所述第一共享交互区域未超出最大容量限制，所述BIOS将所述第一数据包拷贝到第一共享交互区域。
4.根据权利要求1-3任一项所述的方法，其特征在于，所述BIOS通过PCIE通道将第一应用的第一数据包拷贝到第一共享交互区域之前，所述方法还包括：
所述BIOS获取第二数据包的发送地址、接收地址以及所述第二数据包的长度，所述第二数据包的发送地址用于指示所述BIOS的内存单元，所述第二数据包的接收地址用于指示所述BMC的内存单元；
所述虚拟的PCIE设备根据所述第二数据包的发送地址从所述BIOS的内存单元获取所述第二数据包，并根据所述第二数据包的接收地址将所述第二数据包发送至所述BMC的内存单元。
5.根据权利要求1-4任一项所述的方法，所述I/O内存空间还包括第二共享交互区域，其特征在于，所述方法还包括：
所述BMC通过所述内存通道将所述第二应用的第三数据包拷贝到所述第二共享交互区域；
所述BIOS通过所述PCIE通道从所述第二共享交互区域获取所述第三数据包；
所述BIOS根据所述第二应用与所述第一应用的映射关系确定指示所述第一应用获取所述第三数据包。
6.根据权利要求5所述的方法，其特征在于，所述BMC通过所述内存通道将所述第二应用的第三数据包拷贝到所述第二共享交互区域之前，所述方法还包括：
所述BMC确定所述第二共享交互区域是否超出最大容量限制；
若所述BMC确定所述第二共享交互区域未超出最大容量限制，所述BMC将所述第三数据包拷贝到第二共享交互区域。
7.根据权利要求5或6所述的方法，其特征在于，所述方法还包括：
所述BMC获取第四数据包的发送地址、接收地址以及所述第四数据包的长度，所述第四数据包的发送地址用于指示所述BMC的内存单元，所述第四数据包的接收地址用于指示所述BIOS的内存单元；
所述虚拟的PCIE设备根据所述第四数据包的发送地址从所述BMC的内存单元获取所述第四数据包，并根据所述第四数据包的接收地址将所述第四数据包发送至所述BIOS的内存单元。
8.根据权利要求5-7任一项所述的方法，其特征在于，所述方法还包括：
所述BIOS采用同步通信方式或异步通信方式与所述BMC通信；
其中，所述同步通信方式用于指示所述BIOS接收所述BMC发送的所述第一数据包的回复报文以及所述BMC接收所述BIOS发送的所述第三数据包的回复报文，所述异步通信方式用于指示所述BIOS不接收所述BMC发送的所述第一数据包的回复报文以及所述BMC不接收所述BIOS发送的所述第三数据包的回复报文。
9.一种计算设备，包括基本输入输出系统BIOS和基板管理控制器BMC，所述BMC中包括虚拟的外部设备互连总线PCIE设备，所述虚拟的PCIE设备中包括输入/输出I/O内存空间，所述I/O内存空间包括第一共享交互区域；其特征在于，所述BIOS用于：
通过PCIE通道将第一应用的第一数据包拷贝到第一共享交互区域；
所述BMC用于：通过内存通道从所述第一共享交互区域获取所述第一数据包；
所述BMC还用于：根据所述第一应用与第二应用的映射关系确定指示所述第二应用获取所述第一数据包。
10.根据权利要求9所述的计算设备，其特征在于，所述BIOS还用于：
通过中央处理器CPU与所述虚拟的PCIE设备之间的PCIE通道访问所述虚拟的PCIE设备的配置空间；
通过访问所述虚拟的PCIE设备的配置空间确定所述第一共享交互区域的物理地址；
通过所述第一共享交互区域的物理地址确定所述第一共享交互区域。
11.根据权利要求9或10所述的计算设备，其特征在于，所述BIOS还用于：
确定所述第一共享交互区域是否超出最大容量限制；
若确定所述第一共享交互区域未超出最大容量限制，将所述第一数据包拷贝到第一共享交互区域。
12.根据权利要求9-11任一项所述的计算设备，其特征在于，所述BIOS还用于：
获取第二数据包的发送地址、接收地址以及所述第二数据包的长度，所述第二数据包的发送地址用于指示所述BIOS的内存单元，所述第二数据包的接收地址用于指示所述BMC的内存单元；
所述虚拟的PCIE设备用于：根据所述第二数据包的发送地址从所述BIOS的内存单元获取所述第二数据包，并根据所述第二数据包的接收地址将所述第二数据包发送至所述BMC的内存单元。
13.根据权利要求9-12任一项所述的计算设备，所述I/O内存空间还包括第二共享交互区域，其特征在于，所述BMC还用于：
通过所述内存通道将所述第二应用的第三数据包拷贝到所述第二共享交互区域；
所述BIOS还用于：通过所述PCIE通道从所述第二共享交互区域获取所述第三数据包；
根据所述第二应用与所述第一应用的映射关系确定指示所述第一应用获取所述第三数据包。
14.根据权利要求13所述的计算设备，其特征在于，所述BMC还用于：
确定所述第二共享交互区域是否超出最大容量限制；
若确定所述第二共享交互区域未超出最大容量限制，将所述第三数据包拷贝到第二共享交互区域。
15.根据权利要求13或14所述的计算设备，其特征在于，所述BMC还用于：
获取第四数据包的发送地址、接收地址以及所述第四数据包的长度，所述第四数据包的发送地址用于指示所述BMC的内存单元，所述第四数据包的接收地址用于指示所述BIOS的内存单元；
所述虚拟的PCIE设备还用于：根据所述第四数据包的发送地址从所述BMC的内存单元获取所述第四数据包，并根据所述第四数据包的接收地址将所述第四数据包发送至所述BIOS的内存单元。
16.根据权利要求13-15任一项所述的计算设备，其特征在于，
所述BIOS采用同步通信方式或异步通信方式与所述BMC通信；
其中，所述同步通信方式用于指示所述BIOS接收所述BMC发送的所述第一数据包的回复报文以及所述BMC接收所述BIOS发送的所述第三数据包的回复报文，所述异步通信方式用于指示所述BIOS不接收所述BMC发送的所述第一数据包的回复报文以及所述BMC不接收所述BIOS发送的所述第三数据包的回复报文。
17.一种程序产品，所述程序产品包括指令；当所述指令被计算设备运行时，计算设备执行权利要求1至8任一项所述的数据交互方法。
一种数据交互方法和计算设备
技术领域
[0001] 本申请涉及信息技术(Information Technology，IT)领域，尤其涉及一种数据交互方法和计算设备。
背景技术
[0002] 随着IT技术的加速发展，对服务器处理数据的效率和可靠性的要求越来越高，从而对服务器中的基本输入输出系统(Basic Input Output System，BIOS)和基板管理控制器(Baseboard Management Controller，BMC)间的数据交互的效率和可靠性要求也越来越高。其中，BIOS是一组固化到服务器中的只读存储器(Read-Only Memory，ROM)芯片上的程序，其保存着计算机最重要的基本输入输出的程序、开机后自检程序和系统自启动程序等。BMC通常被包含在模板或者被监控的设备的主电路板里。BMC可以利用传感器监控计算机、网络服务器、或其他硬件驱动设备的状态，并且通过独立的连接线路和系统管理员进行通信。BIOS在启动过程中可以通过基于硬件低速总线(Low Pin Count，LPC)和块传输(Block Transfer，BT)协议的智能平台管理接口(Intelligent Platform Management Interface，IPMI)与BMC进行数据交互。但是，LPC最大传输值仅有16兆比特每秒(MB/s)，一般应用于鼠标，键盘等一些低速外设，对于BIOS和BMC之间进行的大数据传输，例如系统管理BIOS(System Management BIOS，SMBIOS)数据，需对数据包进行拆包传输。
[0003] 举例来说，电源接口为8针以上的服务器的SMBIOS数据通常可以达到110千字节(Kb)左右，此时需要将数据包拆成400多个IPMI消息才能传完，传输时间长，数据传输效率低。而且，由于IPMI是服务器/客户端(Client/Server，CS)架构，BMC作为服务端，BIOS作为客户端，不支持BMC主动发送消息给BIOS。当前BMC主动通知BIOS机制主要是采用通用输入/输出(General Purpose Input Output，GPIO)触发，由于GPIO管脚个数的限制，降低了BMC主动通知的灵活性。另外，BMC重启过程中无法接收BIOS上报的事件，会导致数据丢失。且BT只支持同步传输，不支持异步传输。发明内容
[0004] 本申请实施例提供一种数据交互方法和计算设备，能够提高BIOS与BMC的数据交互效率。
[0005] 第一方面，本申请实施例提供一种数据交互方法，应用于包含BIOS和BMC的数据传输场景，BMC中包括虚拟的外部设备互连总线(PCI(Peripheral Component Interconnect)Express，PCIE)设备，虚拟的PCIE设备中包括输入/输出(input/output，I/O)内存空间，I/O内存空间包括第一共享交互区域；数据交互方法包括：BIOS通过PCI E通道将第一应用的第一数据包拷贝到第一共享交互区域；BMC通过内存通道从第一共享交互区域获取第一数据包；BMC根据第一应用与第二应用的映射关系确定指示第二应用获取第一数据包。由此，相比现有技术，BIOS基于LPC与BMC进行数据交互，而LPC最大传输值仅有16MB/s，导致数据包传输效率低。本申请实施例中，BIOS和BMC可以通过虚拟的PCIE设备进行数据交互，例如将第一应用的第一数据包传输给第二应用。由于虚拟的PCIE设备中的第一共享交互区域的大小是可设置的，例如可以为32M、64M、128M等，能够在短时间内传输更多、更大的数据包，从而能够提高BIOS与BMC的数据交互效率。
[0006] 在一种可能的设计中，BMC通过内存通道从第一共享交互区域获取第一数据包包括：BMC在预设时间内从第一共享交互区域获取第一数据包。这样一来，BMC可以在预设时间内从第一共享交互区域获取第一数据包，能够解决BMC重启期间，BIOS拷贝数据包到第一共享交互区域时，BMC无法接收BIOS发送的数据包导致数据包丢失的问题。
[0007] 在一种可能的设计中，BMC根据中断通知从第一共享交互区域获取第一数据包。当然，本申请不限于此。
[0008] 在一种可能的设计中，BIOS通过PCIE通道将第一数据包拷贝到第一共享交互区域之前，该方法还包括：BIOS通过中央处理器(Central Processing Unit，CPU)与虚拟的PCIE设备之间的PCIE通道访问虚拟的PCIE设备的配置空间；BIOS通过访问虚拟的PCIE设备的配置空间确定第一共享交互区域的物理地址；BIOS通过第一共享交互区域的物理地址确定第一共享交互区域。可以理解的是，CPU可以与至少一个PCIE设备分别建立串行链路，对于每个PCIE设备来说，该PCIE设备与CPU之间的串行链路认为是一个PCIE通道。CPU上的PCIE管理模块可以控制PCIE通道，例如PCIE管理模块可以控制CPU与虚拟的PCIE设备的PCIE通道。由此BIOS可以通过CPU上的PCIE管理模块来访问虚拟的PCIE设备的配置空间，即BIOS可以通过PCIE通道访问虚拟的PCIE设备的配置空间。
[0009] 在一种可能的设计中，BIOS通过PCIE通道将第一应用的第一数据包拷贝到第一共享交互区域之前，该方法还包括：BIOS确定第一共享交互区域是否超出最大容量限制；若BIOS确定第一共享交互区域未超出最大容量限制，BIOS将第一数据包拷贝到第一共享交互区域。若BIOS确定第一共享交互区域超出最大容量限制，BIOS可以等待第一共享交互区域空闲时，再将第一数据包拷贝到第一共享交互区域。
[0010] 在一种可能的设计中，BIOS通过PCIE通道将第一应用的第一数据包拷贝到第一共享交互区域之前，该方法还包括：BIOS获取第二数据包的发送地址、接收地址以及第二数据包的长度，第二数据包的发送地址用于指示BIOS的内存单元，第二数据包的接收地址用于指示BMC的内存单元；虚拟的PCIE设备根据第二数据包的发送地址从BIOS的内存单元获取第二数据包，并根据第二数据包的接收地址将第二数据包发送至BMC的内存单元。由此，相比现有技术，BIOS基于LPC与BMC进行数据交互，而LPC最大传输值仅有16MB/s，导致数据包传输效率低。本申请实施例中，BIOS和BMC可以通过虚拟的PCIE设备进行数据交互，例如将第一应用的第二数据包传输给第二应用，第二数据包可以是直接内存存取(Direct Memory Access，DMA)数据包。由于虚拟的PCIE设备可以进行DMA传输，能够在短时间内传输数据量很大的DMA数据包，从而能够提高BIOS与BMC的数据交互效率。
[0011] 在一种可能的设计中，第一数据包包括第二数据包的发送地址、接收地址以及第二数据包的长度。由此，当BMC解析第一数据包后，确定其中携带第二数据包的发送地址、接收地址以及第二数据包的长度等信息时，BMC可以确定第二数据包已传输完毕，从而可以从BMC侧的内存单元获取第二数据包。可选的，第一数据包可以不携带第二数据包的发送地址和接收地址。
[0012] 在一种可能的设计中，I/O内存空间还包括第二共享交互区域，该方法还包括：BMC通过内存通道将第二应用的第三数据包拷贝到第二共享交互区域；BIOS通过PCIE通道从第二共享交互区域获取第三数据包；BIOS根据第二应用与第一应用的映射关系确定指示第一应用获取第三数据包。由此，相比现有技术，BIOS基于LPC与BMC进行数据交互，而LPC最大传输值仅有16MB/s，导致数据包传输效率低。本申请实施例中，BIOS和BMC可以通过虚拟的PCIE设备进行数据交互，例如将第二应用的第三数据包传输给第一应用。由于虚拟的PCIE设备中的第二共享交互区域的大小是可设置的，例如可以为32M、64M、128M等，从而能够在短时间内传输更多、更大的数据包，从而能够提高BIOS与BMC的数据交互效率。
[0013] 在一种可能的设计中，BMC通过内存通道将第三数据包拷贝到第二共享交互区域之前，该方法还包括：BMC确定第二共享交互区域是否超出最大容量限制；若BMC确定第二共享交互区域未超出最大容量限制，BMC将第三数据包拷贝到第二共享交互区域。若BMC确定第二共享交互区域超出最大容量限制，BMC可以等待第二共享交互区域空闲时，再将第三数据包拷贝到第二共享交互区域。
[0014] 在一种可能的设计中，该方法还包括：BMC获取第四数据包的发送地址、接收地址以及第四数据包的长度，第四数据包的发送地址用于指示BMC的内存单元，第四数据包的接收地址用于指示BIOS的内存单元；虚拟的PCI E设备根据第四数据包的发送地址从BMC的内存单元获取第四数据包，并根据第四数据包的接收地址将第四数据包发送至BIOS的内存单元。由此，相比现有技术，BIOS基于LPC与BMC进行数据交互，而LPC最大传输值仅有16MB/s，导致数据包传输效率低。本申请实施例中，BIOS和BMC可以通过虚拟的PCIE设备进行数据交互，例如将第二应用的第四数据包传输给第一应用，第四数据包可以为DMA数据包。由于虚拟的PCIE设备可以进行DMA传输，能够在短时间内传输数据量很大的DMA数据包，从而能够提高BIOS与BMC的数据交互效率。
[0015] 在一种可能的设计中，第三数据包包括第四数据包的发送地址、接收地址以及第四数据包的长度。BIOS对第三数据包进行解析后，可以获取第四数据包的发送地址、接收地址以及第四数据包的长度，并将第四数据包的发送地址、接收地址以及第四数据包的长度写入虚拟的PCIE设备的配置空间中的寄存器，并可以启动DMA传输。
[0016] 在一种可能的设计中，该方法还包括：BIOS采用同步通信方式或异步通信方式与BMC通信；其中，同步通信方式用于指示BIOS接收BMC发送的第一数据包的回复报文以及BMC接收BIOS发送的第三数据包的回复报文，异步通信方式用于指示BIOS不接收BMC发送的第一数据包的回复报文以及BMC不接收BIOS发送的第三数据包的回复报文。由此，BIOS通过异步通信方式与BMC通信时，无需等待数据包的回复报文，在进行大量数据报文交互时，可以不受BMC重启的影响，且BMC重启后可以处理BIOS异步发送的数据包。
[0017] 第二方面，提供一种计算设备，包括BIOS和BMC，BMC中包括虚拟的PCIE设备，虚拟的PCIE设备中包括输入/输出I/O内存空间，I/O内存空间包括第一共享交互区域；，BIOS用于：通过PCIE通道将第一应用的第一数据包拷贝到第一共享交互区域；BMC用于：通过内存通道从第一共享交互区域获取第一数据包；BMC还用于：根据第一应用与第二应用的映射关系确定指示第二应用获取第一数据包。
[0018] 在一种可能的设计中，BMC用于：在预设时间内从第一共享交互区域获取第一数据包；或根据中断通知从第一共享交互区域获取第一数据包。
[0019] 在一种可能的设计中，BIOS还用于：通过中央处理器CPU与虚拟的PCIE设备之间的PCIE通道访问虚拟的PCIE设备的配置空间；通过访问虚拟的PCIE设备的配置空间确定第一共享交互区域的物理地址；通过第一共享交互区域的物理地址确定第一共享交互区域。
[0020] 在一种可能的设计中，BIOS还用于：确定第一共享交互区域是否超出最大容量限制；若确定第一共享交互区域未超出最大容量限制，将第一数据包拷贝到第一共享交互区域。
[0021] 在一种可能的设计中，BIOS还用于：获取第二数据包的发送地址、接收地址以及第二数据包的长度，第二数据包的发送地址用于指示BIOS的内存单元，第二数据包的接收地址用于指示BMC的内存单元；虚拟的PCIE设备用于：根据第二数据包的发送地址从BIOS的内存单元获取第二数据包，并根据第二数据包的接收地址将第二数据包发送至BMC的内存单元。
[0022] 在一种可能的设计中，第一数据包包括第二数据包的发送地址、接收地址以及第二数据包的长度。
[0023] 在一种可能的设计中，I/O内存空间还包括第二共享交互区域，BMC还用于：通过内存通道将第二应用的第三数据包拷贝到第二共享交互区域；BIOS还用于：通过PCIE通道从第二共享交互区域获取第三数据包；根据第二应用与第一应用的映射关系确定指示第一应用获取第三数据包。
[0024] 在一种可能的设计中，BMC还用于：确定第二共享交互区域是否超出最大容量限制；若确定第二共享交互区域未超出最大容量限制，将第三数据包拷贝到第二共享交互区域。
[0025] 在一种可能的设计中，BMC还用于：获取第四数据包的发送地址、接收地址以及第四数据包的长度，第四数据包的发送地址用于指示BMC的内存单元，第四数据包的接收地址用于指示BIOS的内存单元；虚拟的PCI E设备还用于：根据第四数据包的发送地址从BMC的内存单元获取第四数据包，并根据第四数据包的接收地址将第四数据包发送至BIOS的内存单元。
[0026] 在一种可能的设计中，第三数据包包括第四数据包的发送地址、接收地址以及第四数据包的长度。
[0027] 在一种可能的设计中，BIOS采用同步通信方式或异步通信方式与BMC通信；其中，同步通信方式用于指示BIOS接收BMC发送的第一数据包的回复报文以及BMC接收BIOS发送的第三数据包的回复报文，异步通信方式用于指示BIOS不接收BMC发送的第一数据包的回复报文以及BMC不接收BIOS发送的第三数据包的回复报文。
[0028] 第二方面及其各种可能的实现方式的技术效果可以参见第一方面及其各种可能的实现方式的技术效果，此处不再赘述。
[0029] 第三方面，本发明实施例提供了一种计算设备，该计算设备以芯片的产品形态存在，该计算设备的结构中包括处理器和存储器，该存储器用于与处理器耦合，保存该计算设备必要的程序指令和数据，该处理器用于执行存储器中存储的程序指令，使得该计算设备执行上述方法中计算设备的功能。
[0030] 第四方面，本发明实施例提供了一种计算设备，该计算设备可以实现上述方法中计算设备所执行的功能，所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个上述功能相应的模块。
[0031] 在一种可能的设计中，该计算设备的结构中包括处理器和通信接口，该处理器被配置为支持该计算设备执行上述方法中相应的功能。该通信接口用于支持该计算设备与其他网元之间的通信。该计算设备还可以包括存储器，该存储器用于与处理器耦合，其保存该计算设备必要的程序指令和数据。
[0032] 第五方面，本发明实施例提供一种计算设备可读存储介质，包括指令，当其在计算设备上运行时，使得计算设备执行第一方面提供的任意一种方法。
[0033] 第六方面，本发明实施例提供了一种包含指令的程序产品，当其在计算设备上运行时，使得计算设备执行第一方面提供的任意一种方法。
[0034] 由此，相比现有技术，BIOS基于LPC与BMC进行数据交互，而LPC最大传输值仅有16MB/s，导致数据包传输效率低。本申请实施例中，BIOS和BMC可以通过虚拟的PCIE设备进行数据交互，例如将第一应用的第一数据包传输给第二应用，或将第二应用的第三数据包传输给第一应用。由于虚拟的PCIE设备中的第一共享交互区域和第二共享交互区域的大小是可设置的，例如可以为32M、64M、128M等，能够在短时间内传输更多、更大的数据包，从而能够提高BIOS与BMC的数据交互效率。而且，本申请实施例中，BIOS和BMC可以通过虚拟的PCIE设备进行数据交互，例如将第一应用的第二数据包传输给第二应用，或将第二应用的第四数据包传输给第一应用。其中，第二数据包或第四数据包可以为DMA数据包。由于虚拟的PCIE设备可以进行DMA传输，从而能够在短时间内传输数据量很大的DMA数据包，从而能够提高BIOS与BMC的数据交互效率。
附图说明
附图说明
[0035] 图1为本申请实施例提供的一种架构示意图；
[0037] 图3为本申请实施例提供的一种BMC的数据包处理机制示意图；
[0038] 图4为本申请实施例提供的一种数据交互方法的信号交互示意图；
[0039] 图5为本申请实施例提供的一种数据交互方法的信号交互示意图；
[0040] 图6为本申请实施例提供的一种数据交互方法的信号交互示意图；
[0041] 图7为本申请实施例提供的一种计算设备的结构示意图；
[0042] 图8为本申请实施例提供的一种计算设备的结构示意图。
具体实施方式
[0043] 本申请实施例可以应用于BIOS和BMC的数据交互的场景中，包括小数据传输场景和大数据传输场景。小数据传输场景例如，BIOS接收BMC发送的系统启动项信息或柜级硬分区服务器交互的信息等；大数据传输场景例如，BIOS向BMC发送系统SMBIOS数据等。本申请实施例还可以应用于其他数据交互的场景中，例如操作系统(Operating System，OS)和BMC的数据交互场景，本申请不做限定。
[0044] 如图1所示，本申请的架构可以包括BIOS和BMC。BIOS中包括第一应用和增强型直接内存存取(Enhanced Direct Memory Access，EDMA)控制模块。BMC中包括第二应用、EDMA管理模块以及虚拟的PCIE设备。BIOS和BMC可以通过虚拟的PCIE设备进行数据交互。虚拟的PCIE设备中包括I/O内存空间、配置空间以及DMA控制器。I/O内存空间包括第一共享交互区域和第二共享交互区域，第一共享交互区域和第二共享交互区域的大小可在初始化时进行设置，例如可以为32M、64M、128M等。I/O内存空间还可以包括DMA标示区域(图1中未示出)。配置空间用于存储第一共享交互区域、第二共享交互区域和DMA标示区域的物理地址，还可以包括用于触发DMA传输的寄存器。DMA控制器用于根据触发DMA传输的寄存器的取值进行DMA传输。BIOS和BMC中还可以包括更多或更少的功能模块，本申请实施例不做限定。
[0045] 需要说明的是，BIOS中可以包括多种类型的应用，BMC中也可以包括多种类型的应用，且BIOS中的应用与BMC中的应用是一一对应的。本申请实施例以BIOS包括第一应用，BMC包括第二应用为例进行说明，第一应用与第二应用对应。
[0046] BIOS中的EDMA控制模块用于，将BIOS中的第一应用发送的第一数据包复制到虚拟的PCIE设备的第一共享交互区域，或从虚拟的PCIE设备的第二共享交互区域获取第二应用发送的第三数据包。BMC中的EDMA管理模块用于，将BMC中的第二应用发送的第三数据包复制到虚拟的PCIE设备的第二共享交互区域，或从第一共享交互区域获取第一应用发送的第一数据包。EDMA控制模块还可以预设BIOS中，用于存储DMA数据包的内存单元的物理地址。在BIOS侧，DMA数据包的物理地址即第一应用的第二数据包的发送地址，或第二应用的第四数据包的接收地址。EDMA管理模块还可以预设BMC中，用于存储DMA数据包的内存单元的物理地址。在BMC侧，DMA数据包的物理地址即第二应用的第四数据包的发送地址，或第一应用的第二数据包的接收地址。其中，第一应用发送的第一数据包小于第一应用发送的第二数据包，第二应用发送的第三数据包小于第二应用发送的第四数据包。举例来说，第一应用发送的第一数据包可以包括部件健康事件等信息。第一应用发送的第二数据包可以为DMA数据包，该DMA数据包可以包括SMBIOS数据等。第二应用发送的第三数据包可以包括系统启动项信息或柜级硬分区服务器交互的信息等。第二应用发送的第四数据包可以为DMA数据包，该DMA数据包可以包括BIOS的设置信息等。
[0047] 本申请实施例提供一种数据交互方法，以第一应用向第二应用发送第一数据包为例进行说明，如图2所示，包括：
[0048] 201、第一应用在BIOS上注册类型标识，第二应用在BMC上注册类型标识。
[0049] 如图1所示，第一应用可以在EDMA控制模块上注册第一应用的类型标识，第二应用可以在EDMA管理模块上注册第二应用的类型标识。第一应用的类型标识和第二应用的类型标识可以相同，以指示第一应用和第二应用具有映射关系，当然，本申请不限于此。
[0050] 202、BIOS访问虚拟的PCIE设备的配置空间。
[0051] BIOS可以通过CPU上的PCIE管理模块访问虚拟的PCIE设备的配置空间，获取第一共享交互区域的物理地址、第二共享交互区域的物理地址等。
[0052] 需要说明的是，CPU可以与至少一个PCIE设备分别建立串行链路，对于每个PCIE设备来说，该PCIE设备与CPU之间的串行链路认为是一个PCIE通道。CPU上的PCIE管理模块可以控制PCIE通道，例如PCIE管理模块可以控制CPU与虚拟的PCIE设备的PCIE通道。由此BIOS可以通过CPU上的PCIE管理模块来访问虚拟的PCIE设备的配置空间，即BIOS可以通过PCIE通道访问虚拟的PCIE设备的配置空间。
[0053] BIOS可以根据第一共享交互区域的物理地址以及第二共享交互区域的物理地址访问第一共享交互区域以及第二共享交互区域。访问包括读取相应区域的数据以及向相应区域写入数据。
[0054] 203、BIOS通过PCIE通道将第一应用的第一数据包拷贝到第一共享交互区域。
[0055] 第一数据包包括第一应用的类型标识。
[0056] 具体的，第一应用注册第一应用的类型标识后，EDMA控制模块可以将第一应用的类型标识添加到第一应用发送的第一数据包，并通过PCIE通道将该数据包拷贝到第一共享交互区域。
[0057] 需要说明的是，第一数据包为至少一层业务协议封装的数据包，业务协议可以包括：传输控制协议(Transmission Control Protocol，TCP)/网际协议(Internet Protocol，IP)、互联网数据包交互协议(Internet work Packet Exchange，IPX)/序列分组交换协议(Sequenced Packet Exchange protocol，SPX)、网络基本输入输出系统用户扩展接口(NetBios Enhanced User Interface，NetBEUI)或自定义协议。业务协议还可以包括其他类型的通信协议，本申请不做限定。
[0058] 在一种可能的设计中，EDMA控制模块将第一数据包拷贝到第一共享交互区域之前，可以确定第一共享交互区域是否超出最大容量限制；若第一共享交互区域未超出最大容量限制，EDMA控制模块可以将第一数据包拷贝到第一共享交互区域；若第一共享交互区域超出最大容量限制，EDMA控制模块可以通过触发相应的中断来通知EDMA管理模块对第一共享交互区域中的数据进行处理。可选的，EDMA控制模块可以每隔预设时间间隔确定第一共享交互区域是否超出最大容量。
[0059] 在一种可能的设计中，若BIOS采用同步通信方式与BMC通信，BIOS可以接收BMC发送的第一数据包的回复报文。若BIOS采用异步通信方式与BMC通信，BIOS可以不接收BMC发送的第一数据包的回复报文。
[0060] 另外，若本申请实施例应用在OS和BMC的数据交互场景中，则OS将第一数据包复制到第一共享交互区域之前，可以确定OS的预发送缓存区是否空闲，若确定OS的发送缓存区空闲，OS可以将第一数据包导入OS的预发送缓存区，以便将预发送缓存区中的数据包一并拷贝到第一共享交互区域。
[0061] 204、BMC通过内存通道从第一共享交互区域获取第一数据包。
[0062] BMC可以包括系统内存、系统内存总线和控制芯片。系统内存通过系统内存总线接入控制芯片，形成内存通道。BMC的系统内存包括第一共享交互区域。
[0063] 当BIOS在第一共享交互区域拷贝第一数据包完成时，可以发送中断通知，以便通知BMC获取第一数据包。BMC接收到中断通知后，可以通过内存通道从第一共享交互区域获取第一数据包。
[0064] 在一种可能的设计中，BMC可以在预设时间内从第一共享交互区域获取第一数据包。例如，BMC可以每经过一个预设时间间隔就检测第一共享交互区域是否有BIOS拷贝的数据包；或BMC可以在预设时刻检测第一共享交互区域是否有BIOS拷贝的数据包。若BMC在预设时间内检测到第一共享交互区域有BIOS拷贝的数据包，例如第一数据包，BMC可以读取第一数据包。这样一来，BMC可以在预设时间内从第一共享交互区域获取第一数据包，能够解决BMC重启期间，BIOS拷贝数据包到第一共享交互区域时，BMC无法接收BIOS发送的数据包导致数据包丢失的问题。
[0065] 205、BMC根据第一应用与第二应用的映射关系确定指示第二应用获取第一数据包。
[0066] 需要说明的是，第一应用的类型标识虽然是第一应用向BIOS注册的，但是BIOS和BMC在设计阶段会协商应用注册的类型标识所代表的含义，因此BMC可以根据第一应用的类型标识确定第一数据包对应第二应用，进而可以根据第一应用与第二应用的映射关系确定指示第二应用获取第一数据包。
[0067] 示例性的，如图3所示，EDMA管理模块根据第一应用的类型标识确定第一数据包对应第二应用时，可以将第一数据包拷贝到第二应用对应的内存区域，第二应用的检测模块(poll)可以在预设时间内检测第二应用对应的内存区域是否有数据包，若poll检测到第一数据包，可以将该数据包发送到第二应用的处理缓存中，并通知第二应用的处理模块对第一数据包进行处理。
[0068] 由此，相比现有技术，BIOS基于LPC与BMC进行数据交互，而LPC最大传输值仅有16MB/s，导致数据包传输效率低。本申请实施例中，BIOS和BMC可以通过虚拟的PCIE设备进行数据交互，例如将第一应用的数据包传输给第二应用。由于虚拟的PCIE设备中的第一共享交互区域和第二共享交互区域的大小是可设置的，例如可以为32M、64M、128M等，能够在短时间内传输更多、更大的数据包，从而能够提高BIOS与BMC的数据交互效率。
[0069] 本申请实施例提供一种数据交互方法，以第一应用向第二应用发送第二数据包和第一数据包为例进行说明，如图4所示，包括：
[0070] 401、第一应用在BIOS上注册类型标识，第二应用在BMC上注册类型标识。
[0071] 具体过程可以参考步骤201。
[0072] 402、BIOS访问虚拟的PCIE设备的配置空间。
[0073] 具体过程可以参考步骤202。
[0074] 需要说明的是，BIOS还可以通过访问虚拟的PCIE设备的配置空间确定DMA标示区域的物理地址，并可以根据DMA标示区域的物理地址访问DMA标示区域。
[0075] 403、BIOS获取第二数据包的发送地址、接收地址以及第二数据包的长度。
[0076] BIOS可以通过访问DMA标示区域，从而获取第二数据包的发送地址、接收地址以及第二数据包的长度。
[0077] 其中，第二数据包可以为第一应用待发送的DMA数据包，第二数据包的发送地址用于指示BIOS的内存单元，第二数据包的接收地址用于指示BMC的内存单元。即第二数据包的发送地址为BIOS侧用于存储DMA数据包的内存单元的物理地址，第二数据包的接收地址为BMC侧用于存储DMA数据包的内存单元的物理地址。
[0078] 404、BIOS将第二数据包的发送地址、接收地址以及第二数据包的长度写入虚拟的PCIE设备的配置空间中的寄存器。
[0079] 可以理解的是，虚拟的PCIE设备的配置空间可以包括用于触发DMA传输的寄存器，寄存器可以包括DMA数据包的发送地址寄存器、DMA数据包的接收地址寄存器、DMA数据包的数据包长度寄存器以及是否启动DMA传输寄存器。
[0080] 具体的，BIOS可以将第二数据包的发送地址写入DMA数据包的发送地址寄存器；将第二数据包的接收地址写入DMA数据包的接收地址寄存器；将第二数据包的长度写入DMA数据包的数据包长度寄存器；并将是否启动DMA传输寄存器的值置1，以启动DMA传输。
[0081] 405、虚拟的PCIE设备从第二数据包的发送地址指示的内存单元获取第二数据包，并将第二数据包发送至第二数据包的接收地址指示的内存单元。
[0082] 具体的，虚拟的PCIE设备中的DMA控制器确定是否启动DMA传输寄存器的值置1时，可以从第二数据包的发送地址指示的内存单元获取第二数据包，并将第二数据包发送至第二数据包的接收地址指示的内存单元。即DMA控制器从BIOS侧用于存储DMA数据包的内存单元获取第二数据包，并将第二数据包发送至BMC侧用于存储DMA数据包的内存单元。
[0083] 虚拟的PCIE设备将第二数据包发送至BMC侧的内存单元完成时，可以通过中断通知或预设的标识向BIOS通知DMA传输结束。而后，BIOS可以根据第二数据包生成第一数据包，第一数据包用于通知BMC，第二数据包已经传输至BMC侧的DMA数据包的物理地址以及该第二数据包的相关参数。具体的，第一数据包可以包括第一应用的类型标识和第二数据包的长度(即第二数据包的大小)。
[0084] 406、BIOS将第一数据包拷贝到第一共享交互区域。
[0085] 具体过程可以参考步骤203。
[0086] 407、BMC从第一共享交互区域获取第一数据包。
[0087] 具体过程可以参考步骤204。
[0088] 408、BMC根据第一数据包确定第二数据包，并从BMC侧的内存单元获取第二数据包。
[0089] 当BMC解析第一数据包后，确定其中携带第二数据包的发送地址、接收地址以及第二数据包的长度等信息时，BMC可以确定第二数据包已传输完毕，从而EDMA管理模块可以从BMC侧的内存单元获取第二数据包。可选的，第一数据包可以不携带第二数据包的发送地址和接收地址。
[0090] 在一种可能的设计中，可以将第二数据包拆分为多个数据包来传输，每个数据包的传输方式可以参考图2所示实施例中的第一数据包的传输方式。
[0091] 由此，相比现有技术，BIOS基于LPC与BMC进行数据交互，而LPC最大传输值仅有16MB/s，导致数据包传输效率低。本申请实施例中，BIOS和BMC可以通过虚拟的PCIE设备进行数据交互，例如将第一应用的DMA数据包传输给第二应用。由于虚拟的PCIE设备可以进行DMA传输，从而能够在短时间内传输数据量很大的DMA数据包，从而能够提高BIOS与BMC的数据交互效率。
[0092] 本申请实施例提供一种数据交互方法，如图5所示，以第二应用向第一应用发送第三数据包为例进行说明，包括：
[0093] 501、第一应用在BIOS上注册类型标识，第二应用在BMC上注册类型标识。
[0094] 具体过程可以参考步骤201。
[0095] 502、BIOS访问虚拟的PCIE设备的配置空间。
[0096] 具体过程可以参考步骤202。
[0097] 503、BMC将第三数据包拷贝到第二共享交互区域。
[0098] 第三数据包包括第二应用的类型标识。
[0099] 具体的，第二应用注册第二应用的类型标识后，EDMA管理模块可以将第二应用的类型标识添加到第二应用发送的第三数据包，并将该数据包拷贝到第二共享交互区域。
[0100] 需要说明的是，第三数据包为至少一层业务协议封装的数据包，业务协议可以包括以下协议：TCP/IP、IPX/SPX协议、NetBEUI协议以及自定义协议。业务协议还可以包括其他类型的通信协议，本申请不做限定。
[0101] 在一种可能的设计中，若BMC采用同步通信方式与BIOS通信，BMC接收BIOS发送的第三数据包的回复报文。若BMC采用异步通信方式与BIOS通信，BMC不接收BIOS发送的第三数据包的回复报文。
[0102] 504、BIOS通过PCIE通道从第二共享交互区域获取第三数据包。
[0103] 在一种可能的设计中，BIOS可以每经过一个运行阶段就从第二共享交互区域获取第三数据包。例如，BIOS可以在每个运行阶段完成时检测第二共享交互区域是否有BMC拷贝的数据包；或BIOS可以在每个运行阶段开始时检测第二共享交互区域是否有BMC拷贝的数据包。若BIOS检测到第二共享交互区域有BMC拷贝的数据包，例如第三数据包，BIOS可以读取第三数据包。这样一来，BMC在BIOS启动前就可以将BIOS各个阶段需要的数据通过第三数据包发送到第二共享交互区域内，BIOS可以在每个运行阶段从第二共享交互区域获取所需的第三数据包，相比现有技术，BMC只能通过有限的GPIO通知BIOS，而GPIO管脚个数的限制，降低了BMC主动通知的灵活性，可能导致BIOS不能及时获取所需的数据包。本申请实施例能够解决BIOS不能及时获取所需的数据包的问题。
[0104] 505、BIOS根据第二应用与第一应用的映射关系确定指示第一应用获取第三数据包。
[0105] 在一种可能的设计中，EDMA控制模块确定第三数据包中携带的类型标识和第一应用的类型标识相同，从而可以根据第二应用与第一应用的映射关系将第三数据包发送给第一应用，以便第一应用对第三数据包进行处理。当然，本申请不限于此。
[0106] 由此，相比现有技术，BIOS基于LPC与BMC进行数据交互，而LPC最大传输值仅有16MB/s，导致数据包传输效率低。本申请实施例中，BIOS和BMC可以通过虚拟的PCIE设备进行数据交互，例如将第二应用的第三数据包传输给第一应用。由于虚拟的PCIE设备中的第一共享交互区域和第二共享交互区域的大小是可设置的，例如可以为32M、64M、128M等，从而能够在短时间内传输更多、更大的数据包，从而能够提高BIOS与BMC的数据交互效率。
[0107] 本申请实施例提供一种数据交互方法，如图6所示，以第二应用向第一应用发送第四数据包和第三数据包为例进行说明，包括：
[0108] 601、第一应用在BIOS上注册类型标识，第二应用在BMC上注册类型标识。
[0109] 具体过程可以参考步骤201。
[0110] 602、BIOS访问虚拟的PCIE设备的配置空间。
[0111] 具体过程可以参考步骤202。
[0112] 603、BMC获取第四数据包的发送地址、接收地址以及第四数据包的长度。
[0113] 其中，第四数据包可以为第二应用待发送的DMA数据包，第四数据包的发送地址即BMC侧用于存储DMA数据包的内存单元的物理地址，第四数据包的接收地址即BIOS侧用于存储DMA数据包的内存单元的物理地址。
[0114] 604、BMC根据第四数据包生成第三数据包，并将第三数据包拷贝到第二共享交互区域。
[0115] 需要说明的是，在发送第四数据包时，即启动DMA传输时，需要将第四数据包的相关内容写入虚拟的PCIE设备中的寄存器。由于BMC无法对虚拟的PCIE设备中的寄存器进行读写操作，因此，BMC可以根据第四数据包生成第三数据包，通过第三数据包通知BIOS启动DMA传输。其中，第三数据包包括第二应用的类型标识、第四数据包的发送地址、接收地址以及第四数据包的长度等内容。
[0116] 605、BIOS通过PCIE通道从第二共享交互区域获取第三数据包。
[0117] 可以理解的是，BMC可以将第三数据包复制到第二共享交互区域，BIOS可以从第二共享交互区域获取第三数据包。
[0118] BIOS对第三数据包进行解析后，可以获取第四数据包的发送地址、接收地址以及第四数据包的长度，并将第四数据包的发送地址、接收地址以及第四数据包的长度写入虚拟的PCIE设备的配置空间中的寄存器。
[0119] 具体的，BIOS可以将第四数据包的发送地址写入DMA数据包的发送地址寄存器；将第四数据包的接收地址写入DMA数据包的接收地址寄存器；将第四数据包的长度写入DMA数据包的数据包长度寄存器；并将是否启动DMA传输寄存器的值置1，以启动DMA传输。
[0120] 606、虚拟的PCIE设备从第四数据包的发送地址指示的内存单元获取第四数据包，并将第四数据包发送至第四数据包的接收地址指示的内存单元。
[0121] 具体的，虚拟的PCIE设备中的DMA控制器确定是否启动DMA传输寄存器的值置1时，可以从第四数据包的发送地址指示的内存单元获取第四数据包，并将第四数据包发送至第四数据包的接收地址指示的内存单元。即DMA控制器从BMC侧的内存单元获取第四数据包，并将第四数据包发送至BIOS侧的内存单元。
[0122] 607、BIOS获取第四数据包。
[0123] DMA传输完成时，可以通过预设的标识通知BIOS，以便从BIOS侧的内存单元获取第四数据包。
[0124] 在一种可能的设计中，可以将第四数据包拆分为多个数据包来传输，每个数据包的传输方式可以参考图5所示实施例中的第三数据包的传输方式。
[0125] 由此，相比现有技术，BIOS基于LPC与BMC进行数据交互，而LPC最大传输值仅有16MB/s，导致数据包传输效率低。本申请实施例中，BIOS和BMC可以通过虚拟的PCIE设备进行数据交互，例如将第二应用的DMA数据包传输给第一应用。由于虚拟的PCIE设备可以进行DMA传输，从而能够在短时间内传输数据量很大的DMA数据包，从而能够提高BIOS与BMC的数据交互效率。
[0126] 上述主要从计算设备的角度对本申请实施例提供的方案进行了介绍。可以理解的是，计算设备为了实现上述功能，其包括了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本文中所公开的实施例描述的算法步骤，本申请能够以硬件或硬件和软件的结合形式来实现。某个功能究竟以硬件还是软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
[0127] 本申请实施例可以根据上述方法示例对计算设备进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。需要说明的是，本申请实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
[0128] 在采用对应各个功能划分各个功能模块的情况下，图7示出了上述实施例中所涉及的计算设备7的一种可能的结构示意图，计算设备包括：BIOS 701、BMC 702和虚拟的PCIE设备703。BIOS 701用于支持计算设备执行图2中的过程201-203，图4中的过程401、402、403、404和406，图5中的过程501、502、504和505，图6中的过程601、602、605和607。BMC 702用于支持计算设备执行图2中的过程201、204和205，图4中的过程401、407和408，图5中的过程501和503，图6中的过程601、603和604。虚拟的PCIE设备703用于支持计算设备执行图4中的过程405，图6中的过程606。其中，上述方法实施例涉及的各步骤的所有相关内容均可以援引到对应功能模块的功能描述，在此不再赘述。
[0129] 在一种可能的设计中，计算设备可以通过图8中的计算设备(或系统)来实现。
[0130] 图8所示为本申请实施例提供的计算设备示意图。计算设备800包括至少一个处理器801，通信总线802，存储器803以及至少一个通信接口804。
[0131] 处理器801可以是一个通用CPU，微处理器，特定应用集成电路(application-specific integrated circuit，ASIC)，或一个或多个用于控制本申请方案程序执行的集成电路。
[0132] 通信总线802可包括一通路，在上述组件之间传送信息。
[0133] 通信接口804，计算设备用于与其他计算设备或通信网络通信，如以太网，无线接入网(radio access network，RAN)，无线局域网(wireless local area networks，WLAN)等。
[0134] 存储器803可以是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、只读光盘(compact disc read-only memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算设备存取的任何其他介质，但不限于此。存储器可以是独立存在，通过总线与处理器相连接。存储器也可以和处理器集成在一起。
[0136] 在具体实现中，作为一种实施例，处理器801可以包括一个或多个CPU，例如图8中的CPU0和CPU1。
[0137] 在具体实现中，作为一种实施例，计算设备800可以包括多个处理器，例如图8中的处理器801和处理器807。这些处理器中的每一个可以是一个单核(single-CPU)处理器，也可以是一个多核(multi-CPU)处理器。这里的处理器可以指一个或多个设备、电路、和/或用于处理数据(例如计算设备程序指令)的处理核。
[0138] 在具体实现中，作为一种实施例，计算设备800还可以包括输出设备805和输入设备806。输出设备805和处理器801通信，可以以多种方式来显示信息。例如，输出设备805可以是液晶显示器(liquid crystal display，LCD),发光二级管(light emitting diode，LED)显示设备，阴极射线管(cathode ray tube，CRT)显示设备，或投影仪(projector)等。输入设备806和处理器801通信，可以以多种方式接受用户的输入。例如，输入设备806可以是鼠标、键盘、触摸屏设备、传感设备或被监控的设备等。其中，被监控的设备里可以包括BMC。
[0139] 上述的计算设备800可以是一个通用计算设备或者是一个专用计算设备。在具体实现中，计算设备800可以是台式机、便携式电脑、网络服务器、掌上电脑(personal digital assistant，PDA)、移动手机、平板电脑、无线终端设备、通信设备、嵌入式设备或有图8中类似结构的设备。本申请实施例不限定计算设备800的类型。
[0140] 结合本申请公开内容所描述的方法或者算法的步骤可以硬件的方式来实现，也可以是由处理器执行软件指令的方式来实现。软件指令可以由相应的软件模块组成，软件模块可以被存放于RAM、闪存、ROM、EPROM、EEPROM、寄存器、硬盘、移动硬盘、只读光盘或者本领域熟知的任何其它形式的存储介质中。一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于ASIC中。另外，该ASIC可以位于核心网接口设备中。当然，处理器和存储介质也可以作为分立组件存在于核心网接口设备中。
[0141] 本领域技术人员应该可以意识到，在上述一个或多个示例中，本申请所描述的功能可以用硬件、软件、固件或它们的任意组合来实现。当使用软件实现时，可以将这些功能存储在计算设备可读介质中或者作为计算设备可读介质上的一个或多个指令或代码进行传输。计算设备可读介质包括计算设备存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算设备程序的任何介质。存储介质可以是通用或专用计算设备能够存取的任何可用介质。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种企业管理用具有自防火措施的仓库存放架 | 2021-04-01 | 1 |
| 一种齿轮淬火用吊挂运输装置 | 2022-07-05 | 0 |
| 电动二轮车感应控制器 | 2020-08-11 | 0 |
| 一种具有备用电源的窄带智能插排 | 2021-02-15 | 0 |
| 一种具有驱鸟功能的环保航标灯及其控制系统 | 2020-10-03 | 0 |
| 一种基于无人收派的智能快递箱 | 2021-01-07 | 1 |
| 一种大学金融管理课程用打卡装置 | 2020-09-28 | 1 |
| 一种便携式触摸控制环境检测仪 | 2021-02-14 | 2 |
| 一种具有通风压反馈信息自动开启的kpc油烟净化装置 | 2020-09-20 | 0 |
| 一种可净化空气的新型空调机 | 2022-11-22 | 0 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
中央处理器热门专利
QQ群二维码
意见反馈
意见反馈