首页 / 专利库 / 人工智能 / 交叉开关阵列 / 用于可编程器件阵列的基于自旋转移矩的存储器元件

用于可编程器件阵列的基于自旋转移矩的存储器元件

阅读:176发布:2020-05-16

专利汇可以提供用于可编程器件阵列的基于自旋转移矩的存储器元件专利检索,专利查询,专利分析的服务。并且本文公开了 半导体 器件阵列,例如,现场可编程 门 阵列(FPGA)和复杂可编程逻辑阵列(CPLA),其使用了基于高 密度 自旋转移矩(STT)的 存储器 元件。基于STT的存储器元件可以是独立的FPGA/CPLA,或者可以被嵌入在 微处理器 和/或数字 信号 处理器(DSP)片上系统(SoC)中以提供灵活的设计,从而实现低功率、可升级、安全以及可重构的 硬件 构架。因为该配置被存储在FPGA/CPLA管芯本身上,所以当器件上电时,每次都从外部存储载入配置的需求被消除了。除了 瞬间启动 以外,消除配置I/O通信量实现了省电以及引脚数减少。通过消除在外部存储器中存储配置数据的需求来大大提升了安全性。,下面是用于可编程器件阵列的基于自旋转移矩的存储器元件专利的具体信息内容。

1.一种存储器系统,包括:
可编程器件阵列,所述可编程器件阵列包括:
非易失性存储器部分,所述非易失性存储器部分用于将配置数据本地存储在使用了自旋转移矩(STT)效应的多个存储器元件中,其中所述非易失性存储器部分包括STT随机存取存储器(STTRAM)元件的中央阵列;
多个逻辑单元,其中所述STTRAM元件的中央阵列提供对所述多个逻辑单元的配置数据的中央存储;
路由通道,所述路由通道将所述多个逻辑单元中的每个逻辑单元与存储所述配置数据的相应的存储器元件耦合;以及
电路,所述电路对相关的本地存储的配置数据到所述多个逻辑单元的路由进行控制。
2.如权利要求1所述的系统,其中,所述可编程器件阵列包括现场可编程阵列(FPGA)和复杂可编程逻辑阵列(CPLA)中的一个。
3.如权利要求1或2所述的系统,其中,所述非易失性存储器部分包括与相应的逻辑单元共置的STTRAM元件的分布式阵列。
4.如权利要求1所述的系统,其中,对相关的配置数据的路由进行控制的所述电路包括查找表(LUT)。
5.如权利要求4所述的系统,其中,所述LUT包括:
N个输入,所述N个输入用于从由N个1位STTRAM存储器元件构成的阵列接收配置数据;
以及
多路复用器(MUX)电路,所述多路复用器(MUX)电路通过读取所接收的配置数据而在所述LUT内的期望端口之间建立连接,并将期望数据输出到相应的逻辑单元。
6.如权利要求1或2所述的系统,其中,个体STTRAM元件的两个阻值之间的差足够大,由此消除了对集成有所述STTRAM元件的选择器开关的需求。
7.如权利要求6所述的系统,其中,将个体STTRAM元件耦合在开关盒配置中,所述开关盒配置采用了交叉开关矩阵结构中的路由通道。
8.如权利要求1或2的系统,其中,所述可编程器件阵列是以下之一:能够与逻辑电路耦合的独立的STTRAM阵列;以及,集成有逻辑电路的嵌入式STTRAM阵列。
9.一种在电子系统中实现可编程器件阵列的方法,所述方法包括:
将配置数据本地存储到在非易失性存储器部分中所包含的多个存储器元件中,所述存储器元件使用自旋转移矩(STT)效应,其中所述非易失性存储器部分包括STT随机存取存储器(STTRAM)元件的中央阵列,所述STTRAM元件的中央阵列提供对多个逻辑单元的配置数据的中央存储;
提供路由通道,所述路由通道将多个逻辑单元中的每个逻辑单元与存储所述配置数据的相应的存储器元件耦合;以及
对相关的本地存储的配置数据到所述多个逻辑单元的路由进行控制。
10.如权利要求9所述的方法,其中,所述可编程器件阵列包括现场可编程门阵列(FPGA)和复杂可编程逻辑阵列(CPLA)中的一个。
11.如权利要求9或10所述的方法,其中,所述非易失性存储器部分包括与相应的逻辑单元共置的STTRAM元件的分布式阵列。
12.如权利要求9所述的方法,对相关的本地存储的配置数据的路由进行控制包括:提供查找表(LUT)。
13.如权利要求12所述的方法,其中,所述LUT包括:
从由N个1位STTRAM存储器元件构成的阵列接收配置数据;以及
通过读取所接收的配置数据而在所述LUT内的期望端口之间建立连接,以及将期望数据输出到相应的逻辑单元。
14.如权利要求9或10所述的方法,其中,所述方法进一步包括:
使得个体STTRAM元件的两个阻值之间的差足够大,由此消除对集成有所述STTRAM元件的选择器开关的需求。
15.如权利要求14所述的方法,其中,所述方法进一步包括:
在开关盒配置中布置个体STTRAM元件;以及
在交叉开关矩阵结构中布置所述路由通道,耦合个体STTRAM元件。
16.如权利要求9或10的方法,其中,所述可编程器件阵列是以下之一:能够与逻辑电路耦合的独立的STTRAM阵列;以及,集成有逻辑电路的嵌入式STTRAM阵列。
17.一种在片上系统(SoC)中实现可编程器件阵列的方法,所述可编程器件阵列具有嵌入式自旋转移矩随机存取存储器(STTRAM),所述方法包括:
将配置数据本地存储在非易失性存储器部分中所包含的多个STTRAM元件中,所述多个STTRAM元件与相应的一个或多个逻辑单元物理邻近,其中所述非易失性存储器部分包括STTRAM元件的中央阵列,所述STTRAM元件的中央阵列提供对多个逻辑单元的配置数据的中央存储;以及
在交叉开关矩阵结构中布置路由通道,将每个逻辑单元与存储所述配置数据的相应的STTRAM元件耦合。
18.如权利要求17的方法,其中,所述可编程器件阵列包括现场可编程门阵列(FPGA)和复杂可编程逻辑阵列(CPLA)中的一个。
19.一种用于实现可编程器件阵列的装置,所述装置包括用以执行如权利要求9-18中任意一项所述的方法的模
20.一种在电子系统中实现可编程器件阵列的装置,所述装置包括:
用于将配置数据本地存储到在非易失性存储器部分中所包含的多个存储器元件中的模块,所述存储器元件使用自旋转移矩(STT)效应,其中所述非易失性存储器部分包括STT随机存取存储器(STTRAM)元件的中央阵列,所述STTRAM元件的中央阵列提供对多个逻辑单元的配置数据的中央存储;
用于提供路由通道的模块,所述路由通道将多个逻辑单元中的每个逻辑单元与存储所述配置数据的相应的存储器元件耦合;以及
用于对相关的本地存储的配置数据到所述多个逻辑单元的路由进行控制的模块。
21.一种在片上系统(SoC)中实现可编程器件阵列的装置,所述可编程器件阵列具有嵌入式自旋转移矩随机存取存储器(STTRAM),所述装置包括:
用于将配置数据本地存储在非易失性存储器部分中所包含的多个STTRAM元件中的模块,所述多个STTRAM元件与相应的一个或多个逻辑单元物理邻近,其中所述非易失性存储器部分包括STTRAM元件的中央阵列,所述STTRAM元件的中央阵列提供对多个逻辑单元的配置数据的中央存储;以及
用于在交叉开关矩阵结构中布置路由通道以将每个逻辑单元与存储所述配置数据的相应的STTRAM元件耦合的模块。
22.一种计算机可读介质,所述计算机可读介质包括物理地包含于其上的计算机可读指令,当所述指令被运行时,执行如权利要求9-18中任一项所述的方法。

说明书全文

用于可编程器件阵列的基于自旋转移矩的存储器元件

技术领域

[0001] 本公开内容通常涉及在高容积计算构架和可重构系统(包括片上系统(SoC))中所使用的集成电路的领域,尤其涉及使用自旋转移矩(STT)效应的非易失性存储器器件以及系统。

背景技术

[0002] 可编程器件阵列是用于在计算机系统中使用的可配置逻辑电路的基本构建。可编程器件阵列的示例包括现场可编程阵列(FPGA)、复杂可编程逻辑阵列(CPLA)等。
[0003] 当前的FPGA使用静态随机存取存储器(SRAM)单元或反熔丝来对逻辑单元和交叉开关矩阵(即,连接多个输入到多个输出的矩阵开关)进行编程。基于反熔丝的FPGA只能一次性可编程,因此它们具有有限的使用性。基于SRAM的FPGA也有一些公知的问题。例如,逻辑单元通常具有高泄漏功率。此外,尽管SRAM使用双稳态存电路来存储每个位,但是如果存储器件不是外部供电的,那么就数据最终丢失的情况而言,它仍然是一种易失性类型的存储器。因此,无论FPGA什么时候供电,整个SRAM都需要重新载入配置数据。这需要外部的非易失性存储(如,闪存)、以及用于配置的专用的输入/输出(I/O),且导致启动上相对较长的编程时间。额外的缺点是,会有与在管芯外存储阵列中存储配置数据相关联的安全性问题,需要额外的复杂的加密方案。
[0004] 非易失性类型的RAM具有良好地嵌入在高速高密度逻辑电路中的特点。自旋转移矩随机存取存储器(STTRAM)是一种非易失性RAM,其通常用于更传统的存储器电路中,例如,缓存、二级存储等。现有的高速高密度逻辑电路(例如FPGA/CPLA等)通常不采用STTRAM或其他基于STT的元件。一些研究者提议混合传统的基于互补金属化物半导体(CMOS)的FPGA设计以及STTRAM来实现CMOS-STTRAM非易失性FPGA配置。例如参见论文标题为“Hybrid CMOS-STTRAM Non-Volatile FPGA:Design Challenges and Optimization Approaches”,作者Paul等,第589-592页,2008IEEE/ACM计算机辅助设计国际会议。然而,在被用在高容积计算机构架和接口中的可重构逻辑中,仍有空间使得STTRAM更接近逻辑级和嵌入式非易失性存储器位。本公开内容通过提出使用基于STT的元件的器件及其相关的制造过程来克服当前可用的解决方案的缺点。附图说明
[0005] 本公开内容的实施例以例示而非限定的方式来例示,在附图中,相似的附图标记指代相似的元件。
[0006] 图1A描述了依据本发明的实施例的高等级框图,其说明了系统的可选择的方面。
[0007] 图1B描述了依据本公开内容的实施例的CPLA或FPGA的基本构架,包括逻辑单元和互连部。
[0008] 图2A-2B描述了典型的一个晶体管一个电阻(1T1R)器件的示意图,示出了位线(BL)、字线(WL)以及电源线(SL)。
[0009] 图3描述了依据本公开内容的多个方面的模拟结果,示出了基于STTRAM的器件的性能提高。
[0010] 图4A-4B描述了依据本公开内容的方面的基于STTRAM的逻辑电路的两个不同的实施例。
[0011] 图5描述了依据本公开内容的多个方面的FPGA的采用了查找表(LUT)的版本。
[0012] 图6描述了依据本公开内容的方面的开关盒技术,其示出了交叉开关矩阵配置中的STTRAM元件。
[0013] 图7描述了依据本公开内容的方面的额外的模拟结果,示出了带有施加电压的STTRAM器件的电阻的变化。

具体实施方式

[0014] 在下文的说明中,相似的组件给予相似的附图标记,无论它们是否是在不同的实施例中示出。为了以清楚且简练的方式来说明本公开内容的实施例,附图可以不必按比例尺绘制,且某些特征可以以某种示意图的形式示出。对于一个实施例所描述的和/或说明的特征可以以相同或相似的方式在一或多个其他实施例中使用,和/或组合或替代其他实施例中的特征。
[0015] 依据本公开内容的多个实施例,提出的是半导体器件阵列,例如,FPGA和CPLA,其使用基于高密度自旋转移矩(STT)的存储器元件。
[0016] STT是一种效应,其中,磁隧道结(MTJ)器件中的磁性层的取向可以使用自旋极化电流修改。在基于STT的MTJ中,器件电阻可以较低或较高,取决于隧道结两侧的磁性极化的方向之间相对度差。
[0017] 基于STT的存储器元件可以用在单独的FPGA/CPLA中,或者可以嵌入在微处理器和/或数字信号处理器(DSP)中,以提供灵活的设计以实现低功率、可扩展的以及可重构的硬件构架。本领域技术人员应当理解的是,微处理器和片上系统(SoC)日益增多地嵌入可重构结构,用于增强定制化以及可配置性。本公开内容的实施例使得嵌入式FPGA/CPLA自身包含、安全、高性能以及低功率。
[0018] 此外,应当指出,尽管已经主要参考说明性示例中的FPGA/CPLA描述了系统和过程,但应当理解的是,鉴于本文中的公开内容,本公开内容的某些方面、构架以及原理同样可应用于其他类型的器件存储器和逻辑阵列。
[0019] 转到附图,图1A是依据本公开内容的实施例的高等级框图,其例示了所实施的系统的可选方面。系统10可以表示任意大量的电子装置和/或计算装置,其可以包括存储器器件。这种电子和/或计算装置可以包括服务器、桌上型计算机、膝上型计算机、移动装置、智能电话、游戏装置、平板电脑、网络设备等。在可选的实施例中,系统10可以包括更多的元件、更少的元件,和/或不同的元件。此外,尽管系统10可以描述为包括独立的元件,应当理解的是,这些元件可以集成到一个平台(例如SoC等)上。在说明性的示例中,系统10包括微处理器20、存储器控制器30、存储器40以及外围组件50。微处理器20包括缓存25以及系统存储器40,该缓存25可以是用以存储指令和数据存储器层的一部分,该系统存储器40也可以是存储器层的一部分。缓存25可以包括SRAM器件。微处理器20与存储器40之间的通信可以由存储器控制器(或芯片集)30来实现,其还可以易于与外围组件50通信。微处理器20还可以包括一个或多个逻辑模块27。逻辑模块27可以包括FPGA/CPLA。
[0020] SRAM器件包括存储器单元的阵列(M行以及N列)。该SRAM器件还可以包括行解码器、计时装置以及I/O装置(或I/O输出)。为了有效的I/O设计,相同存储器字的位可以彼此独立。在READ操作期间,多路复用器(MUX)可以用于连接每列到需要的电路。在WRITE操作期间,另一个(MUX)可以用于连接每列到写驱动器
[0021] 图1B说明了FPGA和CPLA的基本构架。如上文讨论的,FPGA和CPLA提供了低编程开销的可重构能。FPGA的基本结构包括个体逻辑单元102的阵列,带有在外围I/O焊盘104之间以网格状布置的路由通道(106和108),从而提供从一个单元到另一个单元的可重构连接。应当注意,在相关技术中,CPLA有时被称为CPLD(复杂可编程逻辑器件)。
[0022] 在传统的FPGA/CPLA中,配置数据的路由和逻辑单元的操作被存储在本地存储器中。这大部分基于传统的易失性SRAM。包上或板上的额外的非易失性存储(大部分是闪存)需要存储重构数据的副本。当FPGA/CPLD上电时,本地SRAM存储被载入配置数据。该传统的方案存在各种问题,例如:(a)从SRAM位单元的高泄漏功率;(c)长的启动时间,在该时间期间,配置设置被载入到SRAM阵列中,以及(d)与在管芯外的外部存储器中存储专用的配置数据有关的可能的安全性问题。为了防止这些问题,本发明人提出了使用STTRAM以本地存储配置位。STTRAM元件将两个二进制状态存储为两个不同的电阻值,并保留所存储的数据,即使在移除电源时。
[0023] STTRAM使用特殊的写机制,其基于磁性开关引起的自旋极化电流,这通过减少用于写所消耗的功率来极大地增强了它的可升级性。图2A-2B示出了STTRAM单元的基本元件的示意图,包括晶体管204和可变电阻元件Rmem(元件202)。该组合的结构参见1T1R(一个晶体管一个电阻)单元。用于该单元的位线(BL,元件210)、字线(WL,元件206)以及电源线(SL,元件208)在图2B中更显著地示出,分别带有各自的电压,VBL、VWL以及VSL。晶体管204充当选择器开关,而电阻元件202是磁隧道结(MTJ)器件,包括两个磁层,一个具有固定的“参考”磁方向,另一个具有可变化的磁方向,由结层分隔开。图2B示出了当仅有一个读方向时(标有RD的箭头),写操作可以是双向的(标有WR的双头的箭头)。因此,该1T1R结构可以被描述为带有单极“读”和双极“写”的1T-1STT MTJ存储器单元。
[0024] 图3示出了模拟结果300,其中,示出了平均写时间“Avg TWR”如何随着增加的电流密度而下降。图3例示了用于STTRAM位单元的宽的操作范围。随着增加的电流密度JC,位单元的切换时间下降了,从而按照系统级规定的要求,实现了不同的操作电流和操作时间。
[0025] FPGA/CPLD构架可以通过排列基本的1T1R单元(参见图2A-2B所描述的)来以多种方式实现。在图4A和4B中示出了两个例示性的示例实施例。在实施例400A和400B这两者中,配置数据(或路由表)被本地存储在STTRAM中。这两个实施例都允许路由表的低功率、非易失性实现方式。整个配置数据可以本地存储在每个开关盒内部,或者,在STTRAM位单元(如元件406示出的)的中央阵列中。在实施例400A中,每个开关盒都包括本地嵌入式STTRAM,其存储路由配置和在不同逻辑块(例如,402和404)之间的路由数据。很多这种元件可以一起放在阵列中,以实现大型的可重构逻辑电路。在实施例400B中,整个电路的路由表被存储在集中的STTRAM阵列中,且必需的配置数据被路由到本地开关盒。在开关盒中,这用作多路复用器(MUX)选择信号,以将数据从一个逻辑块路由到另一个逻辑块。在这两种情况下,每次FPGA/CPLD上电,适当的配置已经到位。这使得启动更快。
[0026] 在实施例400A中,用于在逻辑单元402与404之间进行路由的配置数据可以打开或关闭在开关盒(或路由器)408处的开关连接。在可替代的实施例400B中,STTRAM存储器406可以存储用于路由器的MUX选择数据,且逻辑单元412由正确的信号驱动。元件414是MUX。
[0027] FPGA的某些版本采用了查找表(LUT)来存储配置数据。如之前所讨论的,带有LUT的基于SRAM的传统FPGA还存在公知的高泄漏、对包上的非易失性外部存储的需求、启动时间长等问题。本发明人提出了基于提供了低功率、配置数据的非易失性存储的逻辑单元中的LUT的STTRAM的使用。这采用了存储配置数据的1T1R单元的STTRAM阵列。无论何时需要在两个或多个逻辑块之间建立连接,都要读取该STTRAM阵列,且依赖于所读取的值来建立LUT中的连接。图5示出了逻辑单元500,其包括具有N个输入501的LUT结构502。LUT 502用1位STTRAM元件508来实现。如插图500A的分解图中所示,N-输入LUT 502中的1b-STTRAM元件508连接到MUX 510。触发器元件504接收时钟信号506以及MUX输出信号512来处理逻辑单元
500的输出信号514。
[0028] 如之前所讨论的,STTRAM元件取决于平行(P)的或反平行(AP)的磁性极化用两种不同的阻值-低和高,示出了两种状态。如果STTRAM元件的两个状态之间的电阻的差足够大,则可以取消选择器开关,开发了较高密度器件封装的可能性。在该情况下,能够使用交叉开关矩阵来本地存储路由配置,而不是如图所示的那样存储在独立的存储器块中。这种无选择器的配置600(称为开关盒配置)可以见图6。使用无选择器的STTRAM单元602来重构垂直的和平的通道606和608。如插图600A中所示的,单元中仅有的元件是电阻604,其中,用作在图2A-2B中示出的示意图中的选择器开关的晶体管被取消。这将实现较高的集成密度,且仍提供非易失性和低功率。
[0029] 图7示出了来自数字解算机的模拟结果,其预测了器件电阻随着变化电压的变化。从该图表中,可以容易地注意到电阻的两个不同状态(即,AP(180°)和P(0°)情况)。模拟方法涉及自洽地解出Landau-Lifshitz-Gilbert(LLG)方程,用于与基于非平衡态格林函数(NEGF)的传输的有关的磁性动力学。为了参考,参见论文标题为“Quantum Transport Simulation of Tunneling Based Spin Torque Transfer(STT)Devices:Design Tradeoffs and Torque Efficiency”,作者为S.Salahuddin等,IEDM Technical Digest,第121-124页,2007年12月。在用于各种校准物理参数的模拟的一个特定实例中,如图7中示出的,注意到有大于两倍的电阻改变,所述校准物理参数例如是费米能级能量(EF),铁磁的频带分割(Δ),铁磁和氧化电子质量(mFM和mOX),以及Ub(铁磁势垒高度)。对于AP(180°)和P(0°)情况,模拟结果很好地匹配了从论文获取的实验数据,该论文题目为“Measurements of the Spin-Transfer-Torque Vector in Magnetic Tunnel Junctions”,作者为Sankey等,Nat.Phys.第4卷,第1期,第67-71页,2008年1月。
[0030] 因此,总之,本公开内容的实施例解决了困扰现有的基于SRAM的FPGA/CPLA的若干问题,并且实现了基于STTRAM的低功率及高密度的FPGA/CPLA。提供管芯外的STTRAM非易失性存储实现了在现有构架上的以下优点中的部分优点:
[0031] ●消除了对外部闪存(包上或者板上)的需求,提供了成本降低以及节省了板上的空间。
[0032] ●实现了瞬间启动。因为配置存储在FPGA/CPLA管芯自身上,不需要每次器件上电时都从外部存储载入配置。除了瞬间启动,消除配置I/O通信量实现了功率节省以及针脚数减少。
[0033] ●通过消除需要在外部存储器上存储配置数据来大大提高安全性。因为配置数据从不离开管芯,所以无法通过外部方式观察或修改配置数据。
[0034] 因此,已经描述了基于STTRAM的存储器和逻辑电路的新颖的概念和原理,对于本领域技术人员而言,在阅读了该具体公开内容之后,前述具体公开内容旨在仅以示例的方式而非限制的方式来进行说明是显而易见的。对于那些本领域技术人员,尽管本文中没有明确地陈述,但是各种替代、改进以及变型是显而易见的。替代、改进以及变型将受到本公开内容的启示,且在本公开内容的示例性方面的精神和范围之内。此外,过程元件或序列的叙述顺序,或者数字、字母或其他指定的使用,不意在将要求保护的过程和方法限定为任何顺序,除非在权利要求中被说明。尽管上述公开内容通过各种示例讨论了什么被当前认为是本公开内容的有用方面的变化,应当理解的是,这些细节仅仅用于说明该目的,并且附加的权利要求不被限定为所公开的方面,而是相反地,旨在覆盖所公开的方面的精神和范围内的变型和等同布置。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈