크로스바 어레이의 메모리 소자의 전류 측정

메모리 어레이는 데이터를 저장하는데 사용된다. 메모리 어레이는 다수의 메모리 소자로 구성될 수 있다. 메모리 어레이 내의 메모리 소자에 로직 값을 할당함으로써 데이터가 메모리 소자에 저장될 수 있다. 예를 들어, 메모리 어레이의 메모리 소자는 0, 1 또는 이들의 조합으로 설정됨으로써 데이터를 저장할 수 있다. 나노스케일 메모리 어레이의 설계 및 구현에 많은 시간과 노력이 소모되었다. 일부 예에서, 나노 스케일 메모리 어레이는 제 1 개수의 도전성 라인들이 제 2 개수의 도전성 라인들과 교차하고 각 교차점에 메모리 소자가 배치되는 그리드를 형성하는 크로스바 어레이로 배열될 수 있다.

첨부 도면은 본 명세서에 설명된 원리들의 다양한 예를 도시하며 명세서의 일부이다. 도시된 예는 단지 예시를 위해 주어지며 청구범위를 제한하지 않는다.
도 1은 본 명세서에 설명된 원리의 일례에 따라, 크로스바 어레이의 메모리 소자의 전류를 측정하기 위한 시스템의 도면이다.
도 2는 본 명세서에 설명된 원리의 일례에 따라, 도 1에 도시된 시스템용 크로스바 어레이의 도면이다.
도 3a 및 도 3b는 각각, 본 명세서에 설명된 원리의 일례에 따라, 메모리 제어기 및 메모리의 일부로서의 프리-액세스 엔진을 이용하여 메모리 어레이의 전류를 측정하기 위한 시스템의 도면이다.
도 4는 본 명세서에 설명된 원리의 일례에 따라, 크로스바 어레이의 메모리 소자의 전류를 측정하는 방법의 흐름도이다.
도 5는 본 명세서에 설명된 원리의 다른 예에 따라, 크로스바 어레이의 메모리 소자의 전류를 측정하는 방법의 흐름도이다.
도 6은 본 명세서에 설명된 원리의 일례에 따라, 크로스바 어레이의 메모리 소자의 전류를 측정하는 프리-액세스 엔진의 도면이다.
도면 전체에 걸쳐, 동일한 참조 번호는 유사하지만 반드시 동일하지는 않은 요소를 나타낸다.

점점 더 작아지는 컴퓨팅 디바이스로 인해 메모리 어레이와 같은 소형 구성요소를 개발하는데 더 주력하게 되었다. 크로스바 어레이는 크기가 감소한 메모리 어레이의 일례이다. 멤리스터(memristor)와 같은 메모리 소자의 크로스바 어레이는 비휘발성 고체 상태 메모리, 프로그램 가능한 로직, 신호 처리, 제어 시스템, 패턴 인식 및 다른 애플리케이션을 포함하는 다양한 애플리케이션에 사용될 수 있다. 크로스바 어레이는 예를 들어 대략 직교 방향으로 제 2 세트의 도전성 라인과 교차하는 제 1 세트의 도전성 라인을 포함한다. 메모리 셀은 각각의 교차점에 배치된다. 메모리 셀은 정보를 저장하는 메모리 소자와, 메모리 소자를 통해 전류 흐름을 허용 또는 방지하는 선택기를 포함할 수 있다. 이 예에서, 다수의 메모리 소자는 특정 제 1 라인을 공유할 수 있고 또 다른 다수의 메모리 소자는 특정 제 2 라인을 공유할 수 있다.

각각의 메모리 소자는 2개의 로직 값, 예컨대, 1과 0을 나타낼 수 있다. 멤리스터와 같은 메모리 소자는 특정 로직 값을 나타내기 위해 저항 레벨을 사용할 수 있다. 메모리 어레이의 소자로서 멤리스터를 사용하는 경우, 멤리스터에 상이한 값 또는 상이한 극성의 전압 펄스와 같은 활성화 에너지를 인가하여 디지털 동작을 에뮬레이트함으로써, 멤리스터를 저항 상태가 "1"과 같은 로직 값과 연관되는 "저 저항 상태"에 놓이게 한다. 유사하게, 상이한 극성 또는 상이한 값의 전압 펄스는 멤리스터를 "고 저항 상태"에 놓이게 하며, 그 저항 상태는 다른 로직 값, 예컨대, "0"과 연관된다. 각각의 멤리스터는 멤리스터의 저항 상태의 변경을 달성하는 멤리스터 양단의 전압 전위를 나타내는 스위칭 전압을 갖는다. 예를 들어, 멤리스터의 스위칭 전압은 1-2 볼트(V)일 수 있다. 이 예에서, 스위칭 전압(즉, 1-2 V)보다 큰 멤리스터 양단의 전압 전위는 멤리스터로 하여금 저항 상태들 사이에서 변화하게 한다. 전압 펄스에 대해 구체적으로 참조하였지만, 전류 에너지와 같은 다른 활성 에너지 또한 사용될 수 있다.

멤리스터에 의해 나타나는 저항 상태 및 해당 로직 값을 확인하기 위해 출력 전류가 수집되고 분석될 수 있다. 예를 들어, 기록 전압이 타겟 메모리 소자에 걸쳐 인가되면, 타겟 메모리 소자를 통과하는 기록 전류가 수집될 수 있다. 기록 전압 및 수집된 기록 전류에 기초하여, 멤리스터의 저항 레벨 및 대응하는 기록된 로직 값이 확인될 수 있다. 유사하게, 판독 전압이 타겟 메모리 소자에 걸쳐 인가되면, 타겟 메모리 소자를 통과하는 전류가 수집될 수 있다. 판독 전압 및 수집된 판독 전류에 기초하여, 멤리스터의 저항 레벨 및 대응하는 저장된 로직 값이 확인될 수 있다.

이들 예에서, 타겟 메모리 소자 양단의 전체 전압 강하가 타겟 메모리 소자가 판독되거나 기록될 수 있을 정도로 충분히 크도록 타겟 메모리 소자에 대응하는 액세스 전압(즉, 판독 전압 또는 기록 전압)의 제 1 부분이 타겟 제 1 라인에 인가되고 액세스 전압(즉, 판독 전압 또는 기록 전압)의 제 2 부분이 타겟 제 2 라인에 인가된다. 액세스 전압의 제 2 부분은 메모리 소자 양단의 전체 전압 전위가 적어도 액세스 전압만큼 큰 한 제 1 부분과 동일한 극성 또는 상이한 극성일 수 있다. 이어서, 타겟 메모리 소자의 저항 및 해당 로직 값을 확인하는데 사용될 수 있는 출력 전류가 액세스 전압과 함께 판독된다. 그러나, 크로스바 메모리 어레이는 고밀도 저장부를 제공할 수 있지만, 특정 특성은 정보를 저장하는 데 있어서의 유용성에 영향을 미칠 수 있다.

예를 들어, 액세스 전압의 일부를 타겟 제 1 라인에 인가하고 액세스 전압의 다른 부분을 타겟 제 2 라인에 인가하면, 이들 타겟 라인을 따라 내려오는 다른 메모리 소자는 전압 강하를 볼 수도 있지만, 전압 강하는 타겟 메모리 소자 양단의 전압 강하보다 작을 것이다. 이들 부분적으로 선택된 메모리 소자들 양단의 전압 강하는 크로스바 어레이에서 전류 경로를 생성한다. 이들 추가 전류 경로는 누설 전류(sneak current)로 지칭되며 의도된 타겟 출력 전류에 대한 노이즈이므로 바람직하지 않다. 큰 누설 전류는 구동 트랜지스터의 전류를 포화시키고 전력 소비를 증가시키는 것과 같은 다수의 문제를 야기할 수 있다. 또한, 큰 누설 전류는 부정확하거나 비효율적인 메모리 판독 및 기록 동작을 야기할 수 있는 대량의 노이즈를 발생시킬 수 있다.

일부 예에서, 선택기는 메모리 소자의 앞에 직렬로 배치될 수 있다. 선택기는 임계 전압을 가질 수 있다. 임계 전압보다 작은 인가된 전압은 대응하는 메모리 소자를 통과하지 못하므로 누설 전류의 일부가 감소될 수 있다. 그러나, 인가된 전압이 선택기의 임계 전압보다 작은 경우라도, 소량의 전류가 여전히 선택기 및 메모리 소자를 통해 흐를 수 있다.

본 명세서에 설명된 시스템 및 방법은 이들 및 다른 문제들을 경감시킬 수 있다. 특히, 본 시스템 및 방법은 메모리 소자의 저항 상태를 확인하는데 사용되는 출력 전류를 측정하는 것을 기술한다. 먼저, 크로스바 어레이를 통과하는 누설 전류를 측정하는 동작이 실행된다. 이 동작은 크로스바 어레이에서 실행되는 액세스 동작과 독립적으로 실행될 수 있다. 누설 전류는 컬럼 세분화(a column granularity)를 사용하여 저장될 수 있다. 즉, 누설 전류는 크로스바 어레이의 컬럼 라인들 중 하나를 따라 수집되어 저장될 수 있다. 이어서, 액세스(즉, 판독 또는 기록) 요청이 컬럼 내의 메모리 소자에 대해 수신되면, 그 컬럼에 대한 누설 전류가 액세스 전류로부터 감산된다. 액세스 전류로부터 누설 전류를 감산함으로써, 타겟 메모리 소자를 통과하는 실제 전류가 획득되고, 메모리 소자 저항의 보다 효율적이고 정확한 측정이 확인된다. 또한, 본 명세서에 설명된 시스템 및 방법은 누설 전류 측정을 액세스 전류 측정과 분리한다. 그러한 분리는 액세스 명령이 수신된 후에는, 누설 전류 및 액세스 전류를 모두 측정하지 않고 - 누설 전류는 이전에 측정됨 - 액세스 전류만 측정하므로 액세스 대기 시간이 개선될 수 있다. 이어서 이전에 측정된 누설 전류는 액세스 전류로부터 호출되고 감산되어 소자 전류가 측정된다.

본 발명은 크로스바 어레이의 메모리 소자의 전류를 측정하는 방법을 기술한다. 이 방법에서, 다수의 프리-액세스 동작(pre-access operations)이 개시된다. 각각의 프리-액세스 동작에 대해, 이전에 저장된 누설 전류가 폐기되고, 크로스바 어레이에 대한 새로운 누설 전류가 측정되고, 새로운 누설 전류가 저장된다. 이어서, 액세스 명령을 수신하는 것에 응답하여, 크로스바 어레이의 타겟 메모리 소자에 걸쳐 액세스 전압이 인가된다. 액세스 전류 및 저장된 누설 전류에 기초하여 타겟 메모리 소자에 대한 소자 전류가 측정된다.

본 발명은 크로스바 어레이의 메모리 소자의 전류를 측정하는 시스템을 기술한다. 시스템은 메모리 소자의 크로스바 어레이를 포함한다. 크로스바 어레이는 다수의 제 1 라인 및 제 1 라인과 교차하는 다수의 제 2 라인을 포함한다. 메모리 소자는 제 1 라인 및 제 2 라인의 각각의 교차점에 위치한다. 시스템은 또한 복수의 제 2 라인에 연결되어, 액세스 전류에서 누설 전류를 감산함으로써 메모리 소자에 대한 소자 전류를 측정하는 감지 회로를 포함한다. 시스템은 또한 크로스바 어레이에 통신 가능하게 연결된 메모리 제어기를 포함한다. 메모리 제어기는 액세스 동작을 개시한다. 시스템은 또한, 액세스 동작과 별개로 프리-액세스 동작을 개시하여 크로스바 어레이에 대한 누설 전류를 측정하는 프리-액세스 엔진을 포함한다.

본 발명은 메모리 제어기에 의해 실행 가능한 명령어로 인코딩된 비일시적인 머신 판독 가능 저장 매체를 기술한다. 비일시적인 머신 판독 가능 저장 매체는, 프리-액세스 동작 동안, 이전에 저장된 누설 전류를 폐기하고, 프리-액세스 동작 동안, 크로스바 어레이에 대한 새로운 누설 전류를 측정하고, 프리-액세스 동작 동안, 크로스바 어레이에 대한 새로운 누설 전류를 저장하라는 명령어를 포함한다. 비일시적인 머신 판독 가능 저장 매체는 또한 액세스 명령에 응답하여, 액세스 전류 및 저장된 누설 전류에 기초하여 타겟 메모리 소자에 대한 소자 전류를 측정하라는 명령어를 포함한다.

본 명세서에 설명된 구성요소 시스템 및 방법은 누설 전류의 영향을 받지 않으면서 소자 전류를 측정하게 할 수 있다. 또한, 액세스 명령과 별개로 누설 전류를 측정함으로써, 판독 또는 기록 동작 이전에 측정되는 누설 전류가 판독 또는 기록 동작 중에는 측정되지 않으므로 판독 및 기록 대기 시간이 개선된다. 따라서, 액세스 명령의 수신 이전에 배경 전류를 추론적으로 확인함으로써 데이터의 보다 효율적이고 정확한 액세스, 즉 보다 효율적이고 정확한 판독 및 기록이 달성될 수 있다. 또한, 누설 전류가 액세스 명령과는 별개로 측정되므로, 메모리 제어기는 판독 동작 및 기록 동작의 충돌을 피하기 위해 누설 전류를 언제 계산할지를 유연하게 결정할 수 있다.

본 명세서 및 첨부된 청구범위에서 사용되는 바와 같이, "멤리스터"라는 용어는 충분한 전기 바이어스 하에서 전기 저항을 변경하는 수동 2 단자 회로 소자를 지칭할 수 있다. 멤리스터는 판독 전압 또는 기록 전압일 수 있는 액세스 전압을 수신할 수 있다.

또한, 본 명세서 및 첨부된 청구범위에서 사용되는 바와 같이, 용어 "타겟"은 기록되거나 판독될 메모리 소자를 지칭할 수 있다. 타겟 제 1 라인 및 타겟 제 2 라인은 타겟 메모리 소자에 대응하는 제 1 라인 및 제 2 라인일 수 있다. 타겟 메모리 소자는 개방 선택기와는 대조적인 폐쇄 선택기를 갖는 메모리 소자를 지칭할 수 있다.

또한, 본 명세서 및 청구범위에서 사용되는 바와 같이, "부분적으로 선택된 메모리 소자"라는 용어는 타겟 제 1 라인 또는 타겟 제 2 라인을 따라 내려오는 타겟 메모리 소자가 아닌 메모리 소자를 지칭할 수 있다. 부분적으로 선택된 메모리 소자는 타겟 메모리 소자의 전압 강하보다 작은 전압 강하를 가질 수 있다. 부분적으로 선택된 멤리스터는 타겟 제 1 라인을 통과하는 액세스 전압의 제 1 부분 또는 타겟 제 2 라인을 통과하는 액세스 전압의 제 2 부분을 수신할 수 있다. 타겟 제 1 라인 또는 타겟 제 2 라인 중 어느 하나를 따라 내려오지 않는 메모리 소자는 선택되지 않은 메모리 소자이다.

또한, 본 명세서 및 첨부된 청구범위에서 사용되는 바와 같이, 용어 "액세스 전압"은 메모리 소자에 걸쳐 인가되는 전압을 지칭할 수 있다. 액세스 전압은 메모리 소자의 스위칭 전압보다 큰 기록 전압이거나 또는 메모리 소자의 스위칭 전압보다 작은 판독 전압일 수 있다. 그에 비해, 비 액세스 전압은 판독 전압 또는 기록 전압보다 크지 않은 전압을 지칭할 수 있다. 액세스 전압은 선택기에 대한 임계 전압보다 클 수 있으며, 임계 전압은 선택기를 개방하기에 충분한 전압이고, 비 액세스 전압은 선택기에 대한 임계 전압보다 낮을 수 있다.

또한, 본 명세서 및 첨부된 청구범위에서 사용되는 바와 같이, 용어 "제 1 라인" 및 "제 2 라인"은 그리드로 형성되고 어레이 내의 메모리 소자에 전압을 인가하는 와이어와 같은 별개의 도전성 라인을 지칭할 수 있다. 메모리 소자는 제 1 라인과 제 2 라인의 교차점에서 찾을 수 있다. 일부 예에서, 제 1 라인 및 제 2 라인은 로우 라인 및 컬럼 라인을 나타낼 수 있다.

또한, 본 명세서 및 첨부된 청구범위에서 사용되는 바와 같이, 용어 "다수의" 또는 유사어는 1 내지 무한대를 포함하는 임의의 양수를 포함할 수 있고, 제로는 숫자가 아니라 숫자의 부재이다.

이하의 설명에서, 설명을 위해, 본 시스템 및 방법의 완전한 이해를 제공하도록 다수의 특정 세부 사항이 설명된다. 그러나, 본 장치, 시스템 및 방법이 이들 특정 세부 사항 없이 실시될 수 있음은 당업자에게 명백할 것이다. 명세서에서 "예" 또는 유사어의 언급은 설명된 특정 특징, 구조 또는 특성이 적어도 하나의 예에 포함됨을 나타내지만, 반드시 다른 예에서도 그러한 것은 아니다.

도 1은 본 명세서에 설명된 원리의 일례에 따라, 크로스바 어레이(110) 내의 메모리 소자의 전류를 측정하는 시스템(100)의 도면이다. 시스템(100)은 전자 디바이스에서 구현될 수 있다. 전자 디바이스의 예는 다른 전자 디바이스 중에서도 서버, 데스크톱 컴퓨터, 랩톱 컴퓨터, PDA, 모바일 디바이스, 스마트폰, 게임 시스템 및 태블릿을 포함한다. 시스템(100)은 독립형 하드웨어, 모바일 애플리케이션을 포함하는 임의의 데이터 처리 시나리오에서, 컴퓨팅 네트워크를 통해, 또는 이들의 조합으로 이용될 수 있다. 또한, 시스템(100)은 컴퓨팅 네트워크, 공공 클라우드 네트워크, 사설 클라우드 네트워크, 하이브리드 클라우드 네트워크, 다른 형태의 네트워크, 또는 이들의 조합에서 사용될 수 있다.

시스템(100)은 크로스바 어레이(110)를 포함하는 메모리(108)를 포함할 수 있다. 크로스바 어레이(110)는 더 큰 메모리 어레이(108)의 일부일 수 있다. 예를 들어, 메모리 어레이(108)는 뱅크로 분할될 수 있으며, 뱅크는 서브 뱅크로 분할될 수 있으며, 서브 뱅크는 서브 어레이로 분할될 수 있으며, 서브 어레이는 매트(mats)로 분할될 수 있다. 일례에서, 크로스바 어레이(110)는 서브 어레이일 수 있고 대응하는 메모리 제어기(102)를 가질 수 있다. 메모리(108)의 크로스바 어레이(110)에 관한 보다 상세한 설명은 도 2와 관련하여 제공된다.

시스템(100)은 또한 타겟 메모리 소자를 통과하는 전류를 측정하기 위한 메모리 제어기(102)를 포함할 수 있다. 메모리 제어기(102)는 설명된 특징 및 기능뿐만 아니라 다른 것들을 제공하기 위한 명령어를 실행한다. 메모리 제어기(102)는 명령어를 저장하는 메모리 리소스에 결합되거나 이를 포함할 수 있다. 메모리 제어기(102)는 다른 기능에 추가하여, 메모리 장치를 동작시키거나 제어하는 전기 디바이스 또는 구성요소일 수 있다. 메모리 제어기(102)는 회로, 프로세서 또는 다른 전기 구성요소 중 적어도 하나를 포함할 수 있다. 메모리 제어기(102)는 여기에 설명된 시스템 및 방법의 구현에 사용되는 다수의 엔진을 더 포함한다. 엔진은 지정된 기능을 수행하기 위한 프로그램 명령어 및 회로와 같은 하드웨어 조합을 나타낸다.

메모리 제어기(102)는 액세스 동작 엔진(104)을 포함할 수 있다. 액세스 동작 엔진(104)은 액세스 동작을 수행하도록 메모리(108)에 지시하는 명령을 생성할 수 있다. 그러한 명령에 응답하여, 메모리(108)의 회로는 크로스바 어레이(110) 내의 메모리 소자의 대응하는 논리값 및 저항 레벨을 확인하기 위해 크로스바 어레이(110)에 판독 전압 및 기록 전압과 같은 액세스 전압을 인가할 수 있다.

시스템(100)은 또한 크로스바 어레이(110)에 대한 누설 전류를 측정하기 위해 프리-액세스 동작을 개시하는 프리-액세스 엔진(106)을 포함한다. 프리-액세스 동작은 액세스 동작과는 별개로 또는 시간상 독립적으로 실행될 수 있다. 전술한 바와 같이, 일부 예에서, 액세스 명령이 수신되기 전에 누설 전류가 측정되므로 액세스 전류가 측정되는 액세스 동작으로부터 누설 전류가 측정되는 프리-액세스 동작을 분리한다. 이렇게 하는 것은 액세스 대기 시간을 개선시켜 액세스 명령이 수신되기 전에 프리-액세스 명령을 내릴 수 있고 프리-액세스 동작이 실행될 수 있다. 따라서, 프리-액세스 엔진(106)은 누설 전류가 계산되는 기간을 결정할 수 있다.

일부 예에서, 프리-액세스 엔진(106)은 회로로 구현될 수 있다. 예를 들어, 도 3b에 도시된 바와 같이, 프리-액세스 엔진(106)은 메모리 어레이(108)의 서브 어레이에 포함된 회로의 일부일 수 있다. 메모리(108)의 일부로서의 프리-액세스 엔진(106)에 관한 보다 상세한 설명은 도 3b와 관련하여 아래에 제공된다.

일부 예에서, 프리-액세스 엔진(106)은 메모리 제어기(102)에 의해 실행되는 명령일 수 있다. 예를 들어, 도 3a에 도시된 바와 같이, 메모리 제어기(102)는 프리-액세스 동작을 수행하기 위한 명령을 실행할 수 있다. 메모리 제어기(102)의 부분으로서의 프리-액세스 엔진(106)에 관한 보다 상세한 설명은 도 3a와 관련하여 아래에 제공된다.

도 2는 본 명세서에서 설명된 원리의 일례에 따른 크로스바 어레이(110)의 도면이다. 전술한 바와 같이, 크로스바 어레이(110)는 제 1 라인(214-1, 214-2) 및 제 2 라인(216-1, 216-2)을 포함할 수 있다. 각각의 제 1 라인(214-1, 214-2) 및 제 2 라인(216-1, 216-2)의 교차점은 멤리스터와 같은 메모리 소자(212)를 정의할 수 있다; 멤리스터는 비휘발성 메모리 소자이다. 멤리스터는 다수의 데이터 비트를 나타내는데 사용될 수 있다. 예를 들어, 저 저항 상태의 멤리스터는 "1"의 로직 값을 나타낼 수 있다. 고 저항 상태의 동일한 멤리스터는 "0"의 로직 값을 나타낼 수 있다. 각각의 로직 값은 멤리스터의 저항 상태와 연관되고 멤리스터의 저항 상태를 변경함으로써 멤리스터에 데이터가 저장될 수 있다. 이것은 타겟 멤리스터에 대응하는 타겟 라인에 전압을 전달함으로써 타겟 멤리스터에 전압을 인가하는 것에 의해 수행될 수 있다.

멤리스터는 멤리스터의 저항률을 증가 또는 감소시키기 위해 스위칭 층 내에서 도펀트를 이동시킴으로써 저항을 변경할 수 있는 특정 유형의 메모리 소자(212)이다. 충분한 전압이 멤리스터를 통과할 때, 도펀트는 멤리스터의 스위칭 층 내에서 이동하도록 활성화되며 이에 의해 멤리스터의 저항이 변경된다.

멤리스터는 공급 전압이 없는 경우에도 멤리스터가 저항률을 유지하고 로직 값을 나타내기 때문에 비휘발성이다. 이런 방식으로, 멤리스터는 그들이 가지고 있던 마지막 저항을 "기억"한다는 점에서 "메모리 저항"이다. 멤리스턴스는 멤리스터로 지칭되는 전자 구성요소의 속성이다. 전하가 회로를 통해 한 방향으로 흐르면, 회로의 그 구성요소의 저항이 증가할 것이다. 전하가 회로에서 반대 방향으로 흐르면, 저항이 감소할 것이다. 인가된 전압을 턴오프함으로써 전하의 흐름이 중단되면, 구성요소는 가지고 있던 마지막 저항을 "기억"할 것이고, 전하의 흐름이 다시 시작되면 회로의 저항은 마지막으로 활성화되었을 때의 저항이 될 것이다. 멤리스터는 저항이 변경될 수 있는 저항 디바이스이다.

단순화를 위해, 몇몇의 메모리 소자(212) 만이 참조 번호로 식별되었지만, 크로스바 어레이(110)의 모든 메모리 소자(212)는 유사한 특성을 공유할 수 있다. 이러한 특성 중 하나는 메모리 소자(212)가 상태를 스위칭하게 하는 메모리 소자(212) 양단의 전압 강하로서 정의되는 스위칭 전압 V이다.

도 2의 채워지지 않은 점선 원으로 표시된 타겟 메모리 소자(212-1)를 선택하기 위해, 전압 전위가 타겟 메모리 소자(212-1)에 대응하는 타겟 제 1 라인(214-1) 및 타겟 제 2 라인(216-1)을 통해 타겟 메모리 소자에 걸쳐 인가될 수 있다. 예를 들어, 타겟 제 2 라인(216-1)이 타겟 메모리 소자(212-1)에 제 2 전압 부분을 인가하는 동안 타겟 제 1 라인(214-1)은 타겟 메모리 소자(212-1)에 제 1 전압 부분을 공급할 수 있다. 제 1 전압 부분과 제 2 전압 부분 간의 차이는 타겟 메모리 소자(212-1) 양단에 전압 전위를 발생시킨다. 인가된 전압은 타겟 메모리 소자(212-1)의 스위칭 전압보다 작은 전압, 즉 판독 전압; 또는 타겟 메모리 소자(212-1)의 스위칭 전압보다 큰 전압, 즉 기록 전압일 수 있다. 일부 예에서, 타겟 제 1 라인(214-1)에 의해 공급된 전압은 총 전압 값일 수 있고 타겟 제 2 라인(216-1)은 접지될 수 있다.

도 2에 도시된 바와 같이, 타겟 메모리 소자(212-1)가 아닌 다수의 다른 메모리 소자는 타겟 제 1 라인(214-1) 또는 타겟 제 2 라인(216-1) 중 하나를 따라 내려올 수 있다. 도 2에서는 이러한 부분적으로 선택된 메모리 소자(212-2)가 빗금 표시된 원으로 표시된다. 단순화를 위해, 부분적으로 선택된 메모리 소자(212-2)의 일례가 참조 번호로 표시된다. 타겟 제 1 라인(214-1) 또는 타겟 제 2 라인(216-1)을 따라 내려오지 않는 메모리 소자(212-3)는 선택되지 않은 메모리 소자(212-3)라 하며 채워지지 않은 원으로 표시된다. 달리 말하면, 비 타겟 제 1 라인(214-2)과 비 타겟 제 2 라인(216-2)의 교차점에서 선택되지 않은 메모리 소자(212-3)가 정의될 수 있다. 단순화를 위해, 선택되지 않은 메모리 소자(212-3)의 일례는 참조 번호로 표시된다.

도 3a는 본 명세서에 설명된 원리의 일례에 따라, 메모리 제어기(102)의 일부로서의 프리-액세스 엔진(106)을 이용하여 메모리 어레이(108)의 전류를 측정하는 시스템(100)의 도면이다. 상술한 바와 같이, 메모리(108)는 크로스바 어레이(110)를 포함할 수 있다. 크로스바 어레이(110)는 다수의 제 1 라인(214), 다수의 제 2 라인(216), 다수의 메모리 소자(212) 및 다수의 선택기(318)를 포함할 수 있다.

선택기(318)는 전류를 메모리 소자(212)를 통해 흐르게 하거나 전류를 메모리 소자(212)를 통해 흐르지 못하게 하는 소자이다. 예를 들어, 선택기(318)는 임계 전압(Vth)을 가질 수 있다. 제 1 라인(214)을 따라 인가된 전압이 임계 전압보다 낮으면, 선택기(318)는 개방되어 대응하는 메모리 소자(212)에 전류가 흐르지 않게 된다. 이와 비교되어, 제 1 라인(214)을 따라 인가된 전압이 적어도 임계 전압만큼이면, 선택기(318)는 폐쇄되어 대응하는 메모리 소자(212)에 전류가 흐르는 것이 가능하게 된다. 이러한 방식으로, 선택기(318)는 선택되지 않은 메모리 소자(212)를 통해 전류가 흐르지 못하게 함으로써 크로스바 어레이(110)를 통해 흐르는 누설 전류를 감소시킨다. 선택기(318)가 있음에도 불구하고, 서브 임계 전류는 각 메모리 소자(212)를 통해 흐를 수 있다.

메모리(108)는 크로스바 어레이(110)에 통신 가능하게 연결된 감지 회로(309)를 포함할 수 있다. 보다 구체적으로, 감지 회로(309)는 다수의 제 2 라인(216)에 연결되어 메모리 소자(212)에 대한 소자 전류를 측정할 수 있다. 예를 들어, 전압이 특정 메모리 소자(212)에 인가됨에 따라, 전류가 생성될 수 있다. 이 전류는 특정 메모리 소자(212)에 대응하는 제 2 라인(216)을 따라 수집될 수 있다. 따라서, 감지 회로(309)는 예를 들어 크로스바 어레이(110)의 모든 제 1 라인(214)을 따라 크로스바 어레이(110)에 인가되는 프리-액세스 전압에 기초하여 각 제 2 라인(216)에 대한 누설 전류를 수집하고 저장할 수 있다.

그 다음, 액세스 명령에 응답하여, 액세스 전압이 타겟 메모리 소자(도 2, 212-1)에 인가될 수 있다. 이 예에서, 감지 회로(309)는 타겟 메모리 소자(도 2, 212-1)로의 액세스 전압의 인가와 비 타겟 메모리 소자(도 2, 212-2, 212-3)에 걸린 전압 전위를 반영하는 액세스 전류를 수집할 수 있다. 이어서, 감지 회로(309)는 타겟 제 2 라인(도 2, 216-1)에 대한 누설 전류를 샘플/홀드 회로(a sample and hold circuit)로부터 호출하고 액세스 전류로부터 누설 전류를 감산하여 타겟 메모리 소자(도 2, 212-1)에 대한 소자 전류를 측정할 수 있다. 이 소자 전류는 타겟 메모리 소자(도 2, 212-1)와 관련된 저항 상태 및 해당 로직 값을 확인하는데 사용될 수 있다.

샘플/홀드 회로는 수집된 누설 전류를 나타내는 전류를 저장하는 커패시터를 포함할 수 있다. 일부 예에서, 스위치는 제 2 라인 선택기와 샘플/홀드 회로 사이의 라인을 따라 배치되어, 하나의 모드에서는 샘플/홀드 회로가 누설 전류를 저장하도록 크로스바 어레이(110)에 접속되고 또 다른 모드에서는 예를 들어 액세스 전류가 통과될 때 샘플/홀드 회로는 크로스바 어레이(110)에 접속되지 않는다. 누설 전류가 크로스바 어레이(110)에 연결되지 않은 경우, 샘플/홀드 회로는 감산 회로에 연결될 수 있다. 일부 예에서, 샘플/홀드 회로는 설정된 시간 동안 저장된 누설 전류를 유지할 수 있다. 설정된 시간이 만료되면 타겟 제 2 라인(도 2, 216-1)에 대한 누설 전류가 다시 계산된다. 즉, 샘플/홀드 회로가 더 이상 누설 전류를 유지하지 못하기 전에 설정 시간 내에 발생하는 판독 동작 또는 기록 동작과 같은 액세스 동작을 위해 누설 전류가 호출되어 사용될 수 있다.

감지 회로(309)는 또한 측정된 액세스 전류로부터 저장된 누설 전류를 감산하는 감산 회로를 포함할 수 있다. 따라서, 감산 회로는 스위치를 통해 액세스 전류의 소스인 제 2 라인 선택기와 누설 전류의 소스인 샘플/홀드 회로에 선택적으로 연결된다. 감산 회로는 하나의 전류, 즉 샘플/홀드 회로로부터의 누설 전류를 크로스바 어레이(110)로부터의 액세스 전류에서 감산하기 위해 다수의 스위치 및 트랜지스터를 포함할 수 있다.

감지 회로(309)는 타겟 메모리 소자(도 2, 212-1)의 저항 레벨을 측정하기 위한 다른 구성요소를 포함할 수 있다. 예를 들어, 감지 회로(309)는 타겟 메모리 소자(도 2, 212-1)의 저항값을 측정하기 위해 소자 전류를 기준 전류와 비교하는 검출 회로(미도시)를 포함할 수 있다.

감지 회로(309)와, 보다 구체적으로 스위치는 프로세서가 언제 스위치를 열고 닫아야 하는지를 지시하는 실행 가능 명령어를 메모리 리소스로부터 수신하는 메모리 제어기(102)에 의해 제어될 수 있다. 스위치는 감지 회로(309)로 하여금 하나의 모드에서는 누설 전류를 수집하고 저장하고, 다른 모드에서는 액세스 전류를 수집하고 액세스 전류로부터 이전에 측정된 누설 전류를 감산하도록 허용한다.

도 3a에 도시된 예에서, 시스템(100)으로 돌아가서, 프리-액세스 엔진(106)은 메모리 제어기(102)의 일부이다. 이 예에서, 프리-액세스 엔진(106)은 과거 요청, 미래 요청 또는 이들의 조합에 관한 정보에 기초하여 프리-액세스 명령을 내려야 한다고 결정할 수 있다. 다시 말해, 메모리 제어기(102)의 일부인 프리-액세스 엔진(106)은 판독 및 기록 큐를 포함하는 크로스바 어레이(110)에 관한 정보에 액세스할 수 있고, 이 정보를 사용하여 언제 프리-액세스 명령을 내릴지를 결정한다. 또한, 메모리 제어기(102)의 일부로서의 프리-액세스 엔진(106)은 크로스바 어레이(110)에 변경이 발생한 후에 프리-액세스 명령을 내릴 수 있다. 예를 들어, 크로스바 어레이(110)에서의 온도 변화 및 상이한 동작 조건은 누설 전류 또는 전압에 대한 응답에 영향을 줄 수 있다. 따라서, 이러한 변경 후에, 메모리 제어기(102)는 새로운 누설 전류 값이 측정되어야 한다고 결정할 수 있다. 따라서, 메모리 제어기(102)는 이러한 요청을 메모리(108)에 전송할 수 있다. 유사하게, 메모리(108) 특성이 시간에 따라 변할 수 있기 때문에, 메모리 제어기(102)의 일부인 프리-액세스 엔진(106)은 설정된 시간 구간이 경과한 후에 프리-액세스 명령을 내릴 수 있다. 유사하게, 누설 전류를 저장하는 커패시터가 시간에 따라 그 값을 누설할 수 있기 때문에, 메모리 제어기(102)는 설정 시간 구간이 경과 한 후에 프리-액세스 명령을 내릴 수 있다. 일부 예에서, 저장된 누설 전류가 결정된 횟수만큼 액세스된 후에, 예를 들어 소자 전류를 측정한 후에 프리-액세스 명령을 내릴 수 있다.

도 3b는 본 명세서에 설명된 원리의 일례에 따라, 메모리(108)의 일부로서의 프리-액세스 엔진(106)을 이용하여 메모리 어레이(108)의 전류를 측정하는 시스템(100)의 도면이다. 이 예에서, 프리-액세스 엔진(106)은 다수의 휴리스틱스(heuristics)에 기초하여 프리-액세스 동작을 개시할 수 있다. 이러한 휴리스틱스의 예는 크로스바 어레이(110)에 대한 다수의 액세스가 실행되었거나 크로스바 어레이(110)에 대한 기록 동작이 실행되었다고 판정하는 것을 포함하며, 여기서 기록 동작은 크로스바 어레이(110)의 누설 전류 특성을 변화시킨다. 이 예에서, 회로로서의 프리-액세스 엔진(106)이 프리-액세스 동작이 실행되어야 한다고 결정하면, 프리-액세스 엔진(106)은 전압 소스를 트리거하여 누설 전류가 측정되게 하는 프리-액세스 전압을 인가할 수 있다.

도 4는 여기에 설명된 원리의 일례에 따라 크로스바 어레이(도 1, 110)의 메모리 소자(도 2, 212)의 전류를 측정하는 방법(400)의 흐름도이다. 방법(400)은 다수의 프리-액세스 동작을 개시하는 단계(블록 401)를 포함한다. 크로스바 어레이(도 1, 110)에 걸친 누설 전류를 측정하도록 프리-액세스 동작에 의해 프리-액세스 전압이 다수의 제 1 라인(도 2, 214) 및 제 2 라인(도 2, 216)에 인가된다. 일부 예에서, 프리-액세스 동작은 도 3b에 도시된 회로로서 구현되거나 도 3a에 도시된 바와 같이 메모리 제어기(도 1, 102)의 구성요소로서 구현될 수 있는 프리-액세스 엔진(도 1, 106)에 의해 개시될 수 있다(블록 401). 회로로서 구현되는 경우, 가령 크로스바 어레이(도 1, 110) 또는 크로스바 어레이(도 1, 110)의 특정 제 2 라인(도 2, 216)에 대해 설정된 수의 액세스가 실행된 후에 프리-액세스 엔진(도 1, 106)은 휴리스틱스에 기초하여 프리-액세스 동작을 개시할 수 있다(블록 401).

일부 예에서, 메모리 제어기(도 1, 102)로부터 프리-액세스 명령을 수신함으로써 프리-액세스 동작이 개시될 수 있다(블록 401). 메모리 제어기(도 1, 102)의 일부로서의 프리-액세스 엔진(도 1, 106)은, 예를 들어, 판독 큐, 기록 큐, 판독 이력, 기록 이력, 크로스바 어레이(도 1, 110)의 특성(예컨대, 온도)에 대한 변경 및 크로스바 어레이(도 1, 110)의 다른 특성 중 적어도 하나에 관한 정보를 사용하여 프리-액세스 명령을 내릴 수 있다. 일부 예에서, 각각의 프리-액세스 동작은 예측일 수 있으며 소자 전류를 측정할 때 사용되지 않을 수 있다. 예를 들어, 저장된 누설 전류는 (예를 들어, 소자 전류를 계산하기 위해) 또는 설정된 횟수만큼 액세스한 후에 또는 설정된 시간 구간 후에 만료될 수 있으며, 크로스바 어레이(도 1, 110)에 대한 변경 후에도 유효하지 않을 수 있다. 이 예에서, 설정된 시간 구간이 만료되면, 측정된 누설 전류가 소자 전류를 측정하는 데 사용되기 전에 새로운 프리-액세스 동작이 개시될 수 있다(블록 401). 다시 말해서, 액세스 명령이 수신되기 전에 다수의 프리-액세스 동작이 개시될 수 있다(블록 401). 액세스 요청이 수신된 후에는 누설 전류가 아닌 액세스 전류만이 측정되므로, 프리-액세스 동작을 수신된 액세스 명령으로부터 분리하는 것은 액세스 대기 시간을 개선시키는 것뿐만 아니라 메모리 제어기(도 1, 102)가 프리-액세스 동작을 스케줄링하는 데 더 많은 유연성을 제공할 수 있다.

프리-액세스 동작을 개시(블록 401)하는 것은 크로스바 어레이(도 1, 110)가 유휴 상태라는 판정에 기초할 수 있다. 본 명세서 및 첨부된 청구 범위에서 사용되는 바와 같이, 유휴 상태인 크로스바 어레이(도 1, 110)는 판독 동작 또는 기록 동작과 같은 액세스 동작을 적극적으로 하려고 하지 않으며, 미리 결정된 시간 구간동안 액세스 동작을 하기 쉽다. 크로스바 어레이(도 1, 110)가 유휴 상태라는 것을 판정하는 것은 크로스바 어레이(도 1, 110)가 특정 시간 구간 동안 유휴 상태였다고 판정하는 것 또는 크로스바 어레이(도 1, 110)가 시간 구간 동안 유휴 상태를 유지할 것 같다고 판정하는 것을 포함할 수 있다. 예를 들어, 메모리 제어기(도 1, 102)는 과거의 판독 요청, 과거의 기록 요청, 판독 큐에서의 요청 및 기록 큐에서의 요청 중 적어도 하나를 분석함으로써 크로스바 어레이(도 1, 110)가 유휴 상태라고 판정할 수 있다. 메모리 제어기(도 1, 102)는 예측된 정보를 분석하여 크로스바 어레이(도 1, 110)가 얼마 동안 유휴 상태가 될 것 같은지를 판정할 수도 있다.

크로스바 어레이(도 1, 110)가 유휴 상태인 시간 구간을 판정하는 것은 "오프 피크" 시간 동안의 누설 전류의 측정을 허용하는데, 그러한 "오프 피크" 시간은 판독 동작 또는 기록 동작이 실행되고 있지 않은 시간 구간을 말한다. 누설 전류를 계산하는 것은 계산 비용이 많이 들고 시간이 오래 걸릴 수 있다. 따라서, 오프 피크 시간에 누설 전류를 계산하는 것은, 처리 전력이 더 높은 레벨로 소모되는 시간 및 판독 동작 또는 기록 동작과 같은 빠른 응답이 요구되는 시간 동안 실행되는 동작들을 감소시킬 수 있어 결국 판독 및 기록 동작의 효율성을 향상시킬 수 있다. 다시 말해, 크로스바 어레이(도 1, 110)가 유휴 상태인 시간 구간을 판정하고 그 시간 구간에서의 누설 전류를 측정하는 것은 액세스 대기 시간을 감소시키고 크로스바 어레이(도 1, 110)의 액세스 에너지를 감소시킬 수 있다. 더욱이, 누설 전류의 계산뿐만 아니라 이러한 시간 구간의 판정은 시스템(도 1, 100)이 상이한 동작들을 스케줄링하는데 더 많은 유연성을 제공할 수 있다.

각 프리-액세스 동작은 다수의 동작을 포함할 수 있다. 예를 들어, 각각의 프리-액세스 동작은 이전에 저장된 누설 전류를 폐기하는 것(블록 402)과, 크로스바 어레이(도 1, 110)에 대한 새로운 누설 전류를 측정하는 것(블록 403)과, 누설전류를 저장하는 것(블록 404)을 포함할 수 있다.

방법(400)은 이전에 저장된 누설 전류를 폐기하는 단계(블록 402)를 포함할 수 있다. 예를 들어, 전술한 바와 같이, 프리-액세스 동작의 개시(블록 401)는 예측일 수 있고 특정 액세스 요청과 관련되지 않을 수 있다. 따라서, 새로운 프리-액세스 동작 개시(블록 401)를 트리거하는 이벤트가 발생할 수 있다. 새로운 프리-액세스 동작이 개시될 때(블록 401) 이전에 저장된 누설 전류는 폐기되며(블록 402), 새로운 누설 전류가 측정되고(블록 403) 저장되어(블록 404) 누설 전류의 가장 최근의 정확한 측정이 소자 전류를 측정하는 데 사용될 것이다.

새로운 누설 전류를 측정하는 단계(블록 403)는 크로스바 어레이(도 1, 110)의 다수의 제 1 라인(도 2, 214) 및 다수의 제 2 라인(도 2, 216)에 프리-액세스 전압을 인가하는 것과 결과 전류를 수집하는 것을 포함할 수 있다. 예를 들어, 액세스 전압의 절반 이하의 프리-액세스 전압(즉, 판독 전압의 절반 또는 기록 전압의 절반)이 제 1 라인(도 2, 214) 및 비 타겟 제 2 라인(도 2, 216-2)에 인가된다; 타겟 제 2 라인(도 2, 216-1)은 접지된다. 다른 예에서, 프리-액세스 동작 동안, 제 1 라인(도 2, 214) 및 비 타겟 제 2 라인(도 2, 216-2)은 플로팅될 수 있다.

도 4로 돌아가면, 제 1 라인(도 2, 214) 및 비 타겟 제 2 라인(도 2, 216-2)에 액세스 전압의 절반의 비 액세스 전압, 예를 들어 V/2를 통과시키고, 타겟 제 2 라인(도 2, 216-1)에 제로 전위를 인가함으로써, 부분적으로 선택된 메모리 소자들(도 2, 212-2)에 걸친 전압 강하가 V2의 최대값을 갖게 된다. 선택기(도 3, 318)는 V/2보다 큰 임계 전압을 가질 수 있기 때문에, V/2 미만으로 인가된 비 액세스 전압은 선택기를 통해 그리고 해당 메모리 소자(도 2, 212)를 통해 전류가 흐르도록 허용하기에 충분하지 않을 수 있다. 그러나, 그렇게 하더라도 리크 전류가 여전히 크로스바 어레이(도 1, 110)를 통해 흐를 수 있다. 프리-액세스 전압의 인가로 인해 수집된 크로스바 어레이(도 1, 110)의 전류를 누설 전류(a sneak current)라고 지칭할 수 있다. 프리-액세스 동작이 액세스 명령 이전에 개시(블록 401)되기 때문에, 메모리 소자(도 2, 212)의 전류를 판독하라는 요청을 수신하기 전에도 누설 전류가 측정될 수 있다(블록 403).

방법(400)은 크로스바 어레이(도 1, 110)의 타겟 제 2 라인(도 2, 216-1)에 대한 새로운 누설 전류를 저장하는 단계(블록 404)를 포함한다. 전술한 바와 같이, 전류는 크로스바 어레이(도 1, 110)의 제 2 라인(도 2, 216)(예를 들어, 컬럼 라인)을 따라 수집될 수 있다. 획득된 전류는 제 1 라인(도 2, 214)을 따라 인가된 프리-액세스 전압과 다양한 메모리 소자의 저항을 반영할 수 있다. 예를 들어, 누설 전류는 제 1 라인(도 2, 214)에 인가된 프리-액세스 전압뿐만 아니라 프리-액세스 전압을 보고 제 2 라인(도 2, 216)을 따라 감지 회로(도 3, 309)까지 나아가는 메모리 소자들(도 2, 212)의 저항들을 반영할 수 있다. 일부 예에서, 시스템(도 1, 100)은 다수의 제 2 라인(도 2, 216)에 대응하는 다수의 누설 전류를 저장하기 위해 감지 회로(도 3, 309) 내에 샘플/홀드 회로(a sample and hold circuit)를 포함할 수 있다. 예를 들어, 메모리 서브 어레이는 서브 어레이 내의 모든 제 2 라인(도 2, 216)에 대한 누설 전류를 저장하기 위한 단일 샘플/홀드 회로를 포함할 수 있다. 다른 예에서, 시스템(도 1, 100)은 다수의 제 2 라인(도 2, 216)에 대응하는 다수의 누설 전류를 저장하기 위한 다수의 샘플/홀드 회로들을 포함할 수 있다. 예를 들어, 메모리 서브 어레이는 다수의(제 2 라인들(도 2, 216)의 개수 이하의) 샘플/홀드 회로들을 포함할 수 있다.

방법(400)은 수신된 액세스 명령에 응답하여, 크로스바 어레이(도 1, 110)의 타겟 메모리 소자(도 2, 212-1)에 걸쳐 액세스 전압을 인가하는 단계(블록 405)를 포함한다. 이는 타겟 메모리 소자(도 2, 212-1) 양단에 액세스 전압을 인가함으로써 수행될 수 있다(블록 405). 따라서, 이 예에서, 적어도 액세스 전압과 동일한 타겟 메모리 소자(도 2, 212-1) 양단의 전압 전위를 달성하기 위해 액세스 전압의 일부가 타겟 제 1 라인(도 2, 214-1) 및 타겟 제 2 라인(도 2, 216-1)에 인가될 수 있다(블록 405). 일 실시예에서, 액세스 전압 값 "V"가 타겟 제 1 라인(도 2, 214-1)에 인가될 수 있는 동안, 타겟 제 2 라인(도 2, 216-1)은 접지될 수 있다. 타겟 메모리 소자(도 2, 212-1) 양단의 전압 강하는 감지 회로(도 3, 309)에 의해 수집되는 전류를 생성한다. 액세스 전압에 기초하여 감지 회로(도 3, 309)에 의해 수집되는 전류는 액세스 전류로 지칭될 수 있다. 액세스 전류는 액세스 전압에 의해 달성되는 전압 강하보다 적은 약간의 전압 강하가 관찰되는 부분적으로 선택된 메모리 소자 및 선택되지 않은 메모리 소자(도 2, 212-2, 212-3)로부터 발생된 누설 전류뿐만 아니라 타겟 메모리 소자(도 2, 212-1)에 의해 관찰된 전류를 가리키는 소자 전류를 포함할 수 있다.

누설 전류로부터 소자 전류를 분리하기 위해, 방법(400)은 액세스 전류 및 저장된 누설 전류에 기초하여 타겟 메모리 소자(도 2, 212-1)에 대한 소자 전류를 측정하는 단계(블록 406)를 포함한다. 일부 예에서, 이는 액세스 전류로부터 저장된 누설 전류를 감산하는 것을 포함할 수 있다. 이러한 감산은 타겟 메모리 소자(도 2, 212-1)를 통해 흐르는 전류를 액세스 동작 동안 검출된 다른 전류, 즉 타겟 전류를 모호하게 만드는 전류로부터 분리할 수 있다.

후속하는 판독 또는 기록 동작으로부터 프리-액세스 동작을 분리하는 것과, 액세스 전류로부터 누설 전류를 감산함으로써 소자 전류를 측정하는 것의 방법(400)은 멤리스터와 같은 메모리 소자(도 2, 212)에 의해 표시된 저항 상태 및 로직 값을 확인하기 위해 사용되는 의도된 전류로부터 누설 전류의 모호한 영향을 제거할 수 있다. 이러한 방법(400)은 판독 및 기록 동작의 효율성을 증가시킬 수 있을뿐만 아니라 크로스바 어레이(도 1, 110)가 다른 방법으로 사용되지 않을 때 비용이 많이 드는 누설 전류 계산을 한 번에 수행하여 이러한 값들을 얻기 위한 응답 시간을 증가시킬 수 있다. 도 4는 특정 순서로 수행되는 동작을 도시하였지만, 방법(400) 동작들은 임의의 순서로 또는 동시에 수행될 수 있다.

도 5는 여기에 설명된 원리의 다른 예에 따라 크로스바 어레이(도 1, 110)의 메모리 소자(도 2, 212)의 전류를 측정하기 위한 방법(500)의 흐름도이다. 방법(500)은 크로스바 어레이(도 1, 110)의 다수의 제 1 라인(도 2, 214)과 다수의 제 2 라인(도 2, 216)을 통해 메모리 소자(도 2, 212)에 프리-액세스 전압을 인가하는 단계(블록 501)를 포함한다. 이것은 도 4와 관련하여 전술한 바와 같이 수행될 수 있다. 방법(500)은 이전에 저장된 누설 전류를 폐기하는 단계(블록 502)를 포함한다. 이것은 도 4와 관련하여 전술한 바와 같이 수행될 수 있다.

방법(500)은 크로스바 어레이(도 1, 110)의 타겟 제 2 라인(도 2, 216-1)에 대한 새로운 누설 전류를 측정하는 단계(블록 503)를 포함한다. 새로운 누설 전류를 측정(블록 503)하는 것은, 감지 회로(도 3, 309)를 개방하여, 제 1 라인(도 2, 214) 및 비 타겟 제 2 라인(도 2, 216-2)에 인가되는 프리-액세스 전압에 응답하여 타겟 제 2 라인(도 2, 216-1)을 통과하는 임의의 전류를 검출하는 것을 포함한다. 예를 들어, 프리-액세스 전압이 라인들로 전달됨에 따라 누설 전류가 타겟 제 2 라인(도 2, 216-1)을 따라 발생할 수 있다. 이 누설 전류는 감지 회로(도 3, 309)에 의해 수집되고, 저장될 샘플/홀드 회로로 전달될 수 있다(블록 503). 크로스바 어레이(도 1, 110)의 타겟 제 2 라인(도 2, 216-1)에 대한 새로운 누설 전류를 저장하는 것(블록 504)이 도 4와 관련하여 전술한 바와 같이 수행될 수 있다.

방법(500)은 액세스 명령을 수신하는 단계(블록 505)를 포함한다. 액세스 명령은 타겟 메모리 소자(도 2, 212-1)에 정보를 기록하거나 타겟 메모리 소자(도 2, 212-1)로부터 정보를 판독하기 위한 요청일 수 있다. 액세스 명령이 수신(블록 505)된 후, 액세스 전압이 대응하는 타겟 제 1 라인(도 2, 214-1) 및 타겟 제 2 라인(도 2, 216-1)을 통해 타겟 메모리 소자(도 2, 212-1)에 인가된다(블록 506). 이 예에서, 크로스바 어레이(도 1, 110)의 다수의 제 1 라인(도 2, 214) 및 다수의 제 2 라인(도 2, 216)에 프리-액세스 전압을 인가하는 것은 액세스 명령이 수신(블록 505)되기 전에 수행된다. 비교하자면, 액세스 전압을 인가하는 것(블록 506); 액세스 전류를 측정하는 것(블록 507); 및 소자 전류를 측정하는 것(블록 508)은 액세스 명령이 수신되는 것(블록 505)에 응답하여 또는 이 명령이 수신된 이후에 수행될 수 있다.

타겟 메모리 소자(도 2, 212-1)에 액세스 전압을 인가하는 것(블록 506)은 액세스 전압의 일부를 타겟 제 1 라인(도 2의 214-1)을 통과시키고 액세스 전압의 제 2 부분을 타겟 제 2 라인(도 2의 216-1)을 통과시키는 것을 포함하여 타겟 메모리 소자(도 2의 212-1) 양단의 전압 전위가 타겟 메모리 소자(도 2의 212-1)에 대응하는 선택기(도 2의 218)의 임계 전압보다 크게 되도록 한다. 동시에, 프리-액세스 전압과 같을 수 있는 비 액세스 전압은 비 타겟 제 1 라인(도 2, 214-2) 및 비 타겟 제 2 라인(도 2, 216-2)을 통해 인가될 수 있다. 비 타겟 라인(도 2, 214-2, 216-2)에 비 액세스 전압을 인가하는 것은 크로스바 어레이(도 1, 110) 전체의 누설 전류 크기를 줄임으로써 유용할 수 있다.

방법(500)은 크로스바 어레이(도 1, 110)의 타겟 메모리 소자(도 2, 212-1)에 대한 액세스 전류를 측정하는 단계(블록 507)를 포함한다. 이것은 도 4와 관련하여 전술한 바와 같이 수행될 수 있다.

방법(500)은 액세스 전류 및 누설 전류에 기초하여 타겟 메모리 소자(도 2, 212-1)에 대한 소자 전류를 측정하는 단계(블록 508)를 포함한다. 이것은 액세스 전류로부터 누설 전류를 감산하는 것을 포함할 수 있다.

방법(500)은 소자 전류 및 기준 전류에 기초하여 타겟 메모리 소자(도 2, 212-1)의 저항을 측정하는 단계(블록 509)를 포함한다. 예를 들어, 다수의 기준 전류원은 다수의 기준 전류를 출력할 수 있다. 감지 회로(도 3, 309)는 기준 전류를 소자 전류와 비교하고 소자 전류가 기준 전류와 동일할 때 다수의 출력 전압이 생성된다. 도 5는 특정 순서로 수행되는 동작을 도시하였지만, 방법(500) 동작들은 임의의 순서로 또는 동시에 수행될 수 있다.

도 6은 여기에 설명된 원리의 일례에 따른, 크로스바 어레이(도 1, 110)의 메모리 소자(도 2, 212)의 전류를 측정하기 위한 프리-판독 엔진(pre-read engine)(106)의 도면이다. 일례에서, 프리-판독 엔진(106)은 리소스(635)와 통신하는 메모리 제어기(도 1, 102)의 일부일 수 있다. 메모리 제어기(도 1, 102)는 적어도 하나의 프로세서와, 프로그램된 명령어들을 처리하는데 사용되는 다른 리소스들을 포함한다. 메모리 제어기(도 1, 102)는 리소스들로부터 실행 가능 명령어들을 검색하고 실행 가능 명령어들을 실행하기 위한 하드웨어 아키텍처를 포함할 수 있다. 실행 가능 명령어들은 메모리 제어기(도 1, 102)에 의해 실행될 때, 메모리 제어기(도 1, 102)로 하여금 크로스바 어레이(도 1, 110) 내의 메모리 소자(도 2, 212)를 통과하는 전류를 측정하게 할 수 있다.

프리-판독 엔진(106)이 메모리 제어기(도 1, 102)에 포함되면, 리소스(635)는 메모리 리소스일 수 있다. 메모리 리소스는 메모리 제어기(도 1, 102) 또는 다른 처리 디바이스에 의해 실행되는 실행 가능 명령어들과 같은 데이터를 저장할 수 있다. 논의될 바와 같이, 메모리 리소스는 특히 여기에 설명된 기능을 적어도 구현하기 위해 메모리 제어기(도 1, 102)가 실행하는 다수의 애플리케이션들을 나타내는 명령어들을 저장할 수 있다.

메모리 리소스는 머신 판독 가능 매체, 머신 판독 가능 저장 매체, 또는 비일시적인 머신 판독 가능 매체 등을 포함할 수 있다. 예를 들어, 메모리 리소스는 전자, 자기, 광학, 전자기, 적외선 또는 반도체 시스템, 장치 또는 디바이스, 또는 전술 한 것들의 임의의 적절한 조합일 수 있다. 이 문서의 문맥에서, 머신 판독 가능 저장 매체는 명령어 실행 시스템, 장치 또는 디바이스에 의해 또는 그와 함께 사용하기 위한 머신 판독 가능 명령어를 포함하거나 저장할 수 있는 임의의 유형의 매체일 수 있다. 다른 예에서, 머신 판독 가능 저장 매체는 명령 실행 시스템, 장치 또는 디바이스에 의해 또는 그와 함께 사용하기 위한 프로그램을 포함하거나 저장할 수 있는 임의의 비일시적인 매체일 수 있다.

머신 판독가능 저장 매체 유형의 비제한적인 리스트는 비휘발성 메모리, 휘발성 메모리, 랜덤 액세스 메모리, 멤리스터 기반 메모리, 기록 전용 메모리, 플래시 메모리, 전기적 소거가능 프로그램 판독 전용 메모리, 자기 저장 매체, 다른 유형의 메모리, 또는 이들의 조합을 포함한다. 다수의 다른 유형의 메모리도 이용될 수 있으며, 본 명세서는 여기에 설명된 원리의 특정 응용에 적합할 수 있는 메모리 리소스에서 많은 다양한 유형의 메모리의 사용을 고려한다. 특정 예에서, 메모리 리소스 내의 상이한 유형의 메모리가 상이한 데이터 저장 요구에 사용될 수 있다.

메모리 리소스는 일반적으로 디바이스(100)에 의해 사용되는 프로그램된 명령어 또는 데이터 구조와 같은 데이터를 저장할 수 있는 임의의 메모리를 나타낸다.

프리-판독 엔진(106)이 메모리(108)에 포함되는 경우, 리소스(635)는 기능을 수행하는 회로 구성요소일 수 있다.

리소스는 누설 전류 측정 장치(636), 누설 전류 저장 장치(638), 누설 전류 폐기 장치(640), 액세스 전압 인가 장치(642), 유휴 상태 판정 장치(644), 및 프리-액세스 명령 발행 장치(646)를 포함한다.

누설 전류 측정 장치(636)는 프리-판독 동작(a pre-read operation) 동안 시스템(도 1, 100)으로 하여금 크로스바 어레이(도 1, 110)에 대한 누설 전류를 측정하게 하는 프로그램된 명령어 또는 회로를 나타낸다. 누설 전류 저장 장치(638)는 프리-판독 동작 동안 시스템(도 1, 100)으로 하여금 누설 전류를 저장하게 하는 프로그램된 명령어 또는 회로를 나타낸다. 누설 전류 폐기 장치(640)는 시스템(도 1, 100)으로 하여금 프리-판독 동작 동안 이전에 저장된 누설 전류를 폐기하게 하는 프로그램된 명령어 또는 회로를 나타낸다.

액세스 전압 인가 장치(642)는 시스템(도 1, 100)으로 하여금 타겟 메모리 소자(도 2, 212-1)에 액세스 전압을 인가하도록 명령하여 액세스 전류 및 누설 전류에 기초하여 타겟 메모리 소자(도 2, 212-1)에 대한 소자 전류를 측정하게 하는 프로그램된 명령어 또는 회로를 나타낸다.

유휴 상태 판정 장치(644)는 시스템(도 1, 100)으로 하여금 크로스바 어레이(도 1, 110)가 유휴 상태임을 판정하게 하는 프로그램된 명령어 또는 회로를 나타낸다. 프리-액세스 명령 발행 장치(646)는 크로스바 어레이(도 1, 110)가 유휴 상태일 때 시스템(도 1, 100)으로 하여금 프리-액세스 명령을 내리도록 하는 프로그램된 명령어 또는 회로를 나타낸다.

또한, 메모리 리소스는 설치 패키지의 일부일 수 있다. 설치 패키지의 설치에 응답하여, 메모리 리소스의 프로그램된 명령어는 휴대용 매체, 서버, 원격 네트워크 위치, 다른 위치 또는 이들의 조합과 같은 설치 패키지의 소스로부터 다운로드될 수 있다. 본 명세서에 설명된 원리와 호환 가능한 휴대용 메모리 매체는 DVD, CD, 플래시 메모리, 휴대용 디스크, 자기 디스크, 광학 디스크, 다른 형태의 휴대용 메모리, 또는 이들의 조합을 포함한다. 다른 예에서는 프로그램된 명령어가 이미 설치되어 있다. 여기서, 메모리 리소스는 하드 드라이브, 고체 상태 하드 드라이브 등과 같은 집적 메모리를 포함할 수 있다.

일부 예에서, 메모리 제어기(도 1, 102) 및 메모리 리소스는 서버 또는 네트워크 구성요소와 같은 동일한 물리적 구성요소 내에 배치된다. 메모리 리소스는 물리적 구성요소의 주 메모리, 캐시, 레지스터, 비휘발성 메모리 또는 물리적 구성요소의 메모리 계층의 다른 부분의 일부일 수 있다. 이와 달리, 메모리 리소스는 네트워크를 통해 메모리 제어기(도 1, 102)와 통신할 수 있다. 또한, 라이브러리와 같은 데이터 구조는 프로그램된 명령어가 국부적으로 배치되는 동안 네트워크 연결을 통해 원격 위치로부터 액세스될 수 있다. 따라서, 프리-액세스 엔진(106)은 사용자 디바이스, 서버, 서버들의 집합, 또는 이들의 조합 상에 구현될 수 있다.

도 6의 프리-액세스 엔진(106)은 범용 컴퓨터의 일부일 수 있다. 그러나, 다른 예에서, 프리-액세스 엔진(106)은 주문형 집적 회로의 일부이다.

본 시스템 및 방법의 양상은 본 명세서에 설명된 원리의 예에 따른 방법, 장치 (시스템) 및 명령어 세트의 흐름도 및/또는 블록도를 참조하여 여기에 설명된다. 흐름도 및 블록도의 각각의 블록, 및 흐름도 및 블록도의 블록들의 조합은 머신 판독가능 명령어에 의해 구현될 수 있다. 머신 판독가능 명령어는 머신을 생성하기 위해 범용 컴퓨터, 특수 목적 컴퓨터 또는 다른 프로그램가능 데이터 처리 장치의 메모리 제어기(도 1, 102)에 제공될 수 있으며, 머신 판독가능 명령어는 예를 들어, 메모리 제어기(도 1, 102) 또는 다른 프로그램 가능한 데이터 처리 장치를 통해 실행될 때, 흐름도 및/또는 블록도 블록 또는 블록들에서 특정된 기능 또는 동작을 구현한다. 일례에서, 머신 판독가능 명령어는 머신 판독가능 저장 매체 내에 구현될 수 있으며; 머신 판독가능 저장 매체는 컴퓨터 프로그램 제품의 일부이다. 일례에서, 머신 판독가능 저장 매체는 비일시적 머신 판독가능 매체이다.

전술한 내용은 설명된 원리의 예를 예시하고 설명하기 위해 제공되었다. 이 설명은 모든 것을 망라하거나 이러한 원리를 개시된 임의의 정확한 형태로 제한하려는 것은 아니다. 위 교시에 비추어 다수의 수정 및 변형이 가능하다.