【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は通信制御処理装置におけるファームウェア・トレースデータ取得方式に関する。

【０００２】近年，マイクロコンピュータの発展に伴い，通信制御処理装置にはマイクロコンピュータが内蔵され，通信情報の解析および通信制御がファームウェアにより実現されてきている。 また，通信制御処理装置のデバッグ時及びオンライン・サービス中の異常発生時に原因解析のためにファームウェア・トレースデータを取得する機能を内蔵することが一般的になっている。

【０００３】しかし，トレース機能を内蔵することにより本来の通信制御処理装置の処理能力が低下すること，
及び取得するトレースデータ内容が正常時と異常時の区別なく取得されており，異常発生要因の探索が困難であった。 そのため，通信制御処理装置の処理能力が低下することなく，更に正常時のトレースと合わせて異常時にはより詳細なトレースデータを取得することが可能なファームウェア・トレースデータ取得方式が望まれている。

【０００４】

【従来の技術】図１１は従来の通信制御処理装置の構成例である。 図１１のＣＰＵ部８０はマイクロプロセッサを搭載しており，メモリ部（以下，ＭＥＭで表す）８１
に格納されたプログラム（ファームウェア）により通信制御処理を行う。 ＭＥＭ８１は，ファームウェア（プログラム）格納部，ファームウェアが実行時に必要とする作業領域，Ｉ／Ｏ制御領域及びトレースデータ格納領域（トレース機能を持たない装置には無い）に分割されている。 通信インタフェース部（通信ＩＮＦ部）８３は対向する通信回線を介して対向する相手装置との間で，予め定められた通信プロトコルに従って通信を行うためのハードウェアであり，プログラムにより通信パラメータの設定を行うことにより通信が実行される。

【０００５】ＤＭＡ部８２は，通信時の情報データ（送信データ，受信データ，通信制御データ等）の転送を実行し，プログラム（ＣＰＵ）を介さずにダイレクト・メモリ・アクセスによりデータを通信インタフェース８３
とＭＥＭ部８１部間で転送する。 なお，ＤＭＡ部８２には転送を実行するための設定が行われる。

【０００６】図１１のようなファームウェアにより制御される通信制御処理装置では，メモリ割り付け及びファームウェアモジュール構成では，トレースするための機能がファームウェアとして作られており，次に説明する２つのトレース方式が使われている。

【０００７】図１２は従来のトレース方式の説明図である。 図１２のＡ． に示す方式は，各処理プログラム（ファームウェア）の中にトレースプログラムを持つ場合であり，処理１のプログラムはステップ（ＳＴＥＰ）１，
ステップ２・・・と多数のステップと最後のトレースプログラムとで構成され，処理２も同様に複数のステップとトレースデータとで構成される。 Ｂ． に示す方式は，
各処理プログラムにはトレースプログラムを持たないで，共通のトレース処理コールプログラム（トレースＣ
ＡＬＬとして表示）として設けられている。 このトレース処理コールプログラムは各処理が終了する毎に呼出されてトレース処理を実行する。

【０００８】図１３は従来のトレース領域へのデータ格納の説明図である。 上記従来のトレース方式の何れの場合にも，各処理毎にトレースプログラムが動作し，トレースプログラムはファームウェアの作業領域内に格納された多数の項目の中からプログラムにより予め定められた項目（詳細データ）をトレースしてメモリ内のトレース領域に格納する処理を実行する。 このトレースデータの格納の処理はＣＰＵ部８０においてプログラムにより実行される。

【０００９】図１３の場合，処理１のプログラムが終了するとトレースプログラムが起動して，メモリのトレース領域に決められた全項目に対応するトレースデータ１
〜トレースデータＮ＋１が格納される。 同様に処理２，
処理３・・についても順次各処理が終了する毎にトレースデータが格納される。 なお，メモリのトレース領域は，予め割り付けられた一定容量（ｍＫＢ，ｍキロバイト）を使用するため，最後まで格納されると，先頭に戻って新たなトレースデータが以前のデータの上に上書きされる。

【００１０】

【発明が解決しようとする課題】上記した従来の通信制御処理装置のトレース方式では次のような問題があった。

【００１１】プログラム作成時に予め定められたトレースする項目が必ずトレースされることにより，正常に動作している場合でも，全項目トレースの処理が実行されることから各処理毎の実行時間が増加する。

【００１２】トレース項目数が多い場合には，本来の通信制御処理の処理プログラムの実行時間よりトレース処理時間の方が大きくなり，装置全体の処理能力として半分しか実現できなくなる。

【００１３】トレース領域には，装置の正常・異常の区別なく全項目がトレースされるため，異常発生時の原因追跡等が全ての詳細データを順に調査しなければならず，デバッグ時や異常時の調査効率が非常に悪い。

【００１４】本発明はファームウェアを搭載した通信制御処理装置において，デバッグ時及びオンライン動作中の異常時にファームウェア・トレースデータによる解析及び原因解析を行う場合に通常の通信制御処理装置の処理能力を低下させることなく，正常時のトレースデータ及び異常時のトレースデータを取得し，更に異常時にはその詳細データを取得することを目的とする。

【００１５】

【課題を解決するための手段】図１は本発明の原理構成図である。 図１において，１は処理装置，２はファームウェアの各モジュール毎に発生する詳細データを格納する詳細データ格納部，３はファームウェア格納部であり，複数の処理１，処理２・・・の各モジュールが格納され，各モジュールにはラベル３ａが付加される，４はトレースデータを格納するトレースデータ格納部，５は監視部，６はトレースデータを転送する機能を持つＤＭ
Ａ（ダイレクト・メモリ・アクセス転送）部である。

【００１６】監視部５において，５ａはラベル保持部，
５ｂは異常検出部，５ｃはラベル転送部，５ｄは詳細情報転送部である。 本発明は搭載されるファームウェアの各モジュール毎に実行されたことが確認できるラベルを付与し，予め定義されたラベルの実行順序を監視することにより期待するラベルが認識出来ない場合に異常と判断し，検出されたラベルで示されるモジュール内のパラメータ，制御情報を詳細トレースデータとして，予め定められたエリアよりダイレクトメモリ転送によりトレース格納領域に転送する。

【００１７】

【作用】処理装置１はファームウェア格納部３の一つのモジュールのプログラムを起動すると，その度に監視部５に対し起動したモジュールのラベル（番号または記号）を通知する。 監視部５はそのラベルをラベル保持部５ａに保持し，次に起動するモジュールのラベルが入力するのを異常検出部５ｂで監視する。 各モジュールは起動，実行中及び終了に応じて詳細データを詳細データ格納部２の対応する領域に格納する。 処理モジュールが正常に実行されると，次の順番の処理モジュールが起動され，ラベルの通知が行われる。 次に入力するラベルは予め決められた順序に従ったラベルであるから異常検出部５ｂは正常と判断し，ラベル転送部５ｃを駆動する。 この場合，ＤＭＡ部６はトレースデータ格納部４にラベル保持部５ａのラベルを転送する動作を行う。

【００１８】予め決められた順にラベルが入力されないと，異常検出部５ｂが異常発生として詳細情報転送部５
ｄを起動する。 詳細情報転送部５ｄはこれによりＤＭＡ
部６に対し最後に転送されたラベルで示すモジュール内の詳細データを詳細データ格納部２からトレースデータ格納部４に転送するよう制御データを設定し，ＤＭＡ部６はこれに応じて転送を行う。

【００１９】こうして，トレースデータ格納部４には，
正常な場合は短いデータであるラベルが格納され，異常の場合は詳細データが格納される。 異常検出部５ｂは，
上記の説明ではラベルが予め決められた順序で入力されない場合に異常として検出しているが，この他にラベルが入力したらタイマを起動して，タイマに設定された一定時間内に次のラベルが入力されないと異常とするように構成することができる。 その場合，ラベルの順序のチェックとタイマによるチェックの両方の監視を行うか，
その一方の監視だけ行うようにしてもよい。

【００２０】

【実施例】図２は実施例のハードウェア構成図である。
図２において，２０はマイクロプロセッサを内蔵するＣ
ＰＵ部，２１はメモリ（ＭＥＭ）部，２２はＤＭＡ部，
２３は通信インタフェース（通信ＩＮＦ）部，２４は監視部である。

【００２１】図２に示す実施例の通信制御処理装置は，
ハードウェア構成としては従来の構成に対し監視部２４
を設けた点であり，ＤＭＡ部２２を監視部２４により駆動してトレースデータの転送に使用できるようにした点である。

【００２２】図３にメモリ部２１に格納されたファームウェアのモジュール構成の例を示す。 各モジュールには本発明によりラベルが付与されており，処理１にはラベルとして“００”，処理２に対しラベル“０１”，処理３に対してラベル“０２”が付与され，他の各処理４〜
処理８に対してもそれぞれ異なるラベルが付与され，ラベルの番号は処理の順番に対応している。

【００２３】図４にメモリの割り付けの例を示す。 この例では，Ａ． に示すようにメモリ（図２のメモリ部２
１）が５つの領域に分けられている。 メモリ領域の割り付けは使用するマイクロプロセッサによりアドレス空間が異なるが，相対的には割り付ける個々の領域についての装置により大小さまざまである。

【００２４】この例では，ファームウェア作業領域２１
０（図１の詳細データ格納部２に対応），通信インタフェース（ＩＮＦ）制御領域２１１，共通部制御領域２１
２，トレースデータ格納領域２１３（図１のトレースデータ格納部４に対応），上記図３に示すモジュール構成のファームウェアが格納されるファームウェア格納領域２１４の各領域がそれぞれ図のようなアドレスに割り付けられている。

【００２５】ファームウェア作業領域２１０は図４のＢ． に示すデータ構成を備えており，この領域は，ＣＰ
Ｕ作業領域や，ファームウェア格納領域２１４の各モジュールに対応する処理１用データ，処理２用データと個別の領域が割り当てられ，各モジュールを実行する上で必要となる制御パラメータやハードウェアへの設定情報が一時格納される領域として利用されている。

【００２６】その一例が図４のＣ． に示され，この例は処理１用データ（詳細データという）である。 先頭のは前処理からの起動の有無を表すデータ，は前処理からの起動要因データ，は起動要因の解析結果，は自処理実行結果，は次処理への起動要因データ，は次処理への起動指示である。

【００２７】図５に他の詳細データの例を示す。 この例は，ハードウェアに情報を設定したり，ハードウェアからの情報を受信するようなモジュールに対応するファームウェア作業領域に格納される。 この場合，「ハードウェアへの設定情報Ａ」，「ハードウェアへの設定情報Ｂ」・・・「ハードウェアからの受信情報Ｎ」，「ハードウェアからの受信情報Ｎ＋１」，等のデータを含む点で上記図４のＣ． のデータと異なる。

【００２８】図６は通信インタフェース（ＩＮＦ）制御領域のデータ構成を示す図である。 通信ＩＮＦ制御領域２１１は，通信インタフェースハードウェアへの設定用として割り付けられており，上記図５に示す作業領域を使用するハードウェア設定処理モジュールが実行された場合，ハードウェアの設定情報Ａ，Ｂをこの通信ＩＮＦ
制御領域２１１に割り付けられたアドレスに書き込むことにより，通信ＩＮＦハードウェアが動作を開始することになる。 また，通信ＩＮＦハードウェアが実行した結果の状態を示す領域でもあり，この領域の情報は上記図５のハードウェアからの受信情報ＮやＮ＋１に書き込まれることになる。

【００２９】図７は共通部制御領域のデータ構成を示す図である。 この共通部制御領域（図４の２１２）は上記の通信ＩＮＦ領域と同様に装置を構成する共通ハードウェアの設定や状態表示を行うための領域である。 のＣ
ＰＵ関連の領域には動作モードの設定情報が格納され，
のＤＭＡ関連の領域には転送データ数，転送元アドレス等の設定や完了情報が格納され，のＭＥＭ関連の領域にはメモリパリティチェック有無，エラー発生等の情報が格納され，の監視部関連の領域には，本発明による異常検出モード（複数の異常検出方式の内どの検出方式で動作するか）の設定，処理順序（ラベルにより表す，正常時の処理順序）の書き込み，監視タイマ値の設定等が格納される。

【００３０】次にトレースデータ格納領域２１３は，図４の例ではＡ０００（Ｈ）番地〜ＢＦＦＦ（Ｈ）番地に割り付けされ，ほぼ８Ｋバイトのトレースデータが格納可能としている。 図４に示すファームウェア作業領域２
１０は，約２０Ｋバイトの容量に格納されているので，
全てのファームウェアの処理が実行されると，ファームウェア作業領域２１０の半分の１０Ｋバイトのデータをトレースすると，８Ｋバイトのトレースデータ格納領域２１３に格納できないが，本発明により正常に動作している場合，各処理モジュールのラベルだけをトレースデータとして格納し，異常を検出した時だけ，使用している（モジュール対応の）ファームウェア作業領域の情報をトレースデータとすることにより小さい容量でも格納することができる。

【００３１】図８は正常動作時の処理フロー図，図９は異常動作時の処理フロー図，図１０はトレースデータの例である。 図８に示す正常動作時の処理フローを説明する。 図８のａ． はファームウェアの各モジュールの実行順序を示し，ｂ． はＣＰＵ部（図２の２０）で実行される各モジュールの処理内容，ｃ． は監視部（図２の２
４）の処理内容である。

【００３２】最初にファームウェアモジュールの処理１
が起動すると，ＣＰＵ部２０において処理１のモジュールによりＳ１の処理が実行される。 モジュールが起動すると最初にで示すように自モジュールのラベル“０
０”を監視部２４に通知し，処理１が自処理を実行し（），終了すると処理２を起動する（）。

【００３３】監視部２４では，通知を受けるとラベル“００”を保存する（図８のＳ１０）。 この後ラベル“００”はＤＭＡ部２２によりトレースエリア（図４のトレースデータ格納領域２１３と同じ）に転送される（同Ｓ１１）。 この後監視部２４は，次の処理として期待するラベル“０１”が入力するのを監視する（同Ｓ１
２）。

【００３４】処理２が起動すると，上記の処理１と同様に〜が実行され，監視部２４では，ＣＰＵ部２０からラベル“０１”を受け取ると，トレースエリアにＤＭ
Ａ部２２により転送し（同Ｓ１３），次処理として期待するラベル“０２”を監視する（同Ｓ１４）。 以下，各処理３，処理４が正常に順番に実行されると，各モジュール処理に応じて，監視部においてＳ１４〜Ｓ１７の処理が順次実行される。

【００３５】図８のように正常な処理が実行された場合，図１０のＡ． に示すようにトレースデータ格納領域には，各ラベル（番号）が順番に格納される。 異常動作時には図９に示すような処理フローとなる。

【００３６】この例では，最初の処理１，処理２が上記図８と同様に正常に実行された後，異常が検出された例である。 すなわち，処理１の後に処理２が起動すると（図９のＳ２），監視部にラベル“０１”が通知され（Ｓ２内の），処理２が自処理を実行し（同），処理３を起動（同）したことになっている。 監視部２４
では，通知されたラベル“０１”をトレースエリアに転送し（図９のＳ１１），次の処理として期待するラベル“０２”を監視している状態である。 この後，監視部２
４では一定時間待ってもラベル“０２”が通知されないことを検出すると，異常検出として，ラベル“０１”の詳細データをファームウェア作業領域（図４の２１０）
の中の処理２に対応する領域（図４のＢ．内）の詳細データをＤＭＡによりトレースデータ格納エリアに転送する。

【００３７】図１０のＢ． に上記図９に示す異常発生の場合のトレースデータ格納エリアに格納された内容の例を示す。

【００３８】

【発明の効果】本発明によれば装置が正常に動作している場合は，ファームウェアの各モジュールに付与されたラベルにより実行履歴がトレースデータとして格納され，異常発生時には動作していたモジュール内の詳細トレースデータだけを格納することにより，不必要なトレースデータが取得されることを無くすことができる。 さらに，トレースデータの格納をダイレクトメモリ転送により実行するため，ファームウェアの処理能力低下を防止することができる。 これらにより，トレースデータを格納するメモリ容量を少なくすることができると共に，デバッグの効率化，及び異常発生時の原因分析が容易になり早期対応が可能となる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】実施例のハードウェア構成図である。

【図３】ファームウェアのモジュール構成の例を示す図である。

【図４】メモリの割り付けの例を示す図である。

【図５】他のファームウェア作業領域のデータ構成図である。

【図６】通信インタフェース制御領域のデータ構成図である。

【図７】共通部制御領域のデータ構成図である。

【図８】正常動作時の処理フロー図である。

【図９】異常動作時の処理フロー図である。

【図１０】トレースデータの例を示す図である。

【図１１】従来の通信制御処理装置の構成例を示す図である。

【図１２】従来のトレース方式の説明図である。

【図１３】従来のトレース領域へのデータ格納の説明図である。

【符号の説明】

１ 処理装置 ２ 詳細データ格納部 ３ ファームウェア格納部 ３ａ ラベル ４ トレースデータ格納部 ５ 監視部 ６ ＤＭＡ部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉田 清 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内