近来，作为CCD图象传感器的替代品，对于CMOS图象传感器的关 注已经上升。这是因为CMOS图象传感器克服了CCD图象传感器的各种问 题。CCD图象传感器的问题包括：比如，CCD要求特定的制造过程，其操 作需要多个电源电压，以及由于在组合中必须使用多个外围IC，因此系统 是非常复杂的。
CMOS图象传感器可通过与全世界制造常规的CMOS集成电路相同的 制造过程来制造。而且，CMOS图象传感器可用单电源来驱动。而且，有 可能在单一芯片上组合按CMOS过程制造的模拟电路和逻辑电路，使得能 减少外围IC的数量。CMOS图象传感器具有显著优点。
CCD输出电路的主流是使用浮动扩散(FD)放大器(amp)的一通道 输出。与之相反，CMOS图象传感器的主流是对于各个象素具有FD放大器 和具有列并行输出的类型，也就是，选择象素阵列的一行，所选择行的象 素在列方向上被同时读出。在这种类型的CMOS图象传感器中，难于获得 具有在象素中所提供的FD放大器的充足驱动能力，使得数据率必须被减 少，对此并行处理是有利的。
对于并行输出的CMOS图象传感器已经提出了各种不同的信号输出电 路的设计。例如，象素的输出被开关电容器所采样以读取输出。再例如， 信号被为各列所提供的放大器所读取。还例如，也为各列提供了AD转换器 和DRAM。本发明主要涉及用为各列提供的放大器来读取的方法。
日本未审查的公开号为5-207220的专利申请记载了用为各列提供的放 大器来读取的方法的实例，下面参考图16和17对其进行简要描述。
在图16中，与一个象素102有关的一列(一个垂直信号线VL的电路) 被提取出来表示。
象素102用光电二极管PD、复位晶体管Trst、放大晶体管Tg、和读取 晶体管Ts来形成。在这个情形，使用由源接地的放大器100和电容C1和 C2形成的电荷积分放大器来读取象素102的输出。
要特别注意的是反馈电容C2适于被开关Tr15和参考电压Vref预充电， 使得消除源接地的放大器100中的偏移变化。
图17表示了电路的工作时序图。在水平的消隐周期中的周期T1中， 通过在偏移电压Vo上叠加信号Vps获得的值被输出。被信号φRC关闭的 开关Tr13来复位电荷积分放大器。这时，开关Tr15被信号φRC打开，而 开关Tr14被信号φTC关闭，使得电容C2被预充电到参考电压Vref。
然后，在周期T2中，用信号φRC和φTC来关闭开关Tr15和打开开 关Tr14，使得预充电的参考电压Vref出现在电荷积分放大器的输出上。由 于开关Tr13和开关Tr15被同时关闭，所以退出复位状态。
然后，在周期T3中，只有偏移电压Vo被从象素102输出，而且输出 被积分，使得仅有信号分量以由电容C1和C2的电容比决定的增益在电荷 积分放大器的输出被读取。
最后被读取的信号被顺序输出到水平信号线HL，与移位寄存器101提 供的脉冲同步。
如上所述，根据对各列提供的放大器的读取方法，可能容易地消除象 素的偏移电压并仅提取信号分量，而且读取的增益能由电容C1和C2的电 容比来任意设定。而且，通过参考电压Vref的预充电，能去除源跟随器的 变化。如上所述，该方法有各种优点。
日本未被审查的公开号为11-266399的专利申请记载了另一种读取方 法，下面参考图18和19对其进行阐述。
在图17中，被任意选择的三列(垂直信号线VL1、VLn和VLN)被 提取出来表示。而且，作为由光电二极管PD和读取晶体管Ts形成的象素 200，示出与选择线Vs相关的象素。在这个情形，当选择线Vs被垂直扫描 电路201选择时，就选择一行上的象素，而且来自于各个象素的信号被输 出到各列(各个垂直的信号线VL)。
这个实例与日本未被审查的公开号为5-207220的专利申请记载的实例 相似之处在于，为各列(各个垂直的信号线VL)提供放大器203。然而， 要特别注意的是，来自水平扫描电路202的等待控制信号φP(φP1、φPn 和φPN)被提供给各个放大器203。因此，放大器203被允许在逐列的基 础上在等待状态和活动状态之间切换。
各个放大器203的输出由开关204选择，并通过水平信号线HL被传输 到输出端205。开关204分别由来自水平扫描电路202的信号φH(φH1、 φHn和φHN)来控制打开或关闭。
图19表示了工作时序图。
信号φHN的一个脉冲选择一个放大器203，并在那个周期读取一个信 号。与日本未审查的公开号为5-207220的专利申请记载的实例相反，在水 平消隐周期中信号没有被马上读取，但是信号在按照信号φHN选取的周期 内被分别读取，使得在没有根据信号φHN被选取的周期中，就不需要进行 操作。也就是，没被选取的放大器203允许处于等待状态。
考虑到放大器203要花一段时间从等待状态返回，就要使等待控制信 号φPn比信号φHn稍微早些上升，但是放大器在其它周期处于等待状态使 得没有电流流过。因此，例如，假定一个具有1000列和为各列而提供的放 大器203的传感器(象素阵列)，考虑到信号φPn的重叠，电流实际仅在如 图19所示的实例中的一个或两个放大器中流动。因此，有利的是，功耗非 常低。
记载在日本未审查的公开号为5-207220的专利申请和日本未审查的公 开号为11-266399的专利申请中的相关技术具有以下问题。
根据日本未审查的公开号为5-207220的专利申请，由于必须为各列设 置放大器，功耗不可避免地增加。特别在这个实例中，水平信号线HL必须 被直接驱动，而且例如，在一个具有1000列的传感器的情形，能被用来驱 动水平信号线HL的时间被限制在水平周期的有效周期的1/1000，使得要求 具有非常高速度的操作。这使为各列设置的放大器之中的每一个放大器的 工作电流增加，导致额外增加了功耗。
而且，尽管参考电压Vref主要决定了信号的黑电平，但由于使用了固 定的电位，所以没有提供跟踪变化因素的能力，如温度或电源电压。因此， 为了提供一个稳定的黑电平，在随后的阶段需要箝位电路，导致电路规模 的增加。
根据日本未审查的公开号为11-266399的专利申请，如上所述，尽管功 耗减少，但象素信号必须在信号φHn的周期中被读取和水平传输。因此， 与记载在日本未审查的公开号为5-207220的专利申请中的实例比较，放大 器必须工作在非常高的速度，这增加了流过每一个放大器的电流。而且， 放大器的布局面积增加，非常不利的是，考虑到必须为来自成像象素阵列 的垂直信号线即各列分别设置放大器的限制，设计困难可想而知。

鉴于上述的情况，本发明的一个目的是提供一种满意的固态成像装置 和一种象素信号处理方法，也就是提供一种电路，为处于低功耗的黑电平 提供跟踪能力，而不增加设计的布局面积，该设计中为各列设置了电荷积 分放大器。本发明的另一个目的是提供一种满意的模拟信号传输装置和模 拟信号传输方法。
本发明在其一个方面提供了一种固态成像装置，其包括：排列多个成 像象素的成像象素区域；垂直选择电路，用于将象素信号从成像象素区域 的被选取的一行上各列的成像象素输出到分别为列设置的垂直信号线；电 荷积分放大器，为从各列的成像象素接收象素信号的输入而分别为列的垂 直信号线设置；保持部件，允许例如在水平消隐周期中输入的象素信号即 使在当电荷积分放大器处于等待状态的周期中也保持在电荷积分放大器 中；和水平选择电路，用于由水平信号线传输从各个电荷积分放大器输出 的象素信号。
可以用将电荷积分放大器的输出固定于预定的保持电压的电路来实 现保持部件。
优选地，水平选择电路根据分别提供给电荷积分放大器的放大器控制 信号，允许电荷积分放大器在ON态和等待状态之间独立切换，并根据用于 将各个电荷积分放大器连接到水平信号线的放大器选择信号，允许电荷积 分放大器被各自连接到水平信号线，而且为各列设置的电荷积分放大器被 顺序打开预定的周期，并被连接到水平信号线，以使从各个电荷积分放大 器输出的象素信号被顺序输出到水平信号线。
水平选择电路可以将放大器控制信号和放大器选择信号作为共用信号 输出。
电荷积分放大器可以具有由可变电容实现的反馈电容。
本发明，在它的另一方面，提供了一种固态成像装置，包括：排列多 个成像象素的成像象素区域；垂直选择电路，用于将象素信号从成像象素 区域的被选取的一行上各列的成像象素输出到分别为列设置的垂直信号 线；电荷积分放大器，为从各列的成像象素接收象素信号的输入而分别为 列的垂直信号线设置；水平选择电路，用于由一个或多个水平信号线传输 从各个电荷积分放大器输出的象素信号；参考电位产生单元，用于产生基 于经由水平信号线输出的象素信号的黑电平的参考电位；和充电部件，用 于在象素信号被垂直选择电路读取之前，将电荷积分放大器的反馈电容充 电到参考电位产生单元产生的参考电位。
固态成像装置可以进一步保持部件，允许输入象素信号即使在当电荷 积分放大器处于等待状态的周期中也保持在电荷积分放大器中。
电荷积分放大器的反馈电容可以由可变电容实现。
本发明，在它的另一方面，提供了一种固态成像装置，包括：排列多 个成像象素的成像象素区域；垂直选择电路，用于将象素信号从成像象素 区域的被选取的一行上各列的成像象素输出到分别为列设置的垂直信号 线；如电荷积分放大器的放大器，为从各列的成像象素接收象素信号的输 入而分别为列的垂直信号线设置；多个水平信号线；和水平选择电路，用 于将各列的放大器保持的象素信号分配到多个水平信号线，以使象素信号 被多个水平信号线传输。
固态成像装置可以进一步包括多路复用器，用于顺序选择多个水平信 号线来产生包括基于被多个水平信号线传输的象素信号的、输出象素信号 的串行数据。
优选地，基于多路复用器的参考电位的屏蔽线被设置在多个水平信号 线之间。
水平选择电路可以以使经过多个水平信号线的输出通过移位一个时钟 周期而互相重叠的方式传输各个放大器的输出。
优选地，水平选择电路根据分别提供给放大器的放大器控制信号，允 许放大器在ON态和等待状态之间独立切换，并根据用于将各个电荷积分放 大器各自连接到多个水平信号线中的一个特定的水平信号线的放大器选择 信号，允许放大器被各自连接到多个水平信号线中的一个，而且为各列设 置的放大器被顺序打开预定的周期，并被连接到水平信号线，以使从各个 放大器输出的象素信号被多个水平信号线顺序传输。
水平选择电路可以输出作为共用信号的放大器控制信号和放大器选择 信号。可选地，代替使用共用信号，在通过放大器选择信号将放大器与水 平信号线连接之前，水平选择电路可通过放大器控制信号打开各个放大器。
优选地，水平选择电路包括一个移位寄存器，并且具有按照水平信号 线的数目和从放大器输出的象素信号的数据率决定的脉冲宽度的脉冲信 号，被输入到移位寄存器来产生放大器选择信号。
水平选择电路可以通过对用作为相关放大器的放大器选择信号的脉冲 和边沿定时先于该脉冲的边沿定时的脉冲执行逻辑或，对各个放大器产生 每个放大器控制信号。例如，通过对第n个放大器的第n个放大器选择信 号和第n-1个放大器的第n-1个放大器选择信号执行逻辑或，来产生用于放 大器中第n个放大器的放大器控制信号。
优选地，当放大器是电荷积分放大器时，固态成像装置进一步包括参 考电位产生单元，用于产生基于经由水平信号线输出的象素信号的黑电平 的参考电位，以及充电部件，用于在象素信号被垂直选择电路读取之前， 将电荷积分放大器的反馈电容充电到参考电位产生单元产生的参考电位。
可选地，固态成像装置可以进一步包括参考电位产生单元，用于产生 基于经由水平信号线输出的象素信号的黑电平的参考电位，其中参考电位 被用作用于多路复用器的输出放大器的参考电位。
固态成像装置可以进一步包括保持部件，允许输入象素信号即使在当 放大器处于等待状态的周期中也保持在放大器中。
当放大器是电荷积分放大器时，电荷积分放大器的反馈电容可以用可 变电容实现。
本发明，在它的另一个方面，提供了一种象素信号处理方法，包括： 象素信号垂直传输步骤，将象素信号从排列多个成像信号的成像象素区域 中被选取的一行上的各列的成像象素输出到分别为各列设置的垂直信号 线；信号保持步骤，用分别为列的垂直信号线设置的电荷积分放大器保持 象素信号；等待步骤，当保持象素信号时使电荷积分放大器进入等待状态； 和水平传输步骤，顺序打开电荷积分放大器一个预定的周期，以使被电荷 积分放大器保持的象素信号被水平信号线传输。
本发明，在它的另一个方面，提供了一种象素信号处理方法，包括： 象素信号垂直传输步骤，将象素信号从排列多个成像信号的成像象素区域 中被选取的一行上的各列的成像象素输出到分别为各列设置的垂直信号 线；信号保持步骤，用分别为列的垂直信号线设置的电荷积分放大器保持 象素信号；水平传输步骤，用水平信号线顺序传输被电荷积分放大器保持 的象素信号；参考电位产生步骤，用于产生基于经由水平信号线输出的象 素信号的黑电平的参考电位；和充电步骤，用于在象素信号垂直传输步骤 中读取象素信号之前，将电荷积分放大器的反馈电容充电到在参考电位产 生步骤中产生的参考电位。
本发明，在它的另一个方面，提供了一种象素信号处理方法，包括：
象素信号垂直传输步骤，将象素信号从排列多个成像信号的成像象素 区域中被选取的一行上的各列的成像象素输出到分别为各列设置的垂直信 号线；信号保持步骤，用分别为列的垂直信号线设置的放大器保持象素信 号；以及水平传输步骤，用于将各列的放大器保持的象素信号分配给多个 水平信号线，以使象素信号被多个水平信号线传输。
根据上述的固态成像装置和象素信号处理方法，从安排有多个成像象 素的成像象素区域(象素阵列)读取位于被选取的一行上各列的象素信号。 在水平周期的水平消隐周期并行读取象素信号。在水平周期的有效周期中， 各列的象素信号通过电荷积分放大器被输出到水平信号线，然后被水平传 输。
本发明的上述方面具有关于并行读取各列的象素信号的以下主要特 征：
(1)当保持在水平消隐周期中读取的象素信号的时候，为各列设置的 电荷积分放大器进入等待状态。
(2)在为各列设置的电荷积分放大器中，在读取操作时用于对放大器 的反馈电容预充电的参考电位基于黑电平被自动控制。
(3)通过并行使用多个水平信号线HL从各个电荷积分放大器中水平 传输象素信号，使得减少每个水平信号线的数据率。
本发明，在它的另一个方面，提供了一种模拟信号传输装置，包括： 模拟信号保持单元，包括用于保持模拟信号的信号保持部件，该信号保持 部件沿一行或多行排列；放大器，为模拟信号保持单元的各列设置，用于 读取信号保持部件的信号值；多个水平信号线；和水平选择电路，用于将 放大器的输出分配到多个水平信号线，以使输出被多个水平信号线传输； 其中水平选择电路以使经过多个水平信号线的输出通过移位一个时钟周期 而互相重叠的方式、传输各放大器的输出。
本发明，在它的另一个方面，提供了一种模拟信号传输方法，包括： 垂直传输步骤，将模拟信号从模拟信号保持单元输出到为各列设置的垂直 信号线，该模拟信号保持单元包括用于保持模拟信号的信号保持部件，该 信号保持部件沿一行或多行排列；信号保持步骤，用为各列的垂直信号线 设置的放大器保持模拟信号；和水平传输步骤，用于将各放大器保持的模 拟信号分配给多个水平信号线，以使模拟信号在模拟信号通过移位一个时 钟周期而互相重叠的时序、被多个水平信号线传输。
根据模拟信号传输装置和模拟信号传输方法，由于并行使用多个水平 信号线来水平传输来自各个放大器的模拟信号，所以能减少每个水平信号 线的数据率。
本发明，在它的另一个方面，提供了一种固态成像装置，它进一步包 括用于处理经由水平信号线或多个水平信号线输出的信号的芯片。
附图说明
图1是表示根据本发明的第一实施例的结构图；
图2是表示根据第一实施例的读取象素信号的操作的时序图；
图3是表示根据第一实施例的水平扫描电路的电路实例图；
图4是表示根据第一实施例的水平扫描电路的工作时序图；
图5A到5D表示根据第一实施例的电荷积分放大器的电路实例图；
图6是表示根据第一实施例的多路复用器的结构图；
图7是表示根据第一实施例的多路复用器的工作时序图；
图8是表示根据本发明的第二实施例的结构图；
图9是表示根据第二实施例的水平扫描电路的电路实例图；
图10是表示根据第二实施例的水平扫描电路的工作时序图；
图11是表示根据本发明的第三实施例的结构图；
图12是表示根据本发明的第四实施例的结构图；
图13是表示根据本发明的第五实施例的结构图；
图14是表示根据本发明的第六实施例的结构图；
图15是表示根据本发明的一个实施例的模块型固态成像装置的图；
图16是表示根据第一相关技术的结构图；
图17是表示根据第一相关技术的工作时序图；
图18是表示根据第二相关技术的结构图；以及
图19是表示根据第二相关技术的工作时序图。

现在，将描述根据本发明的第一到第六实施例的固态成像装置和象素 信号处理方法。
第一实施例
图1表示了根据本发明第一实施例的结构。图1所示的电路允许固态 成像装置中的象素阵列1获得的象素信号从输出端10输出。没有示出形成 入射在象素阵列1上的光路的透镜系统和在输出端10的后续阶段提供的信 号处理系统，并且它们的描述也将省略。
象素阵列1包括按照行方向和列方向排列的大量的成像象素2。每个象 素2是由光电二极管PD、传输晶体管Ttr、复位晶体管Trst、放大晶体管 Tg、和选择晶体管Ts形成，如图1所示连接。
象素阵列1的每列上的成像象素2的选择晶体管Ts一般与垂直信号线 VL(VL1，VL2，…VLn)连接。
而且，为了允许对从每行上成像象素2读取的一般控制，为象素阵列1 的每行设置了一组复位控制线Lrst、传输控制线Ltr、和选择控制线Ls。每 个复位控制线Lrst、传输控制线Ltr和选择控制线Ls在特定定时接收来自 垂直扫描电路3的控制脉冲。
关于每个成像象素，复位晶体管Trst的栅极(gate)与相关的复位控制 线Lrst连接，传输晶体管Ttr的栅极与相关的传输控制线Ltr连接，而选择 晶体管Ts的栅极与相关的选择控制线Ls连接。
垂直扫描电路3顺序选择象素阵列的行，以使象素信号被垂直信号 线VL读取。正如以后将更详细描述的，关于象素阵列1的每行，垂直扫描 电路3将脉冲施加于复位控制线Lrst和选择控制线Ls，以使复位电平被提 供给垂直信号线VL。垂直扫描电路3也将脉冲施加于传输控制线Ltr和选 择控制线Ls，以使与在光电二极管中积累的电荷对应的象素信号被提供给 垂直信号线VL。垂直扫描电路3顺序执行上述的用于成像象素2的每行的 读取操作。
在一个水平周期的水平消隐周期中，读取被选取的单一行上的成像象 素2的象素信号。那就是说，在水平消隐周期中，将来自于被垂直扫描电 路3选择的单一行上的成像象素2的象素信号并行输出到垂直信号线VL1、 VL2、…VLn。
分别为各列，也就是分别为垂直信号线VL1、VL2、…VLn，设置电荷 积分放大器9。
用电容Ccp和Cs、开关Ssh、Srt、Spc、Spx和Shd、和放大器A来形 成每个电荷积分放大器9。
电容Ccp(Ccp1到Ccpn)被按顺序设置在放大器A(A1到An)的输 入和相关的垂直信号线VL(VL1到VLn)之间。
电容Cs(Cs1到Csn)用作为用于放大器A(A1到An)的反馈电容。
放大器A(A1到An)用作为反相放大器。
在此情形，放大器A用作为电容反馈放大器，而且它以由电容Ccp和 Cs的电容比确定的增益来输出信号。从成像象素2读取的象素信号的电荷 被累积在电容Cs中，以使电荷积分放大器9执行保持象素信号的电荷的功 能。
而且，提供了用于驱动电荷积分放大器9的放大器驱动电路4。放大器 驱动电路4在特定定时对电荷积分放大器9提供信号φSH、φRT、φPC、 φXPC。
在每个电荷积分放大器9中，开关Ssh(Ssh1到Sshn)按照信号φSH 打开或关闭来自的相关的垂直线VL的放大器A的输入。
开关Str(Str1到Strn)将放大器A的输入和输出短路，并按照信号φ RT被打开或关闭。
开关Spc(Spc1到Spcn)允许将充电系统连接到电容Cs，并按照信号 φPC被打开或关闭。
开关Spx(Spx1到Spxn)在电容Cs要充电时被关闭，并按照作为与 信号φPC反向的脉冲的信号φXPC被打开或关闭。
当放大器A的输出被固定于保持电压Vhd时，开关Shd(Shd1到Shdn) 被打开。
在图1中，表示了为n列设置的电荷积分放大器9，而电荷积分放大器 9的组成部分被用“1”到“n”按各列相应标注的符号(A，Ccp，Ssh等) 来指明。然而，必要时许多列(即垂直信号线VL)被形成在第(n+1)个 和没被示出的随后列中，并且电荷积分放大器9也是分别为列设置。
各个电荷积分放大器9的输出端(放大器A1到An…的输出端)通过 开关Ssl(Ssl1到Ssln，Ssl(n+1)…)被分别连接到水平信号线HL。
如图1所示，水平信号线HL包括HL1到HLn的n个水平信号线。
第一列上的放大器A1通过开关Ssl1与水平信号线HL1连接。第二列 上的放大器A2通过开关Ssl2与水平信号线HL2连接。随后的列上的放大 器A相似连接，而且第n列上的放大器An通过开关Ssln与水平信号线HLn 连接。
而且，没有被示出的第(n+1)列上的放大器An+1通过开关Ssl(n+1) 与也和第一列上的放大器A1连接的水平信号线HL1连接。没有被示出的 第(n+2)列和随后的列上的放大器按顺序与水平信号线HL2、HL3、…连 接。
那就是说，假定象素阵列1有M列，用于M列的电荷积分放大器9 被按顺序分配并和n个水平信号线HL1到HLn连接。
水平扫描电路5顺序选择电荷积分放大器9，以使从电荷积分放大器9 输出的象素信号被分别与电荷积分放大器9连接的水平信号线HL传输。为 了这个目的，水平扫描电路5将放大器选择信号φS(φS1到φSn…)输出 到开关Ssl(Ssl1到Ssln、Ssl(n+1)…)。与被放大器选择信号φS打开的开 关Ssl相关的电荷积分放大器9将象素信号输出到相关的水平信号线HL。
而且，水平扫描电路5将放大器控制信号φP(φP1到φPn…)输出 到放大器A1到An，以控制各个放大器A是处于等待状态还是ON态。相 应地，放大器A能被独立控制为处于ON态或者等待状态。那就是说，当 用作放大器控制信号φP的脉冲处于H电平，接收脉冲的放大器A正常工 作。另一方面，当用作放大器控制信号φP的脉冲处于L电平，接收脉冲的 放大器进入等待状态，因而电流不流动。
水平扫描电路5通过放大器选择信号φS和放大器控制信号φP来控制 水平传输。更特别地，例如，当来自第一列上的电荷积分放大器9的象素 信号要被水平传输时，水平扫描电路5通过放大器控制信号φP1使放大器 A1从等待状态返回到ON态。然后，水平扫描电路5通过放大器选择信号 φS1使开关Ssl1打开。
放大器控制信号φP通过反相器IV也被分别提供给相关的开关Shd， 并且开关Shd按照放大器控制信号φP被打开或关闭。因此，当放大器A 处于等待状态时，相关的开关Shd被打开，而且当放大器A被打开时，相 关的开关Shd被关闭。
而且，在这个实施例中，由于提供了多个水平信号线HL，电荷积分放 大器9的输出被并行传输。因此，在输出端设置多路复用器8以将输出多 路复用到单一线上。那就是说，水平信号线HL1到HLn传输的各列的象素 信号被多路复用器顺序选择，使象素信号以串行数据形式从输出端10输出 到随后级的电路，类似于其中仅设置单一水平信号线HL的情况。
而且，设置用于检测输出象素信号的电平和设置合适黑电平的黑电平 控制电路6。通过钳位电压输出放大器7，黑电平控制电路6将信号反馈到 电荷积分放大器9的每个开关Spc的一端。
根据第一实施例的如上述构造的固态成像装置的操作，将参照图2所 示的时序图来描述。
基本上，在水平消隐周期中读取象素信号。如图2所示，在水平消隐 周期中，执行在复位周期和读取周期的操作。
当开始复位周期，水平扫描信号5将所有的放大器控制信号φP(φP1， φP2，…)升到H电平，以使所有列上的放大器A从等待状态返回到ON 态。
在象素阵列1上，一行上的成像象素2被垂直扫描电路3选取。那就 是说，在一行上的选择晶体管Ts被打开。然后，在那行上的复位晶体管Trst 被打开，以使复位电平Voff通过在那行上的放大晶体管Tg出现在垂直信号 线VL上。
复位电平Voff包括成像象素2的复位噪声和放大晶体管Tg的阈值电压 中的变化，使得复位电平Voff对各成像象素2呈现不同的值。
在这时，在每个电荷积分放大器9中，开关Srt被信号φRT打开，使 得短路放大器A的输入和输出来引起反馈，由此放大器A的阈值电压Vat 以输出Vout出现。
同时，通过信号φPC打开开关Spc，以及通过信号φXPC关闭开关Spx， 使得通过钳位电压输出放大器7将电容Cs的一端固定于钳位电压Vcp。
在这时，电容Cs保持参考阈值电压Vat的钳位电压Vcp的电位。
而且，电容Ccp保持参考阈值电压Vat的相关成像象素2的复位电压 Voff。
然后，使信号φRT和φPT降低，以使开按关Srt和Spc按顺序被关闭， 然后使信号φXPC升高，以使开关Spx被打开。
当开关Spx被打开，反馈通过电容Cs被提供给放大器A，以使放大器 A的输入保持与以前一样的阈值电压Vat。因此，在放大器A的输出Vout， 由于电容Cs保持的电荷，显示钳位电压Vcp。
然后，读取周期开始。
首先，被垂直扫描电路3选取的行上的成像象素2的传输晶体管Ttr 导通，以使从光电二极管PD传输电荷，由此将信号电平Vsig从成像象素2 输出到垂直信号线VL。
由于信号如叠加在之前描述的复位电平Voff上而出现，所以信号能被 表达成Voff-Vsig。
由于每个电荷积分放大器9存储了电容Ccp中的复位电平Voff的值， 所以电荷积分放大器9只积分从复位电平Voff偏移的量并输出结果。在这 时，读取的增益是由电容比确定，如下所表示：
Vout＝(Ccp/Cs)Vsig+Vcp           (1)
其中Vout代表电荷积分放大器9的输出电压。如从公式(1)将会理解地， 输出Vout不取决于成像象素2的复位电平Voff或放大器A的阈值电压Vat。
在上述的读取操作中，读取的顺序是这样的，先从成像象素2读取复 位电平Voff然后读取信号电平Vsig。可选择地，顺序可以是这样的，首先 读取信号电平Vsig然后读取复位电平Voff。
然后，操作从水平消隐周期进行到有效周期。在这时，放大器控制信 号φP(φP1，φP2，…)都被降低到L电平。因此，各列的放大器A进 入等待状态，以使电流不流动。
在这时，在不采取任何措施之下，每个放大器A的输出是中间态。输 出是中间态时，存储在电容Cs中的信号不必被保持。
更特别地，假定开关SSh是由NMOS晶体管实现的，通过将其栅压拉 到GND电平来使开关SSh进入OFF状态。然而，当放大器A的输出在中 间态时，由于漏电流或类似的效应，放大器A的输出Vout能降到GND电 平。然后，放大器的输入通过电容Cs降到负电位。因此，NMOS晶体管的 源电压变为比它的栅压低，使得开关Ssh被导通，由此信号电荷从电容Cs 泄漏。显然，如上所述，当信号电荷从电容Cs泄漏，即使当放大器A返回 到ON状态时，也不可能为水平信号线HL提供正确的象素信号。
因此，在这个实施例中，为了避免这种情况，放大器控制信号φP被反 相器IV反相而开关Shd被反相脉冲控制。那就是说，当放大器A处于等待 状态时，开关Shd被反相脉冲导通，以使放大器A的输出Vout被固定于预 定的保持电压Vhd。
因此，即使当放大器A处于等待状态时，也阻止放大器A的输出变为 中间态，使得存储在电容Cs中的数据的丢失被阻止。
在这时，通过积累在电容Cs中的电荷量来确定在放大器A的输入处的 电压Vin，并能表示成：
Vin＝Vhd-((Ccp/Cs)Vsig+Vcp)-Vat)    (2)
考虑到电容Ccp和Cs的电容和信号电荷Vsig的最大量，最好选择保 持电压Vhd的值，以使输入电压的Vin的电位不变成负值。特别地，当被 使用的过程的NMOS晶体管不正常的泄漏(off leak)大时，必须考虑通过 阻止输入电压Vin的值变得太低来减小泄漏，以使后向偏置被恒定地施加于 NMOS晶体管。
以上的描述是处于由NMOS晶体管来实现开关Ssh的实例的背景中。 当由PMOS晶体管来实现开关Ssh的时候，必须考虑到它的源电压不变得 比它的栅压高。
如上所述，通过开关Shd和固定的保持电压Vhd的操作，即使当放大 器A处于等待状态时，在水平消隐周期中读取的信号能被保持在电容Cs中。
在那之后，当信号要被水平传输时，它足够使放大器A从等待状态返 回。因此，电流实际流动的时间非常短，以使功耗与相关技术相比被减少。
水平传输通过为各列设置的放大器A来驱动。
当成像象素2的信号在垂直方向被读出，可能使用水平消隐周期来慢 慢地读取信号。在水平方向的情况下，信号必须以预定的数据率来传输， 使得需要高速的操作。由于被连接的开关数很多引起水平信号线HL长而且 寄生电容大，所以要求某种程度的驱动能力来快速驱动水平信号线HL。难 于用为各列设置的的放大器A来驱动水平信号线HL，导致布局面积增加。
因此，在这个实施例中，提供了如上述的多个水平信号线HL1到HLn， 而且并行传输信号来减少数据率。没有限制水平信号线HL的数目(n)。当 水平信号线HL的数目增加时，每条线的数据率减少。通常，水平信号线 HL的数目优选为驱动速度基本上与水平消隐周期中的读取操作中的相同。
在图2所示的有效周期中，如前所述，在放大器控制信号φP都被降低 到L电平，水平扫描电路5从第一列开始按顺序逐个地，将放大器控制信 号φP顺序地升高到持续1个预定周期的H电平，由此顺序地激活各列的 放大器。与此同时，水平扫描电路5通过放大器选择信号φS顺序打开开关 Ss1，以使水平信号线HL传输信号。
更特别地，在有效周期中，为了水平传输第一列的象素信号，放大器 控制信号φP1被升高到H电平，以使从等待状态激活放大器A1。紧接在 那之后，放大器选择信号φS1被提高到H电平，以使水平信号线HL1传输 放大器A1的输出。
然后，为了水平传输第二列的象素信号，通过移位一个象素的传输定 时，放大器控制信号φP2被提高到H电平，以使从等待状态激活放大器 A2。紧接在那之后，放大器选择信号φS2被提高到H电平，以使水平信号 线HL2传输放大器A2的输出。
在这种方式下，对列顺序执行水平传输。
因此，放大器A1、A2、…逐个移动一个象素周期的定时来顺序工作。 而且，开关Ssl1、Ss12、…按顺序周期地连接到水平信号线HL。
放大器选择信号φS是具有基于水平信号线HL的数目而确定的宽度的 脉冲。由于放大器选择信号φS按顺序移动一个象素周期，所以放大器选择 信号φS具有如图2所示的重叠周期。在图2所示的实例中，假定水平信号 线HL的数目是5。
当相关的放大器选择信号φS处于H电平时，相关的水平信号线分别 传输放大器A保持的象素信号。因此，例如，如图7的(a)、(b)和(c) 部分所示，各个放大器A的输出以一个时钟周期的定时移位而重叠的相关 水平信号线HL传输。
由于当相关的放大器选择信号φS处于H电平时信号是水平传输的， 它足够使放大器控制信号φP仅在激活放大器的那些周期被提高到H电平。 然而，在这个实施例中，考虑到要花一些时间来激活放大器A，放大器控 制信号φP比放大器选择信号φS先被激活。那就是说，用放大器控制信号 φP控制放大器A1、A2、…打开，然后用放大器选择信号φS将其连接到 水平信号线。
用于产生放大器控制信号φP和放大器选择信号φS的水平扫描电路5 能用简单的电路实现，例如，如图3所示。
如图3所示的水平扫描电路5包括由触发器FF(FF1、FF2到FFn…) 实现的移位寄存器，和或门OR1、OR2到ORn…。图4表示水平扫描电路 5的工作时序。
每个触发器FF具有时钟输入端，图4所示的时钟Hclk被提供给它， 而且它按照时钟Hclk的时序锁存D输入。时钟Hclk具有和象素信号的数 据率相同的时钟率。
当D输入到第一触发器FF1，图4所示的数据脉冲Hdata被提供。如 图4所示，数据脉冲Hdata具有和时钟率相关的宽脉冲。
各个触发器FF1、FF2、FF3、…的Q输出(锁存输出)分别用作放大 器选择信号φS1、φS2、φS3、…。
放大器控制信号φP(φP1、φP2、φP3…)被获得为或门OR(OR1、 OR2、OR3、…)的输出。
或门OR1将向其提供的数据脉冲Hdata和触发器FF1的Q输出进行逻 辑或来产生放大器控制信号φP1。或门OR2将触发器FF2的Q输出和触发 器FF1的Q输出进行逻辑或来产生放大器控制信号φP2。或门OR3将触发 器FF3的Q输出和触发器FF2的Q输出进行逻辑或来产生放大器控制信号 φP3。
那就是说，用于第n个放大器An的放大器控制信号φPn是由用于第n 个放大器An的放大器选择信号φSn和用于第n-1个放大器An-1的放大器 选择信号φSn-1进行逻辑或产生的。
在这个实施例中，为了用多个水平信号线HL执行水平传输，放大器选 择信号φS必须具有和乘以水平信号线数目的象素信号的数据率相应的脉 冲宽度。通过将具有和乘以信号线数目的象素信号的数据率相应的脉冲宽 度的数据脉冲Hdata输入到用移位寄存器电路实现的简单的水平扫描电路 5，具有需要的脉冲宽度和按照象素信号的数据率移位的脉冲，即放大器选 择信号φS1、φS2、…能被容易地产生。
至于被用来使放大器A从等待状态返回的放大器控制信号φP，如前所 述，放大器控制信号φP需要比放大器选择信号φS上升得早。如图3所示， 包括或门的电路被使用，使得通过对放大器选择信号φSn的脉冲和在前的 放大器选择信号φSn-1的脉冲执行逻辑或来产生放大器控制信号φPn。因 此，比放大器选择信号φSn上升早而和放大器选择信号φSn同时下降的放 大器控制信号φPn能被容易地产生。
那就是说，通过对用于相关的放大器A(x)的放大器选择信号φS(x) 的脉冲和边沿定时提前的脉冲(即用于先被选择的放大器A(y)的放大器 选择信号φS(y))执行逻辑或，水平扫描电路5为各个放大器A1、A2、… 产生每个放大器控制信号φP1、φP2、…。
在图3和4所示的实例中，放大器控制信号φPn比放大器选择信号φ Sn早上升一个时钟。如果放大器控制信号φPn早上升两个时钟，则通过对 放大器选择信号φSn和放大器选择信号φSn-2执行逻辑或来产生放大器控 制信号φPn。用类似的方法可能使放大器控制信号φPn早上升多个时钟。 然而，注意，由于在图3所示的设计中不可能使第一放大器控制信号φP1 比放大器选择信号φS1早上升两个时钟，所以在移位寄存器中触发器FF1 的在前级设置额外的触发器来执行虚(dummy)移位。
通过上述实例的水平扫描电路5，当放大器控制信号φP上升时开关 Shd被关闭，而放大器A的输出返回到公式(1)表达的值。
当水平传输完成和放大器选择信号φS下降时，放大器控制信号φP也 下降并且放大器A返回到等待状态。
通过如上述的为列分别设置的放大器A的放大器驱动方法，和水平信 号线HL的数目相同数目的放大器A被激活。其它的放大器A处于等待状 态，并且电流不流动。因此，功耗低。而且，由于每个水平信号线HL的数 据率减少，所以放大器A不需要高驱动能力，使得可能为各列设置放大器 A。
图5A到图5D表示为各列设置的放大器A的具体实例电路。在所有的 实例中，形成反相放大器。图5A表示典型的源接地放大器，其中晶体管 T10为等待而额外设置。信号xφP表示信号φP的反相脉冲。
图5B表示差动放大器，其具有当提供反馈时能用Vref控制阈值电压 Vat的优势。而且在这个实例中，为等待额外设置晶体管T10。
图5C表示调整共发共基放大器(regulated cascode)电路，其中设置辅 助放大器a2来增加源接地放大器a1的增益。在1990年2月第25卷第1 期的《IEEE Journal of Solid-State Circuit》中详细记载一种调整共发共基放 大器。而且在这个实例中，晶体管T10是为等待而额外设置的。
图5D表示修正，其中为等待设置的晶体管T10以不同的方式设置，其 中晶体管没有串联布置，使得改善对变化的不敏感。尽管图5D所示的电路 是对图5A所示电路的修正，但等待晶体管的相似连接也能用于图5B所示 的电路。
如上所述，通过多个水平信号线HL来并行执行水平传输，而为输出用 多路复用器8来顺序选择多个水平信号线HL。
图6表示多路复用器8的实例电路。
多路复用器8包括分别和水平信号线HL1到HLn相关的采样电路51-1 到51-n，和输出放大器50。
每个采样电路51-1到51-n由四个开关Sm和电容Cm形成。
例如，采样电路51-1包括开关Sm11、Sm21、Sm31、和Sm41，以及 电容Cm1。用信号φm11、φm21、φm31、和φm41来打开或关闭开关Sm11、 Sm21、Sm31、和Sm41。例如，用多路复用器8中的定时发生器(没有被 示出)来产生信号φm11、φm21、φm31、和φm41，以使信号参考水平 同步信号在特定定时被升高到H电平。
开关Sm11允许水平信号线HL1被连接到电容Cm1。开关Sm21允许 用于电容Cm1的基准连接到参考电压Vref1。开关Sm31和Sm41允许电容 Cm1的电荷被传输到输出放大器50。那就是说，当开关Sm31和Sm41被 打开时，电容Cm1被连接在输出放大器50的反馈路径中。
其它的采样电路51-2到51-n与采样电路51-1结构类似。
输出放大器50的非反相输入V+与参考电压Vref2连接。
图7表示多路复用器8的工作时序图。
如参照图2所描述的，用于驱动水平信号线HL的各列的放大器A按 照象素周期的定时移位顺序操作，以使它的输出也顺序移位一个象素周期。
按上述的水平传输操作被放大器A保持的象素信号在多个水平信号线 HL上以一个时钟周期(一个象素周期)的移位而重叠地传输，正如图7的 (a)、(b)和(c)部分的信号D1、D2和D3所示。
将参考图7的(a)和(d)部分对水平信号线HL1和采样电路51-1进 行描述。
在时刻t0处，信号φm11和φm21上升到H电平，以使开关Sm11和 Sm21都被打开。参考参考电压Vref1，水平信号线HL1的输出对电容Cm1 充电。
在时刻t1处，信号φm11下降到L电平，而在时刻t2处，信号φm21 下降到L电平。因此，开关Sm11和Sm21被顺序关闭，以使水平信号线 HL1上的电压被电容Cm1采样。
最后，在时刻t3处，信号φm31和φm41同时上升到H电平，以使开 关Sm31和Sm41被同时打开，由此电容Cm1被连接到输出放大器50。
由于电容Cm1被连接在输出放大器50的输出端Vout和它的负输入端 V-之间，所以产生虚拟接地，并且输出放大器50输出积分在电容Cm1而对 参考电压Vref2的电位差作为输出Vout。将水平信号线HL1的输出表示成 Vh11而放大器的输出电压表示成Vout，则输出电压Vout能表达成：
Vout＝Vref2+(Vh11-Vref1)      (3)
假定参考电压Vref1和参考电压Vref2相等，公式(3)能被重写为：
Vout＝Vh11                    (4)
因此，水平信号线HL1的输出，即如由公式(1)表达的放大器A的输出 被直接输出。优选地，当不存在特别的理由选择其它的值时，参考电压Vref1 和Vref2被选成是相等的。
尽管上面对于水平信号线HL1和采样电路51-1作出描述，如参考图7 的(b)、(c)、(e)、(f)、和(g)部分将理解，采样电路51-2到51-n为具 有一个象素周期的定时移位的水平信号线HL2到HLn重复类似的操作，以 使数据被连续地传输到输出放大器。
因此，例如，如图7的(a)、(b)、和(c)部分所示，出现在水平信 号线HL1、HL2、和HL3上的信号D1、D2和D3以图7的(h)部分所示 的输出Vout处的串行数据的形式被输出。
通过按照上述电路实现多路复用器8，通过多个水平信号线HL1到HLn 并行传输的数据被有效地转换成单一线串行数据。尽管在上述的实施例中 仅设置单一输出放大器50，但可设置多个输出放大器来形成多个输出通道。 这是可能的，只不过通过改变开关Sm3*和Sm4*的连接和工作时序。
如上所述，根据第一实施例，用电荷积分放大器9来有效读取象素信 号是可能的。而且，由于用黑电平控制电路6和钳位电压输出放大器7来 产生电容Cs的预充电电压，所以能控制黑电平而不受放大器A的阈值电压 之中变化的影响。
而且，在有效周期，在保持在水平消隐周期中读取的信号时，电荷积 分放大器9被允许进入等待状态。因此，电荷积分放大器9仅在水平传输 定时被激活并在其它周期进入等待状态，以使功耗被显著减少。
而且，通过用多个并行的水平信号线HL1到HLn执行水平传输，每个 水平信号线HL的数据率被减少。因此，可能用具有低驱动能力的为各列设 置的放大器A来驱动水平信号线HL。因此，避免设置具有高驱动能力的放 大器而引起的布局面积的增加。而且，由于设置多路复用器8，被多个水平 信号线HL1到HLn并行传输的数据被有效转换成串行数据。
第二实施例
图8表示根据本发明第二实施例的结构。在实施例的以下描述中，与 图1中对应的部分用相同的数字表示，并且它们的描述将被省略。
图8所示的结构与图1所示的第一实施例的结构基本相同，但是区别 在于，从水平扫描电路5输出的信号φS(φS1、φS2、…)被公用为放大 器控制信号和放大器选择信号。
那就是说，水平扫描电路5提供信号φS来控制放大器A的等待并控 制开关Shd。
在上述的第一实施例中，考虑到放大器A从等待状态返回的时间，如 参考图2所示，要使放大器控制信号φP比放大器选择信号φS上升得稍早。 如果放大器A没有花费很多时间从等待状态返回，如图8所示，可能将信 号φS用作信号φP。
因此，水平扫描电路5被简化，而且由于垂直线(在列方向上的线) 的数目被减少，便利布局。
在公共的信号被用作使放大器A从等待状态返回的放大器控制信号φ P和用作将放大器A连接到水平信号线HL的放大器选择信号φS的情况下， 能用图9所示的电路实现水平扫描电路5。
图9所示的设计与图3所示的设计区别在于，省略用于产生放大器控 制信号φP的或门，以使图9所示的设计比图3所示的设计更简单。图10 表示图9所示的设计的工作时序，它和图4所示的工作时序相同，除了放 大器控制信号φP被省略(即，放大器选择信号φS也用作为放大器控制信 号φP)。
第三实施例
图11表示本发明的第三实施例。在这个实施例中，用可变电容实现电 荷积分放大器9中的放大器A的反馈电容Csv(Csv1、Csv2、…)。
因此，公式(1)中的项Ccp/Cs变得可变，使得实现可变增益的放大 器。
容易理解，通过允许用开关从多个电容来选择能实现可变电容Cvs。在 那种情况下，从放大器驱动电路4中输出用于选择电容的脉冲。
根据第三实施例，能在电荷积分放大器9中实现照相机系统中需要的 可编程增益放大器(PGA)。因此，能简化后续级的系统，并增加早先级的 增益。相应地，即使当象素信号电平小时，也可保证足够的信号幅度，并 改善对噪声的不敏感性。
第四实施例
图12表示本发明的第四实施例。
在第四实施例中，固定的电压VrefPC被用作用于电荷积分放大器9中 反馈电容Cs的预充电电压。
黑电平控制电路6和钳位电压输出放大器7产生钳位电压，其反馈到 多路复用器8的参考电压Vref2(参考图6)。
然后，公式(3)中的参考电压Vref2，即多路复用器8中输出放大器 50的基准，用作为基于黑电平的钳位电压，以使黑电平被适当地控制。
在第一实施例的情况下，由于被读取的象素信号的基准是基于黑电平 而被控制，所以仅能在水平消隐周期中控制黑电平，即在水平周期只有一 次。与之相反，当用图12所示的多路复用器8实现钳位时，没有限制钳位 操作的时间，使得能在任何时间控制黑电平。
因此，黑电平的控制不限于有关时间长度和次数，以使钳位电路用于 实现稳定性和高跟踪能力。
第五实施例
图13表示本发明的第五实施例。在第五实施例中，与图12所示的第 四实施例类似，黑电平控制电路6和钳位电压输出电路7产生钳位电压， 其被反馈到多路复用器8的参考电压Vref2。在这种情况下，由于不需要通 过预充电反馈电容Cs来控制黑电平，所以从图12所示的设计中省略开关 Spc和Spx和参考电位VrefPC。在一些情形这种电路结构是可行的。
如上述构造的电路的操作和图2所示的时序图的操作相同，除省略信 号φPC和φXPC。
根据这个实施例，电路结构得到简化。然而，公式(1)中表达的输出 Vout被表达成：
Vout＝(Ccp/Cs)Vsig+Vat        (5)
以使输出Vout参考放大器的阈值电压Vat操作。由于预期阈值电压在 各列上的放大器A中变化，所以设计中必须注意。
第六实施例
在上述的实施例中，设置多个水平信号线HL，使水平信号线HL之间 的耦合引起取决于布局的问题。而且，由于必须用为各列设置的不具有高 驱动能力的放大器A来驱动长的水平信号线HL，可假定，阻抗高，而且噪 声可能经由寄生电容等进入。
因此，在第六实施例中，为克服上述的问题，在多个水平信号线HL1 到HLn之间设置屏蔽线SiL，并且将屏蔽线SiL和多路复用器8的参考电压 Vref1耦合。
那就是说，在每对水平信号线HL之间设置屏蔽线SiL来阻止耦合。而 且，水平信号线HL通过寄生电容Cx与屏蔽线SiL耦合，而且屏蔽线和参 考电压Vref1连接，以使水平信号线HL的电位与图6所示的用于采样水平 信号线HL的电容Cm的电位相等。因此，阻止噪声经由寄生电容Cx进入。
修改
尽管以上已经描述本发明的各实施例，但落在本发明范围之内的多种 修改是可能的。
本发明具有以下主要特征：
(1)为各列设置的电荷积分放大器在保持在水平消隐周期中读取的象 素信号时进入等待状态。
(2)在为各列设置的电荷积分放大器中，基于黑电平自动控制用于在 读取操作时对反馈电容进行预充电的参考电位。
(3)并行使用多个水平信号线HL从各个电荷积分放大器水平传输象 素信号。
本发明覆盖具有这三个特征之一或任何结合的任何设计。
例如，当图1所示的设计被修改，以使水平信号线HL的数目为一，并 使多路复用器8被省略时，修改的设计具有特征(1)和(2)。
当图12所示的设计或图13所示的设计被修改，以使水平信号线HL 的数目为一，并使多路复用器8被省略时，修改的设计具有特征(1)。
当图1所示的设计被省略，以使黑电平控制电路6和钳位电压输出放 大器7被省略并使在固定电位提供预充电电压时，修改的设计具有特征(1) 和(3)。
本发明能以包括上述修改的多种形式实现。
而且，尽管在上述的实施例中用电荷积分放大器从垂直信号线VL的列 读取信号，但本发明并不限于包括电荷积分放大器的设计。
在这种在驱动多个水平信号线的时序互相重叠一个时钟定时移位的方 式下传输模拟信号的方法，不限于按照上述实施例用于固态成像装置中， 还能用于其它领域。
例如，当按照本发明的并行传输被用于精确和快速地从一批行或一批 行和列如模拟存储器读取模拟数据时，允许在低功耗下精确和快速的读取。
那就是说，当在模拟存储器装置或其类似装置中沿一行或多行设置用 于保持模拟信号的模拟信号保持部件时，将模拟信号从模拟信号保持部件 输出到各列的垂直信号线，并且用为各列设置的放大器读取模拟信号保持 部件的信号值。
然后，由各个放大器保持的模拟信号被分配给多个水平信号线并由此 被传输。
按照本发明的固态成像装置可以是由单个芯片实现的固态成像装置或 由一组芯片实现的模块型固态成像装置。当按照本发明的固态成像装置由 一组芯片实现时，则分别设置用于成像的传感器芯片、用于数字信号处理 的信号处理芯片等等，并可任选地包括光学系统。图15中表示了一个实例 结构。
在本发明各实施例的描述中，表示象素的布局或者线的方向的“行” 和“列”分别指的是矩阵的水平方向和垂直方向。然而，本发明不局限于 上述的部件布局。例如，可以经由在水平方向延伸的信号线从象素到成像 区域的外边读取信号。而且，“行”和“列”的方向取决于“行”和“列” 是怎样定义的。例如，当“行”表示垂直方向时，要互相交换“行”和“列” 来解释本发明。
而且，即使当象素没有严格地按矩阵的形式排列时，例如，当象素按 移位半个节距排列时，本领域技术人员也能适当地设置“行”和“列”并 应用本发明。