技术领域
[0001] 本
专利文件中公开的技术和实施方式涉及模数转换(ADC)电路和包括其的CMOS图像传感器(CIS)。
背景技术
[0002] 已经开发出通过CMOS工艺实现的互补金属
氧化物
半导体(CMOS)图像传感器(CIS)，以具有比其他竞争产品更低的功耗、更低的成本和更小的尺寸。因此，CMOS图像传感器(CIS)已经被深入研究并迅速得到广泛使用。具体地，CMOS图像传感器(CIS)已经被开发为具有比其他竞争产品更高的图像
质量，使得与竞争产品相比，CMOS图像传感器(CIS)的应用范围最近已经扩展到需要更高
分辨率和更高
帧速率的视频应用。
发明内容
[0003] 所公开的技术的各种实施方式涉及提供模数转换(ADC)电路和包括该电路的CMOS图像传感器，其基本上消除了由于
现有技术的限制和缺点而导致的一个或更多个问题。
[0004] 所公开技术的实施方式涉及模数转换(ADC)电路和CMOS图像传感器，其被设计为使用不同的行
驱动器同时驱动彼此相邻的成对的两个
像素，以便去除并消除从这两个像素接收的噪声
信号。
[0005] 根据本公开的实施方式，一种模数转换ADC电路包括：第一列线，所述第一列线被配置为从第一像素接收第一像素信号，所述第一像素信号响应于入射在第一像素上的光而产生；第二列线，所述第二列线被配置为从与所述第一像素邻近的第二像素接收第二像素信号，所述第二像素信号响应于入射在所述第二像素上的光而产生；以及相关双
采样CDS电路，所述相关双采样CDS电路被配置为通过将所述第一像素信号、所述第二像素信号、第一斜坡信号和第二斜坡信号彼此进行比较来执行相关双采样CDS操作。所述相关双采样CDS电路可以通过在第一操作时段中选择第一列线来对所述第一像素信号执行相关双采样CDS操作，并可以通过在第二操作时段中选择所述第一列线和所述第二列线来对所述第一像素信号和所述第二像素信号执行所述相关双采样CDS操作。
[0006] 根据本公开的另一实施方式，一种
互补金属氧化物半导体CMOS图像传感器，该CMOS图像传感器包括：第一像素，所述第一像素被配置为通过第一列线输出第一像素信号；第二像素，所述第二像素与第一像素邻近，并且所述第二像素被配置为通过第二列线输出第二像素信号；和模数转换ADC电路，所述模数转换ADC电路被配置为通过将所述第一像素信号、所述第二像素信号、第一斜坡信号和第二斜坡信号彼此进行比较来执行相关双采样CDS操作，对一个或更多个采样信号进行计数，将计数结果信号作为
数字信号输出。所述第一像素可以在第一操作时段中被激活。所述第一像素和所述第二像素可以在第二操作时段中被激活，从而执行相关双采样CDS操作。
[0007] 根据本公开的另一实施方式，一种互补金属氧化物半导体CMOS图像传感器，该CMOS图像传感器包括：像素阵列，所述像素阵列设置有沿行方向和列方向排列的多个像素，并且所述像素阵列被配置为输出与入射光对应的多个像素信号；行解码电路，所述行解码电路被配置为产生用于驱动所述像素阵列的驱动信号；斜坡发生器，所述斜坡发生器被配置为产生单对斜坡信号；以及模数转换ADC电路，所述模数转换ADC电路被配置为响应于所述单对斜坡信号将所述多个像素信号转换为数字信号。所述行解码电路在第一操作时段中选择所述多个像素中的任一个，并在第二操作时段中从所述多个像素当中选择彼此邻近的一对像素。
[0008] 应理解，本公开的前述一般描述和以下详细描述都是示例性和解释性的，并且旨在提供对要求保护的本公开的进一步说明。
附图说明
[0009] 当结合附图考虑时，通过参照以下详细描述，所公开技术的上述和其他特征和优点将变得显而易见，在附图中：
[0010] 图1是示出根据本公开技术的实施方式的设置有ADC电路的CMOS图像传感器的示例的表示的示意图。
[0011] 图2是示出根据本公开技术的实施方式在图1中示出的像素阵列和行解码电路的示例的表示的示意图。
[0012] 图3是示出根据本公开技术的实施方式在图1中示出的斜坡发生器的示例的表示的详细电路图。
[0013] 图4是例示图1中所示的ADC电路的示例的表示的详细电路图。
[0014] 图5是例示图1中所示的ADC电路的另一个示例的表示的电路图。
[0015] 图6是例示图1中所示的单位像素的示例的表示的详细电路图。
[0016] 图7是例示图6中所示的单位像素的操作的示例的表示的时序图。
[0017] 图中每个元件的符号：
[0018] 100：像素阵列
[0019] 200：行解码电路
[0020] 300：斜坡发生器
[0021] 400：模数转换(ADC)电路
具体实施方式
[0024] 已经开发出CMOS图像传感器以提供更高的分辨率和/或更高的
帧速率。更高分辨率的CMOS图像传感器(CIS)具有更小的像素(即，更小尺寸的单位像素)和更大的像素阵列，使得插置在列之间的
模数转换器(ADC)彼此更靠近。另外，要处理的数据量和每个像素中发生的
开关操作的数量增加。因此，噪声量也增加，这是整个数据转换处理中不希望发生的。
[0025] 为了解决上述问题，已经提出了用于去除(或消除)噪声的技术。目前可用的技术之一提出通过将像素噪声与斜坡信号相互作用来移除噪声。然而，像素阵列中产生的像素噪声在
相位和大小上与由斜坡发生器复制的噪声略有不同。这是因为由像素数据的转换产生的噪声不仅可以包括像素噪声，而且还可以包括各种其他类型的噪声。如果功率变得不稳定或
温度变化足够大，则其他类型的噪声变得更多，因此在CMOS图像传感器中去除或消除噪声变得更加困难。在认识到当前可用的噪声去除技术的限制之后，所公开技术的一些实施方式提供了有效地降低CMOS图像传感器的噪声的技术。
[0026] 图1是示出根据所公开技术的实施方式的设置有ADC电路的CMOS图像传感器10的示意图。
[0027] 参照图1，CMOS图像传感器10可包括像素阵列100、行解码电路200、斜坡发生器300、模数转换(ADC)电路400、输出缓冲器500和控制器600。
[0028] 像素阵列100可以包括布置成行和列的像素，以获取图像数据。每个像素包括光电转换元件，以将入射
光信号转换为
电信号。例如，光电转换元件可以包括光电
二极管、光电晶体管、光电
门或钉扎
光电二极管(pinned photodiode)。像素阵列100可以将像素信号(例如，OUT1和OUT2)输出到ADC电路400。控制电路或控制器600被提供作为联接到像素阵列的电路的一部分，以控制图像像素阵列100的操作特性。在一些实施方式中，像素阵列100可以通过从行解码电路200接收的驱动信号(诸如重置信号RX、传输信号TX和选择信号SX)来操作。
[0029] 在从控制器600接收到
控制信号CON时，行解码电路200可以选择布置在一个或更多个对应的行线上的像素阵列100的像素以控制所选择的像素。
[0030] 所公开技术的一些实施方式提出了在包括第一操作时段和第二操作时段的两个不同时段中操作CMOS图像传感器100。例如，在第一操作时段(稍后描述)中，行解码电路200可以产生选择信号SC以选择行线中的任一条。在第一操作时段之后的第二操作时段(稍后描述)中，行解码电路200可以产生选择信号SC以选择两条相邻的行线(即，在第一操作时段中选择的行线及其相邻行线)。在结合图7进一步描述的一些实施方式中，行解码电路200还可以在第一操作时段和第二操作时段中的每一个操作时段期间激活重置信号RX和传输信号TX。
[0031] 所公开技术的一些实施方式提出了在第一操作时段期间激活像素并且在第二操作时段期间同时激活成对的两个相邻像素。在第二操作时段期间激活的成对的两个相邻像素可以包括在第一操作期间激活的像素及其相邻像素。通过在第二操作时段期间同时激活一对像素，具有相同结构并同时激活的两个相邻像素在相同条件下(例如，相同的重置信号RX、相同的传输信号TX和相同的选择信号SX)可以具有相同的噪声分量。例如，在第二操作时段期间从一对像素传送到ADC电路400的像素信号OUT1和OUT2可以具有相同的噪声分量。因此，在ADC电路400的比较操作模式中，从两个像素接收的噪声信号(例如，OUT1和OUT2)彼此抵消，由此消除了源噪声。
[0032] 如图1所示，在从控制器600接收到控制信号CON时，斜坡发生器300可以产生斜坡信号RAMP1和RAMP2，并且可以将产生的斜坡信号RAMP1和RAMP2输出到ADC电路400。根据所公开技术的一个实施方式，斜坡发生器300可以产生一对斜坡信号RAMP1和RAMP2。
[0033] ADC电路400可以将从像素阵列100产生的模拟像素信号OUT1和OUT2转换为数字信号。ADC电路400可以将从像素阵列100产生的像素信号OUT1和OUT2与从斜坡信号发生器300接收的斜坡信号RAMP1和RAMP2进行比较。响应于像素信号OUT1和OUT2与斜坡信号RAMP1和RAMP2之间的比较，ADC电路400可以通过对从控制器600接收的
时钟信号CLK进行计数来输出基于列的计数信号CNT。
[0034] 输出缓冲器500可以
锁存或保持从ADC电路400接收的计数信号CNT。输出缓冲器500可以锁存或保持计数信息，并且可以响应于输出控制信号OCON依次输出像素数据。
[0035] 控制器600可以控制行解码电路200、斜坡发生器300、ADC电路400和输出缓冲器500。控制器600可以包括定时发生器。控制器600可以根据时间的流逝控制为输出由图像传感器感测的图像数据所需的整个过程。
[0036] 图2是例示图1中所示的像素阵列100和行解码电路200的示意图。
[0037] 参照图2，像素阵列100可包括像素电路101和
偏置电路120，像素电路101包括按行和列排列的像素，偏置电路120联接到像素电路101。行解码电路200联接到像素电路101并包括分别联接到像素电路101中的不同行中的像素的行驱动器210、220、230、240......。
[0038] 像素电路101可以包括基于行线RL1、RL2......在行方向上布置并且基于分别联接到不同的像素列的成对列线CL1和CRL2在列方向上布置的多个像素110a至113a、110b至113b和110c至113c。在接收入射光时，像素110a至113a、110b至113b和110c至113c中的每一个可以在对应的一对列线CL1和CL2处输出像素信号OUT1和OUT2。
[0039] 各个像素110a至113a、110b至113b和110c至113c可以联接在行线和列线之间。例如，两条列线CL1和CL2可以布置在每列像素(例如包含在图2中的第一列中的像素110a至113a)的两侧。第一列的第一像素110a可以联接到行线RL1和左列线CL1。第一列的第二像素
111a可以联接到行线RL2和右列线CL2。
[0040] 在联接到一对列线CL1和CL2的每列中，布置在一列中的奇数行
位置(即，奇数行)的像素110a和112a可以联接到左列线CL1，并且布置在一列中的偶数行位置(即，偶数行)的像素111a和113a可以联接到右列线CL2。
[0041] 偏置电路120可以联接到用于不同列的成对列线CL1和CL2，以经由每列中的一对列线CL1和CL2中的一条列线向像素110a至113a、110b至113b和110c至113c中的每一个提供驱动
电流。在图2中所示的示例中，偏置电路120可以包括用于不同列的多对电流源I1和I2，每对电流源联接到相应列的相应一对列线CL1和CL2。电流源I1和I2可以产生用作基准电流的恒定电流，使得电流源I1和I2可以作为各个像素110a至113a、110b至113b和110c至113c的电流源操作。
[0042] 尽管为了便于描述，本公开的实施方式已经示例性地公开了偏置电路120包括电流源I1和I2，但应该注意的是，偏置电路120还可以包括
电阻元件，例如
电阻器，可变电阻器等。
[0043] 可以布置偏置电路120的电流源，使得仅一个电流源联接到一条列线。因此，电流源I2可以联接到列线CL1，并且电流源I1可以联接到列线CL2。换句话说，联接到奇数行的像素110a和112a可以共享电流源I2，并且联接到偶数行的像素111a和113a可以共享电流源I1。
[0044] 尽管为了便于描述，所公开的技术的实施方式示例性地公开了仅一个电流源联接到仅一条列线，但是如果使用许多列线，则列线可以被分组为至少两个列组或至少三个列组，并且可以仅为每个列组分配一个公共电流源。
[0045] 行解码电路200中的每个行驱动器可以产生驱动信号DRV以控制像素阵列100中的对应行中的各个像素。在这种情况下，驱动信号DRV可以包括用于控制相应行中的每个像素的选择信号SX、传输信号TX和重置信号RX。
[0046] 行解码电路200中的行驱动器210至240可以由控制信号CON驱动，以通过像素阵列100的行线将相应的驱动信号DRV提供给不同的像素行，例如像素行110a、110b、110c.....，像素行111a、111b、111c......，像素行112a、112b、112c......等。
[0047] 可以通过控制信号CON选择性地激活多个行驱动器210至240。多个行驱动器210至240可以分别联接到多条行线，并且在接收到控制信号CON时，可以选择联接到通过控制信号CON激活的相应行线的像素。换句话说，行驱动器210～240可以通过使用相应的行线来选择像素并控制所选像素的操作。
[0048] 在一些实施方式中，可以在多个行驱动器210至240当中同时激活彼此相邻的一对行驱动器。例如，如果同时激活两个不同的行驱动器210和220，则可以选择第一行线RL1和第二行线RL2。在该实施方式中，可以同时激活第一列线CL1和第二列线CL2。因此，可以激活彼此相邻并且在第一列线CL1和第二列线CL2之间的第一像素110a和第二像素111a。如果同时选择两个不同的行驱动器230和240，则可以激活彼此相邻且在第一列线CL1和第二列线CL2之间的第三像素112a和第四像素113a。
[0049] 因此，如果同时激活彼此相邻的行驱动器210和220，则可以选择与列线CL1和奇数行线RL1联接的像素110a和与列线CL2和偶数行线RL2联接的像素111a。
[0050] 如上所述，在所公开的技术的一些实施方式中，可以同时驱动彼此相邻的两个行驱动器(例如，210和220)以激活联接到由行驱动器210和220激活的相邻行线的一对像素110a和111a。由行驱动器210驱动的像素110a可以产生包括像素噪声的像素信号OUT1。由另一个行驱动器220驱动的像素111a可以产生包括像素噪声的像素信号OUT2。由另一个行驱动器220驱动的像素111a可以具有与像素110a相同的结构。因此，从单对的两个像素110a和
111a产生的像素信号OUT1和OUT2可以具有相同的噪声分量。通过使用在ADC电路400中的相关双采样(CDS)电路中采用的共模抑制比(CMRR)特性，可以消除或去除从像素阵列100传输到ADC电路400的像素信号OUT1和OUT2的相同噪声分量。
[0051] 图3是例示图1中所示的斜坡发生器300的示例的详细电路图。
[0052] 参照图3，斜坡发生器300可以包括多个电流
数模转换(DAC)单元310和电阻器电路320，其中，每个DAC单元联接到相应的电阻器电路320。在这种情况下，电流DAC单元310可以响应于偏置
电压VBIAS而产生斜坡信号RAMP1和RAMP2。
[0053] 电流DAC单元310可以包括晶体管P1和开关SW1和SW2。晶体管P1可以响应于偏置电压VBIAS而选择性地提供
电源电压VDDRAMP。在这种情况下，晶体管P1可以作为可变电流源操作，以响应于偏置电压VBIAS而调节提供给开关SW1和SW2的微电流。
[0054] 开关SW1和SW2可以共同联接到晶体管P1，并且可以以互补的方式通过使能信号EN和ENb来操作。在这种情况下，使能信号EN的相位可以与另一个使能信号ENb的相位相反，并且使能信号EN和ENb可以包含在从控制器600接收的控制信号CON中。
[0055] 多个电流DAC单元310可通过调节联接到使能信号EN和ENb的开关SW1和SW2(例如，晶体管)的数量来产生斜坡信号RAMP1和RAMP2。在这种情况下，斜坡信号RAMP1的电压电平可以根据时间的流逝而周期性地增大，并且另一个斜坡信号RAMP2的电压电平可以根据时间的流逝而周期性地减小。
[0056] 另外，电阻器电路320可以控制从电流DAC单元310产生的斜坡信号RAMP1和RAMP2的负载，并且可以输出受控斜坡信号RAMP1和RAMP2。电阻器电路320可以包括可变电阻器R1和R2。可变电阻器R1可以联接在开关SW1和接地
端子之间，并且因此可以输出斜坡信号RAMP1。可变电阻器R2可以联接在开关SW2和接地端子之间，并且因此可以输出斜坡信号RAMP2。
[0057] 根据实施方式的斜坡发生器300可以通过电流DAC单元310的差分操作来驱动，使得施加到输出
节点ND1和ND2的一对斜坡信号RAMP1和RAMP2可以具有相同的噪声分量。换句话说，由于使用相同的斜坡发生器300产生两个斜坡信号RAMP1和RAMP2，所以两个斜坡信号RAMP1和RAMP2可以具有相同的噪声分量。因此，具有相同噪声分量的斜坡信号RAMP1和RAMP2可以被施加到下游ADC电路400中的列电路(诸如ADC电路400中的相关双采样(CDS)电路410)，使得可以根据在ADC电路400中的列中的相关双采样(CDS)电路410中采用的共模抑制比(CMRR)特性而消除或去除从斜坡发生器300产生的噪声。
[0058] 图4是例示图1中所示的ADC电路400的示例的详细电路图。
[0059] 参照图4，ADC电路400可以包括列的阵列，每个列包括相关双采样(CDS)电路410和列计数器420。
[0060] 在ADC电路400中的每一列中，CDS电路410可以响应于从像素阵列100接收的像素信号OUT1和OUT2以及从斜坡发生器300接收的斜坡信号RAMP1和RAMP2而产生CDS采样信号(CDS)。为了消除或去除每个像素的偏移值，CMOS图像传感器可以将光入射在相应像素上之前获得的像素信号(即，重置信号)与光入射在相应的像素上之后获得的像素信号(即，图像信号)进行比较。通过这样做，CMOS图像传感器可以获得每个像素的像素信号，该像素信号由实际入射光引起而不受其他因素(例如，每个像素的偏移值)的影响。在下文中，将上述方案称为相关双采样(CDS)。对于像素信号OUT1和OUT2上的ADC(模数转换)操作，CDS电路410可以使用在高到低(HL)方向上依次减小并且在从低到高(LH)方向上依次增大的斜坡信号RAMP1和RAMP2。
[0061] CDS电路410可以包括多个电容器C1至C4和多个比较器411。电容器C1至C4可以被包括在ADC电路400的输入级中，并且可以减小从斜坡发生器300接收的随机噪声的噪声频带。无论
输入信号的直流(DC)电平如何，电容器C1至C4都可以用于仅传输电压变化量。
[0062] 多个电容器C1至C4当中的一对电容器C1和C4可以从像素阵列100接收像素信号OUT1和OUT2。多个电容器C1至C4当中的剩余一对电容器C2和C3可以从斜坡发生器300接收斜坡信号RAMP1和RAMP2。因此，电容器C1至C4可以一一对应地联接到像素信号OUT1和OUT2以及斜坡信号RAMP1和RAMP2。电容器C1和C2中的每一个的一端可以共同联接到节点CND1，并且电容器C3和C4中的每一个的一端可以共同联接到节点CND2。
[0063] 比较器411可以通过电容器C1和C4从列线CL1和CL2接收像素信号OUT1和OUT2。比较器411可以被分配给列线CL1和CL2中的每一个。比较器411可以通过电容器C2和C3从斜坡发生器300的
输出节点ND1和ND2接收斜坡信号RAMP1和RAMP2。也就是说，包含在ADC电路400中的每个电容器411可以接收斜坡信号RAMP1和RAMP2。如上所述，使用相同的斜坡发生器300产生两个斜坡信号RAMP1和RAMP2，因此，两个斜坡信号RAMP1和RAMP2可以具有相同的噪声分量。另外，从两个像素110a和111a产生的像素信号OUT1和OUT2可以具有相同的噪声分量，这是因为两个像素110a和111a联接到由两个行驱动器210和220激活的相邻行线。因此，比较器411可以接收具有相同噪声分量的输入信号。
[0064] 根据实施方式的ADC电路400可以通过包含在CDS电路410的输入级中的多个电容器C1至C4来抑制特定
频率或更大频率的噪声功率。例如，一对电容器C1和C4可以将相同的像素噪声分量发送到比较器411，并且可以由消除或去除每个像素的偏移值的CDS电路来消除或去除像素信号OUT1和OUT2的噪声分量。一对电容器C2和C3可以将相同的斜坡噪声分量发送到比较器411，并且可以由消除或去除每个像素的偏移值的CDS电路来消除或去除噪声分量。
[0065] 每个计数器420可以响应于来自比较器411的采样信号CDS来对从控制器600接收的时钟信号CLK进行计数。在一些实施方式中，计数器420可以对通过相关双采样(CDS)方案采样的图像信号和重置信号之间的差值(采样信号CDS)进行计数，并且可以将计数结果作为数字信号输出。例如，计数器420可以响应于重置信号来执行第一计数操作，并且可以在数据转换时段中执行第二计数操作。计数器420可以一一对应地联接到比较器411。可以在控制器600的控制下对每个计数器420的计数值进行初始化。
[0066] 图5是例示用于实现图1中所示的ADC电路400的一列的ADC电路400的另一示例的表示的电路图。
[0067] 参照图5，ADC电路400可以包括没有被包括在图4中的实施方式中的每列中的附加缓冲电路415。
[0068] ADC电路400中的每列的缓冲电路415可以通过根据缓冲控制信号VBUF缓冲斜坡信号RAMP1和RAMP2来减小施加到电容器C2和C3的输入端子的负载。
[0069] 缓冲电路415可以包括与接地电压(VSSA)输入端子
串联联接的多个晶体管M1至M4。在这种情况下，晶体管M1可以联接在电容器C2和接地电压(VSSA)输入端子之间，使得晶体管M1可以通过其栅极端子接收斜坡信号RAMP1。晶体管M4可以联接在电容器C3和接地电压(VSSA)输入端子之间，并且可以通过其栅极端子接收斜坡信号RAMP2。
[0070] 晶体管M2和M3可以通过公共栅极端子接收缓冲信号VBUF，并且可以通过公共漏极端子接收电源电压(VDDA)。晶体管M2和M3可以响应于缓冲信号VBUF向电容器C2和C3提供恒定电流。在这种情况下，缓冲电路415中使用的电源电压VDDA和接地电压VSSA可以具有与比较器411中使用的电源相同的电压电平。
[0071] 图6是例示图1中所示的像素阵列100中的单位像素的示例的详细电路图。
[0072] 图6的实施方式可以应用于图2中示出的多个像素110a至113a、110b至113b和110c至113c。在下文中，将参照单对像素110a和111a提供示例性说明。
[0073] 像素110a可以包括光敏器件PD1、传输晶体管M5、重置晶体管M6、驱动晶体管M7和选择晶体管M8。
[0074] 光敏器件PD1可以执行光电转换功能。光敏器件PD1可以联接在接地电压端子VSSPX和传输晶体管M5之间。光敏器件PD1可以从外部接收光，并且可以基于所接收的光产生光电荷。当光敏器件PD1导通时，光敏器件PD1可以检测入射光并可以产生光电荷。另一方面，当光敏器件PD1截止时，光敏器件PD1不检测入射光。可以使用光电二极管、光电晶体管、光电门或
钉扎光电二极管以及它们的组合中的至少一种来实现光敏器件PD1。
[0075] 响应于施加到传输晶体管M5的栅极端子的传输信号TX，传输晶体管M5可以将光敏器件PD1的光电荷传输到浮置扩散节点FD。在这种情况下，浮置扩散节点FD可以是扩散区域或包括扩散区域，该扩散区域共同联接到传输晶体管M5的一个端子和重置晶体管M6的一个端子。在浮置扩散节点FD中，可以存储与图像信号或初始化电压VDDPX对应的电荷。
[0076] 重置晶体管M6可以响应于施加到其栅极端子的重置信号RX来将电源电压VDDPX传输到浮置扩散节点FD。因此，重置晶体管M6可以响应于重置信号RX来将存储在浮置扩散节点FD中的光电荷重置。在这种情况下，施加到重置晶体管M6的漏极端子的电源电压VDDPX可以是用于将存储在浮置扩散节点FD中的光电荷重置的初始化电压。
[0077] 驱动晶体管M7可以联接在选择晶体管M8和电源电压(VDDPX)输入端子之间，并且其栅极端子可以联接到浮置扩散节点FD。驱动晶体管M7可以产生与存储在浮置扩散节点FD中的电荷对应的电信号，并且可以将产生的电信号发送到选择晶体管M8。在这种情况下，驱动晶体管M7可以用作
源极跟随器缓冲
放大器。
[0078] 选择晶体管M8可以联接在驱动晶体管M7和像素信号(OUT1)输出端子之间，并且可以通过其栅极端子接收选择信号SX。选择晶体管M8可以响应于选择信号SX而输出从驱动晶体管M7接收的电信号作为像素信号OUT1。
[0079] 与像素110a相邻的像素111a可以包括光敏器件PD2、传输晶体管M9、重置晶体管M10、驱动晶体管M11和选择晶体管M12。像素111a可以通过输出节点输出像素信号OUT2。像素111a在结构上与其他像素110a相同，因此这里将省略其详细描述。
[0080] 在图6中，假设像素110a布置在像素阵列100中的第M行中时，用“”表示信号TX、RX和SX，并且假设像素111a布置在像素阵列100中的第N行线中时，用“”表示信号。
[0081] 像素111a和像素110a在结构上彼此相同，使得像素信号OUT1和OUT2具有相同的噪声分量。为了使两个相邻像素110a和111a具有相同的噪声分量，两个像素111a和110a由两个相邻的行驱动器同时驱动。在一些实施方式中，像素110a的噪声复制到像素111a。因此，施加到比较器411的输入端子的噪声分量彼此匹配，使得可以消除或去除在CDS电路410的有效采样操作中遇到的噪声分量。
[0082] 图7是说明图6中所示的单位像素的操作的时序图。
[0083] 参照图7，在线选择时段T1中，行解码电路200可以选择对应的线(例如，像素阵列100的第M行线)。因此，如果选择信号SX被激活，则选择晶体管M8导通。
[0084] 在重置时段T2中，如果重置信号RX
被激活，则浮置扩散节点FD的电压可以由重置晶体管M6重置。浮置扩散节点FD的电压可以被设置为重置电压值，并且重置电压可以减小达驱动晶体管M7的阈值电压，使得得到的电压可以作为像素信号OUT1通过源极跟随器输出。[0085] 此后，在代码转换时段T3中，重置信号RX
被停用并且选择信号SX被激活。由于重置信号RX被停用，因此重置晶体管M6可以截止。结果，在代码转换时段T3中，可以通过ADC电路400对像素110a的重置输出电压进行ADC处理。[0086] 随后，在接收(Rx)数据传输时段T4中，如果传输信号TX被激活，则传输晶体管M5可以导通。因此，存储在光敏器件PD1中的值可以被传送到浮置扩散节点FD，因此浮置扩散节点FD的值会变化。浮置扩散节点FD的改变后的值可以通过驱动晶体管M7传输到像素信号OUT1。
[0087] 随后，在数据代码转换时段T5中，如果传输信号TX被停用，则传输晶体管M5可以截止。结果，在数据代码转换时段T5中，可以通过ADC电路400转换像素信号OUT1的数据代码。
[0088] 其中选择第M行线并且因此激活选择信号SX的时段T1至T5可以对应于第一操作时段。在包括T1至T5的第一操作时段中，可以仅选择一个像素110a，并且可以执行所选择的像素110a的数据转换。
[0089] 随后，如果在初始化时段T6中停用选择信号SX，则选择晶体管M8截止，使得可以完成像素110a的数据转换。在时段T6中，可以重新激活传输信号TX和重置信号RX。因此，传输晶体管M5和重置晶体管M6导通，使得浮置扩散节点FD可以被重新初始化。因此，可以再次清空在完成数据转换的像素110a的光敏器件PD1中留下的电荷。
[0090] 此后，在噪声消除时段T7到T10中，同时激活两个相邻像素110a和111a以消除或去除像素信号的噪声分量。在这种情况下，由第N行线驱动的像素111a可以对应于有源像素。有源像素用于例如通过感测光并将光转换成像素信号来捕获投射到像素阵列100上的图像。已经通过驱动第M行线在先前的时段中操作的像素110a可以被激活以提供与像素111a中相同的噪声条件。在操作方面，因为不感测光以及不将光转换为电信号，像素110a可以与有源像素区分开。
[0091] 通过选择第M行线和第N行线二者来激活选择信号SX和SX的时段T7到T10可以对应于第二操作时段。在时段T7到T10中，可以选择一对像素110a和111a，使得可以执行数据转换处理和噪声消除。
[0092] 结果，在重置时段T7中，行解码电路200可以选择一对线(例如，像素阵列100的第M行线和第N行线)。如果激活选择信号SX和SX，则选择晶体管M8和M12可以导通。
[0093] 在时段T7中，如果重置信号RX和RX被激活，则浮置扩散节点FD的电压可以由重置晶体管M6和M10重置。在这种情况下，由于像素110a的浮置扩散节点FD的电压已经在之前的时段T2中被重置，所以浮置扩散节点FD的电压可以处于空白(blank)状态。
[0094] 像素111a的浮置扩散节点FD的电压可以被设置为重置电压，并且重置电压可以减小达驱动晶体管M11的阈值电压，使得得到的信号可以作为像素信号OUT2通过源极跟随器输出。
[0095] 随后，如果在代码转换时段T8中停用重置信号RX，则重置晶体管M10可以截止。因此，在代码转换时段T8中，可以通过ADC电路400对像素111a的重置输出电压进行ADC处理。
[0096] 此后，在接收数据发送时段T9中，如果激活传输信号TX和TX，则传输晶体管M5和M8可以导通。结果，存储在光敏器件PD2中的值可以被传送到浮置扩散节点FD，因此浮置扩散节点FD的值会变化。浮置扩散节点FD的改变后的值可以通过驱动晶体管M11传输到像素信号OUT2。
[0097] 在这种情况下，由于像素110a不像像素111a那样操作，不感测光且不将光转换为电信号，因此像素110a的浮置扩散节点FD不存储任何光电荷并且是空的。因此，像素110a可以使用具有
黑电平的信号仅发送噪声分量，而不是发送数据。换句话说，当像素信号OUT2具有像素数据和噪声分量二者时，像素信号OUT1可以仅具有噪声分量。也就是说，尽管同时操作两个像素110a和111a，但是不利用光对两个像素110a和111a当中的完成数据转换的像素110a进行充电(即，像素110a可以具有黑数据)，使得像素110a不会输出实质数据。因此，所公开技术的实施方式可以在像素111a的CDS操作期间同时驱动像素111a和与像素111a相邻的另一像素110a，使得从两个像素110a和111a产生的噪声可以彼此抵消。
[0098] 随后，如果在数据代码转换时段T10中停用传输信号TX和TX，则传输晶体管M5和M9可以截止。因此，在时段T10中，像素信号OUT2的数据代码转换可以由ADC电路400执行。
[0099] 此后，在初始化时段T11中，如果选择信号SX和SX被停用，则选择晶体管M8和M12截止，使得可以完成像素111a的数据转换。在时段T11中，可以重新激活传输信号T TX和重置信号RX。结构，传输晶体管M9和重置晶体管M10导通，使得浮置扩散节点FD可以被重新初始化。
[0100] 从以上描述显而易见的是，根据本公开的实施方式的ADC电路和包括其的CMOS图像传感器(CIS)可以有效地去除(或消除)由像素数据的转换产生的噪声。
[0101] 本领域技术人员将理解，实施方式可以以不同于本文所述的方式实施。因此，上述实施方式在所有方面都应被解释为说明性的而非限制性的。
[0102] 尽管已经描述了许多例示性实施方式，但是应该理解，本领域技术人员可以设计出落入所公开技术的范围内的许多其他
修改和实施方式。特别地，在所公开技术的范围内的组成部件和/或布置中可以进行许多变化和修改。除了组成部件和/或布置的变化和修改之外，另选用途对于本领域技术人员而言也是显而易见的。
[0104] 本专利文件要求于2018年9月21日提交的韩国专利申请No.10-2018-0113590的优先权和权益，该申请通过引用整体并入本文。
