量子线路的图形化显示方法、系统、存储介质和电子装置专利检索-块视听技术与设备专利检索查询-专利查询网

量子线路的图形化显示方法、系统、存储介质和 电子装置

阅读：417发布：2021-06-09

专利汇可以提供量子线路的图形化显示方法、系统、存储介质和电子装置专利检索，专利查询，专利分析的服务。并且本发明公开了一种量子线路的图形化显示方法，属于数据处理技术领域。它包括：获取待处理的代码化量子线路；获取所述代码化量子线路中包含的量子比特，及各所述量子比特对应的量子逻辑门；构建与各所述量子比特对应的量子比特时间线，并依次排列显示；构建各所述量子逻辑门的标识符；根据所述代码化量子线路的执行时序，将各所述量子比特对应的所有所述量子逻辑门的所述标识符依次插入对应的所述量子比特时间线。本发明能将量子线路进行图形化显示，可以更加直观形象的查看量子线路，方便用户分析量子线路。，下面是量子线路的图形化显示方法、系统、存储介质和电子装置专利的具体信息内容。

权利要求

1.一种量子线路的图形化显示方法，包括：
获取待处理的代码化量子线路；
获取所述代码化量子线路中包含的量子比特，及各所述量子比特对应的量子逻辑门；
构建与各所述量子比特对应的量子比特时间线，并依次排列显示；
构建各所述量子逻辑门的标识符；
根据所述代码化量子线路的执行时序，将各所述量子比特对应的所有所述量子逻辑门的所述标识符依次插入对应的所述量子比特时间线。
2.根据权利要求1所述的量子线路的图形化显示方法，其特征在于，还包括：
构建与各所述量子比特的对应的量子比特的标识符，并依次排列显示在各所述量子比特对应的所述量子比特时间线的同一端。
3.根据权利要求1所述的量子线路的图形化显示方法，其特征在于，还包括：
获取所述代码化量子线路中包含的经典比特，及各所述经典比特对应的测量操作；
构建与各所述经典比特对应的经典比特时间线，并依次排列显示；
构建各所述测量操作的标识符；
根据所述测量操作的参数，将构建的各所述测量操作的所述标识符插入到对应的经典比特时间线和量子比特时间线，其中，所述测量操作的参数包括所述测量操作所作用的量子比特以及存储对应测量结果的经典比特。
4.根据权利要求3所述的量子线路的图形化显示方法，其特征在于，还包括：
构建与各所述经典比特对应的经典比特的标识符，并依次排列显示在各所述经典比特对应的经典比特时间线的同一端。
5.根据权利要求1所述的量子线路的图形化显示方法，其特征在于，所述获取所述代码化量子线路中包含的量子比特，及各所述量子比特对应的量子逻辑门，包括：
获取所述代码化量子线路中的量子逻辑门序列，并确定所述量子逻辑门序列中包含的量子逻辑门对应作用的量子比特；
根据所述量子逻辑门序列中包含的量子逻辑门对应作用的量子比特，确定所述代码化量子线路中包含的量子比特，及各所述量子比特对应的量子逻辑门。
6.根据权利要求5所述的量子线路的图形化显示方法，其特征在于，所述获取所述代码化量子线路中的量子逻辑门序列，包括：
若所述代码化量子线路中包含处于转置共轭状态的子量子线路，则将所述转置共轭状态的子量子线路进行转置共轭处理，再获取转置共轭处理后的所述代码化量子线路中的量子逻辑门序列。
7.根据权利要求5所述的量子线路的图形化显示方法，其特征在于，所述获取所述代码化量子线路中的量子逻辑门序列，包括：
若所述代码化量子线路中包含嵌套节点，则依次获取所述代码化量子线路中位于嵌套节点之前的量子逻辑门序列、位于嵌套节点内的量子逻辑门序列、以及位于嵌套节点后的量子逻辑门序列。
8.根据权利要求1所述的量子线路的图形化显示方法，其特征在于，所述根据所述代码化量子线路的执行时序，将各所述量子比特对应的所有所述量子逻辑门的所述标识符依次插入对应的所述量子比特线，包括：
对所述代码化量子线路进行执行时序划分，获得位于不同执行时序内的量子逻辑门；
将各同一执行时序内的量子逻辑门，分别插入对应的量子比特时间线。
9.根据权利要求8所述的量子线路的图形化显示方法，其特征在于，对所述代码化量子线路的进行执行时序划分，包括：
获得所述代码化量子线路的信息；
根据当前的所述代码化量子线路的信息，将每个量子比特各自执行的第一位量子逻辑门中的单量子逻辑门的执行时序，划分为同一时序；
当所述第一位量子逻辑门中的两量子逻辑门对应的两个位数均为第一位时，将所述两量子逻辑门的执行时序，划分为所述同一时序；
当所述第一位量子逻辑门中的多量子逻辑门对应的多个位数均为第一位时，将所述多量子逻辑门的执行时序，划分为所述同一时序；
删除所述代码化量子线路的信息包含的、所述同一时序划分完成的量子逻辑门信息，继续执行所述根据当前的所述代码化量子线路的信息，将每个量子比特各自执行的第一位量子逻辑门中的单量子逻辑门的执行时序，划分为同一时序的步骤。
10.一种量子线路的图形化显示系统，包括：
第一获取模块，用于获取待处理的代码化量子线路；
第二获取模块，用于获取所述代码化量子线路中包含的量子比特，及各所述量子比特对应的量子逻辑门；
第一构建模块，用于构建与各所述量子比特对应的量子比特时间线，并依次排列显示；
第二构建模块，用于构建各所述量子逻辑门的标识符；
第一插入模块，用于根据所述代码化量子线路的执行时序，将各所述量子比特对应的所有所述量子逻辑门的所述标识符依次插入对应的所述量子比特时间线。
11.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至9任一项中所述的方法。
12.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至9任一项中所述的方法。

说明书全文

量子线路的图形化显示方法、系统、存储介质和电子装置

技术领域

[0001] 本发明属于数据处理技术领域，尤其涉及一种量子线路的图形化显示方法及系统，以及一种存储介质及电子装置。

背景技术

[0002] 量子计算机，包含两大部分：一部分是经典计算机，负责执行经典计算与控制；另一部分是量子设备，负责执行量子计算。

[0003] 量子程序，是一系列按照一定时序操作量子逻辑门的指令序列，它是由经典语言编写的表征量子比特及其演化的程序，其中与量子计算相关的量子比特、量子逻辑门等等均有相应的经典代码表示。量子程序的执行过程，就是对所有的量子逻辑门按照一定时序执行的过程，并且最后常需要通过量子测量操作将结果读取出来。需要说明的是，时序即各量子逻辑门被执行的时间顺序。

[0004] 量子线路，是最常用的通用量子计算模型，表示在抽象概念下使用量子逻辑门对量子比特进行操作的线路。一个目标量子程序整体上对应有一条总的量子线路，该量子线路中的量子比特总数与量子程序的量子比特总数相同，可以理解为：一个量子程序主要由量子线路、针对量子线路中量子比特的测量操作、保存测量结果的经典比特及控制流节点(跳转指令)组成，一条量子线路可以包含几十上百个甚至千上万个量子逻辑门操作。

[0005] 量子逻辑门包括单量子逻辑门、双量子逻辑门以及多量子逻辑门。量子逻辑门一般使用酉矩阵表示，而酉矩阵不仅是矩阵形式，也是一种操作和变换。一般量子逻辑门在量子态上的作用是通过酉矩阵左乘以量子态右矢对应的矩阵进行计算的。

[0006] 目前大部分量子线路是代码化的，即在量子程序中以程序代码的形式显示，这种方式对量子线路的表达比较抽象，不便于理解和分析。

发明内容

[0007] 本发明提供的一种量子线路的图形化显示方法，包括：

[0008] 获取待处理的代码化量子线路；

[0009] 获取所述代码化量子线路中包含的量子比特，及各所述量子比特对应的量子逻辑门；

[0010] 构建与各所述量子比特对应的量子比特时间线，并依次排列显示；

[0011] 构建各所述量子逻辑门的标识符；

[0012] 根据所述代码化量子线路的执行时序，将各所述量子比特对应的所有所述量子逻辑门的所述标识符依次插入对应的所述量子比特时间线。

[0013] 优选地，还包括：

[0014] 构建与各所述量子比特的对应的量子比特的标识符，并依次排列显示在各所述量子比特对应的所述量子比特时间线的同一端。

[0015] 优选地，还包括：

[0016] 获取所述代码化量子线路中包含的经典比特，及各所述经典比特对应的测量操作；

[0017] 构建与各所述经典比特对应的经典比特时间线，并依次排列显示；

[0018] 构建各所述测量操作的标识符；

[0019] 根据所述测量操作的参数，将构建的各所述测量操作的所述标识符插入到对应的经典比特时间线和量子比特时间线，其中，所述测量操作的参数包括所述测量操作所作用的量子比特以及存储对应测量结果的经典比特。

[0020] 优选地，还包括：

[0021] 构建与各所述经典比特对应的经典比特的标识符，并依次排列显示在各所述经典比特对应的经典比特时间线的同一端。

[0022] 优选地，所述获取所述代码化量子线路中包含的量子比特，及各所述量子比特对应的量子逻辑门，包括：

[0023] 获取所述代码化量子线路中的量子逻辑门序列，并确定所述量子逻辑门序列中包含的量子逻辑门对应作用的量子比特；

[0024] 根据所述量子逻辑门序列中包含的量子逻辑门对应作用的量子比特，确定所述代码化量子线路中包含的量子比特，及各所述量子比特对应的量子逻辑门。

[0025] 优选地，所述获取所述代码化量子线路中的量子逻辑门序列，包括：

[0026] 若所述代码化量子线路中包含处于转置共轭状态的子量子线路，则将所述转置共轭状态的子量子线路进行转置共轭处理，再获取转置共轭处理后的所述代码化量子线路中的量子逻辑门序列。

[0027] 优选地，所述获取所述代码化量子线路中的量子逻辑门序列，包括：

[0028] 若所述代码化量子线路中包含嵌套节点，则依次获取量子线路中位于嵌套节点之前的量子逻辑门序列、位于嵌套节点内的量子逻辑门序列、以及位于嵌套节点后的量子逻辑门序列。

[0029] 优选地，所述根据所述代码化量子线路的执行时序，将各所述量子比特对应的所有所述量子逻辑门的所述标识符依次插入对应的所述量子比特线，包括：

[0030] 对所述代码化量子线路进行执行时序划分，获得位于不同执行时序内的量子逻辑门；

[0031] 将各同一执行时序内的量子逻辑门，分别插入对应的量子比特时间线。

[0032] 优选地，对所述代码化量子线路的进行执行时序划分，包括：

[0033] 获得所述代码化量子线路的信息；

[0034] 根据当前的所述代码化量子线路的信息，将每个量子比特各自执行的第一位量子逻辑门中的单量子逻辑门的执行时序，划分为同一时序；

[0035] 当所述第一位量子逻辑门中的两量子逻辑门对应的两个位数均为第一位时，将所述两量子逻辑门的执行时序，划分为所述同一时序；

[0036] 当所述第一位量子逻辑门中的多量子逻辑门对应的多个位数均为第一位时，将所述多量子逻辑门的执行时序，划分为所述同一时序；

[0037] 删除所述量子线路信息包含的、所述同一时序划分完成的量子逻辑门信息，继续执行所述根据当前的所述代码化量子线路的信息，将每个量子比特各自执行的第一位量子逻辑门中的单量子逻辑门的执行时序，划分为同一时序的步骤。

[0038] 本发明还提供了一种量子线路的图形化显示系统，包括：

[0039] 第一获取模块，用于获取待处理的代码化量子线路；

[0040] 第二获取模块，用于获取所述代码化量子线路中包含的量子比特，及各所述量子比特对应的量子逻辑门；

[0041] 第一构建模块，用于构建与各所述量子比特对应的量子比特时间线，并依次排列显示；

[0042] 第二构建模块，用于构建各所述量子逻辑门的标识符；

[0043] 第一插入模块，用于根据所述代码化量子线路的执行时序，将各所述量子比特对应的所有所述量子逻辑门的所述标识符依次插入对应的所述量子比特时间线。

[0044] 本发明又提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述量子程序的图形化显示方法方法。

[0045] 本发明再提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述量子程序的图形化显示方法。

[0046] 相比于现有技术中量子线路以程序代码形式显示，表达方式比较抽象，不便于理解和分析量子线路的问题，本发明对获取待处理的代码化量子线路，通过从代码化量子线路中获取量子比特和各量子比特对应的量子逻辑门，再构建与各量子比特对应的量子比特时间线、以及各量子逻辑门的标识符，并按照代码化量子线路的执行时序将构建的与每个量子逻辑门对应的标识符插入到构建的对应量子比特时间线中显示，可以达到更加直观、形象的展示量子线路，这种代码化量子线路的图形化显示方式更加便于理解和分析量子线路。附图说明

[0047] 图1为本发明实施例提供的一种量子线路的图形化显示方法的流程示意图；

[0048] 图2是本发明实施例提供的一种量子比特时间线示意图；

[0049] 图3是本发明实施例提供的一种代码化量子线路的进行执行时序划分后的示意图；

[0050] 图4为本发明实施例提供的一种量子线路的图形化显示示意图；

[0051] 图5为本发明实施例提供的另一种量子线路的图形化显示示意图；

[0052] 图6为本发明实施例提供的一种量子线路的图形化显示系统的结构示意图。

具体实施方式

[0053] 下面结合附图和具体实施例对本发明进一步进行描述。

[0054] 参见图1，图1为本发明实施例提供的一种量子线路显示方法的流程示意图，它包括如下步骤：

[0055] S101、获取待处理的代码化量子线路。

[0056] 具体的，可以根据量子程序中开始迭代器的位置和结束迭代器的位置，确定量子程序中对应的代码化量子线路的起始位置，获取待处理的代码化量子线路，为代码化量子线路的图形化显示提供信息基础。

[0057] 为便于理解，结合具体示例说明，例如，量子程序中的代码化量子线路为如下1#代码化量子线路：

[0058] 示例一：

[0059] 1#代码化量子线路为：

[0060] QCircuit cir；

[0061] cir＜＜H(q[0])＜＜H(q[1])＜＜RY(q[2]，PI/2)＜＜H(q[4])

[0062] ＜＜RX(q[0]，PI/4)＜＜X(q[1])＜＜CNOT(q[4]，q[3])

[0063] ＜＜H(q[1])＜＜CNOT(q[2]，q[3])＜＜H(q[4])

[0064] ＜＜H(q[2])＜＜CNOT(q[3]，q[4])

[0065] ＜＜RZ(q[3]，PI/2)＜＜Y(q[4])

[0066] ＜＜RX(q[4]，PI/5).

[0067] 其中：

[0068] H代表阿达马Hadamard门，X代表泡利-X门(其对应的矩阵为泡利矩阵σ x)，Y代表泡利-Y门(其对应的矩阵为泡利矩阵σy)，Z代表泡利-Z门(其对应的矩阵为泡利矩阵σz)，RX代表任意旋转泡利-X门，RY代表任意旋转泡利 -Y门，RZ代表任意旋转泡利-Z门，CNOT代表控制非门(Control-NOT)；

[0069] q[0]、q[1]、q[2]、q[3]、q[4]是指比特位从0至4的量子比特；

[0070] CNOT(q[4]，q[3])则表示在q[4]和q[3]上同时有一个控制非门操作，且q[4] 为控制比特，q[3]为受控比特；H(q[0])表示在q[0]上有一个Hadamard门操作； Y(q[4])则表示在q[4]上有一个泡利-Y门操作；RY(q[2]，PI/2)则表示在q[2]有一个任意旋转泡利-Y门，旋转角度为π/2。

[0071] S102、获取所述代码化量子线路中包含的量子比特，及各所述量子比特对应的量子逻辑门。

[0072] 具体的，例如，针对上述1#代码化量子线路，可以采用遍历的方式，获取到上述1#代码化量子线路包含的量子比特为：q[0]、q[1]、q[2]、q[3]、q[4]，且能获取到各量子比特对应的量子逻辑门分别为：

[0073] q[0]对应H(q[0])、RX(q[0]，PI/4)；

[0074] q[1]对应H(q[1])、X(q[1])、H(q[1])；

[0075] q[2]对应RY(q[2]，PI/2)、CNOT(q[2]，q[3])、H(q[2])；

[0076] q[3]对应CNOT(q[4]，q[3])、CNOT(q[2]，q[3])、CNOT(q[3]，q[4])、RZ(q[3]，PI /2)；

[0077] q[4]对应H(q[4])、CNOT(q[4]，q[3])、H(q[4])、CNOT(q[3]，q[4])、Y(q[4])、 RX(q[4]，PI/5)。

[0078] 本步骤一种优选地实施方式：

[0079] 获取所述代码化量子线路中的量子逻辑门序列，并确定所述量子逻辑门序列中包含的量子逻辑门对应作用的量子比特；然后根据所述量子逻辑门序列中包含的量子逻辑门对应作用的量子比特，确定所述代码化量子线路中包含的量子比特，及各所述量子比特对应的量子逻辑门。

[0080] 需要说明的是，本步骤中的量子逻辑门序列是指代码化量子线路中各量子逻辑门依次排列形成的量子逻辑门序列。

[0081] 具体地，结合示例进行说明，例如，获取上述示例一中1#代码化量子线路中的量子逻辑门序列为：

[0082] H(q[0])、H(q[1])、RY(q[2]，PI/2)、H(q[4])、RX(q[0]，PI/4)、X(q[1])、 CNOT(q[4]，q[3])、H(q[1])、CNOT(q[2]，q[3])、H(q[4])、H(q[2])、CNOT(q[3]，q[4])、 RZ(q[3]，PI/2)、Y(q[4])、RX(q[4]，PI/5)；

[0083] 并确定：H(q[0])作用在q[0]上，H(q[1])作用在q[1]上，RY(q[2]，PI/2)作用在q[2]上，…，CNOT(q[4]，q[3])同时作用在q[4]和q[3]，上以此类推……。

[0084] 根据上述结果，即可确定上述代码化量子线路中包含的量子比特，以及各量子比特对应的量子逻辑门。

[0085] 鉴于，通常的代码化量子线路中可能包含转置共轭状态的子量子线路，也可能包含不同类型的节点，如量子逻辑门节点、嵌套节点中的至少一种，基于这些情况，所述获取所述代码化量子线路中的量子逻辑门序列，包括：

[0086] 若所述代码化量子线路中包含处于转置共轭状态的子量子线路，则将所述转置共轭状态的子量子线路进行转置共轭处理，再获取转置共轭处理后的代码化量子线路中的量子逻辑门序列。

[0087] 若所述代码化量子线路中包含嵌套节点，则依次获取代码化量子线路中位于嵌套节点之前的量子逻辑门序列、位于嵌套节点内的量子逻辑门序列、以及位于嵌套节点后的量子逻辑门序列。

[0088] 需要说明的是，若代码化量子线路中在嵌套节点外包含转置共轭状态的子量子线路，则将对应的子量子线路进行转置共轭处理，再获取代码化量子线路中的量子逻辑门序列；若代码化量子线路中在嵌套节点内包含转置共轭状态的子量子线路，则将对应嵌套节点内处于转置共轭状态的子量子线路进行转置共轭处理，再获取经转置共轭处理后代码化量子线路中位于嵌套节点之前的量子逻辑门序列、位于嵌套节点内的量子逻辑门序列、以及位于嵌套节点后的量子逻辑门序列。本实施例中，子量子线路是指代码化量子线路中的一部分逻辑门序列，例如上述代码化量子线路中嵌套节点内的逻辑门序列。

[0089] 具体地，以下结合示例进行说明。

[0090] 示例二：

[0091] 包含处于转置共轭状态的子量子线路的2#代码化量子线路为：

[0092] auto gate＝S(q[2])；

[0093] gate.setDagger(true)；

[0094] QProgprg；

[0095] prg＜＜CNOT(q[6]，q[7])

[0096] ＜＜CU(1，2，3，4，q[5]，q[0])＜＜(H(q[1]))＜＜gate＜＜H(q[3])＜＜Y(q[3])[0097] ＜＜RY(q[3]，PI/6)＜＜CNOT(q[6]，q[2])

[0098] ＜＜(CR(q[0]，q[5]，PI/2))＜＜(S(q[7]))＜＜S(q[1])＜＜RZ(q[1]，PI/2)＜＜ Y(q[2])＜＜SWAP(q[7]，q[1])

[0099] ＜＜(MeasureAll(q，c)).

[0100] 其中，gate.setDagger(true)表示S(q[2])处于转置共轭状态。

[0101] 则获得的包含的量子逻辑门序列为：CNOT(q[6]，q[7])、CU(1，2，3，4,q[5]，q[0])、 H(q[1])、S(q[2]).dag、H(q[3])、Y(q[3])、RY(q[3]，PI/6)、CNOT(q[6]，q[2])、CR(q[0]，q[5]，PI/2)、S(q[7])、S(q[1])、RZ(q[1]，PI/2)、Y(q[2])、SWAP(q[7]，q[1])；其中，量子逻辑门S(q[2]).dag对应的操作矩阵是S(q[2])对应的操作矩阵的转置共轭矩阵。需要说明的是，子量子线路中的量子逻辑门的数量不受限制，本实施例为便于说明，只列举其中一种形式。

[0102] 各量子逻辑门在序列中的顺序为对应量子逻辑门节点在该代码化量子线路中出现的顺序。

[0103] 示例三：

[0104] 包含嵌套节点的3#代码化量子线路为：

[0105] auto gate＝S(q[2])；

[0106] gate.setDagger(true)；

[0107] QCircuit circuit；

[0108] circuit＜＜X(q[1])＜＜RZ(q[1]，PI/1)＜＜gate＜＜Y(q[2])＜＜SWAP(q[2]， q[5])；

[0109] circuit.setDagger(true)；

[0110] QProgprg；

[0111] prg＜＜CNOT(q[6]，q[7])

[0112] ＜＜CU(1，2，3，4，q[5]，q[0])＜＜(H(q[1]))＜＜gate＜＜H(q[3])＜＜Y(q[3])＜＜ circuit

[0113] ＜＜RY(q[3]，PI/6)＜＜CNOT(q[6]，q[2])

[0114] ＜＜(CR(q[0]，q[5]，PI/2))＜＜(S(q[7]))＜＜S(q[1])＜＜RZ(q[1]，PI/2)＜＜ Y(q[2])＜＜SWAP(q[7]，q[1])

[0115] ＜＜(MeasureAll(q，c))；

[0116] 对该嵌套节点内子量子线路进行转置共轭处理后，获得的嵌套节点内的逻辑门序列为：SWAP(q[2]，q[5]).dag、Y(q[2]).dag、S(q[2])、RZ(q[1]，PI/1). dag、X(q[1]).dag；其中，SWAP代表交换门，S代表相位门。

[0117] 最终，获得的包含量子逻辑门序列则为：CNOT(q[6]，q[7])、CU(1，2，3，4，q[5]， q[0])、H(q[1])、S(q[2]).dag、H(q[3])、Y(q[3])、SWAP(q[2]，q[5]).dag、 Y(q[2]).dag、S(q[2])、RZ(q[1]，PI/1).dag、X(q[1]).dag、RY(q[3]，PI/6)、 CNOT(q[6]，q[2])、CR(q[0]，q[5]，PI/2)、S(q[7])、S(q[1])、RZ(q[1]，PI/2)、 Y(q[2])、SWAP(q[7]，q[1])。

[0118] 量子逻辑门在该序列中的顺序根据该嵌套节点外的量子逻辑门序列的顺序和将对该嵌套节点circuit内的子量子线路进行转置共轭处理后的顺序确定。

[0119] S103、构建与各所述量子比特对应的量子比特时间线，并依次排列显示。

[0120] 具体的，一个量子比特对应一条量子比特时间线，对于上述1#代码化量子线路中量子比特q[0]、q[1]、q[2]、q[3]、q[4]，构建的量子比特时间线如图2 所示，一条单横线表示一条量子比特时间线，多条量子比特时间线之间相互平行依次排列显示。

[0121] 优选地，基于获取所述代码化量子线路中包含的量子比特，还构建与各所述量子比特的对应的量子比特的标识符，并依次排列显示在各所述量子比特对应的所述量子比特时间线的同一端。例如，上述1#代码化量子线路中包含的量子比特为q[0]、q[1]、q[2]、q[3]、q[4]，则构建对应的标识符分别代表q[0]、 q[1]、q[2]、q[3]、q[4]并依次排列显示在各所述量子比特对应的所述量子比特时间线的同一端，本实施例中，采用标识符q_0、q_1、q_2、q_3、q_4分别代表量子比特q[0]、q[1]、q[2]、q[3]、q[4]，如图2所示，沿着纵向排布的标识符q_0、q_1、q_2、q_3、q_4分别对应比特位从0至4的量子比特的量子比特时间线。

[0122] S104、构建各所述量子逻辑门的标识符。

[0123] 本步骤构建的各所述量子逻辑门的标识符直观、形象地代表了代码化量子线路中的量子逻辑门操作。

[0124] 作为一种具体的实施方式，本实施例中采用英文字母作为各所述量子逻辑门的标识符，例如：H代表H阿达马Hadamard门；NOT加竖线代表控制非门，其中竖线指向控制比特；X代表泡利-X门；Y代表泡利-Y门；Z代表泡利-Z门； RX代表任意旋转泡利-X门；RY代表任意旋转泡利-Y门；RZ代表任意旋转泡利-Z门；SWAP代表交换门；S代表相位门。

[0125] S105、根据所述代码化量子线路的执行时序，将各所述量子比特对应的所有所述量子逻辑门的所述标识符依次插入对应的所述量子比特时间线。

[0126] 所述代码化量子线路的执行时序，即量子芯片中的各量子比特执行量子逻辑门的顺序。需要说明的是，量子芯片支持：不同量子比特可以同时执行不同的量子逻辑门，进而实现量子程序进行并行计算，但是需要注意的是，一个量子比特同时只能进行一个量子逻辑门执行操作。按照量子芯片中的各量子比特执行量子逻辑门的顺序，将各量子比特对应的所有量子逻辑门的标识符依次插入各量子比特对应的量子比特时间线，能够将原来繁冗、复杂并且抽象的代码化量子线路转换为更加直观、形象的图形，这种代码化量子线路的图形化显示方式更加便于理解和分析量子线路。

[0127] 为更直观、形象的显示代码化量子线路中各量子比特在不同时刻执行量子逻辑门的情况，优选地，所述根据所述代码化量子线路的执行时序，将各所述量子比特对应的所有所述量子逻辑门的所述标识符依次插入对应的所述量子比特线，包括：

[0128] 对所述代码化量子线路进行执行时序划分，获得位于不同执行时序内的量子逻辑门；

[0129] 将各同一执行时序内的量子逻辑门，分别插入对应的量子比特时间线。

[0130] 通过执行时序划分，获得了与各量子比特对应的位于不同执行时序的量子逻辑门，然后将位于同一执行时序内的量子逻辑门所对应的标识符插入在对应的量子比特时间线中，且同一执行时序内的量子逻辑门所对应的标识符插入到各量子比特时间线中的位置相互对应，从而更能直观、形象的展示在同一执行时序内各量子比特分别执行了哪些量子逻辑门，以及在不同执行时序各量子比特分别执行了哪些量子逻辑门。

[0131] 作为一种优选地具体实施方式，对所述代码化量子线路的进行执行时序划分，包括：

[0132] 获得所述代码化量子线路的信息；

[0133] 根据当前的所述代码化量子线路的信息，将每个量子比特各自执行的第一位量子逻辑门中的单量子逻辑门的执行时序，划分为同一时序；

[0134] 当所述第一位量子逻辑门中的两量子逻辑门对应的两个位数均为第一位时，将所述两量子逻辑门的执行时序，划分为所述同一时序；否则，将所述两量子逻辑门的执行时序，划分为所述同一时序的下一时序；

[0135] 当所述第一位量子逻辑门中的多量子逻辑门对应的多个位数均为第一位时，将所述多量子逻辑门的执行时序，划分为所述同一时序；

[0136] 删除所述代码化量子线路的信息包含的、所述同一时序划分完成的量子逻辑门信息，继续执行所述根据当前的所述代码化量子线路的信息，将每个量子比特各自执行的第一位量子逻辑门中的单量子逻辑门的执行时序，划分为同一时序的步骤。

[0137] 需要说明的是，多量子逻辑门对应的多个位数是指，对于多量子逻辑门操作的每一个量子比特而言，都对应有一个位数，表示该多量子逻辑门属于其执行的第几个量子逻辑门。

[0138] 需要说明的是，删除时序划分完成的量子逻辑门信息，是指删除代码化量子线路信息中的该量子逻辑门信息，为了方便时序划分之用，并不是删除代码化量子线路中的量子逻辑门，合并后的代码化量子线路结构并无变化。

[0139] 示例性的，对于上述1#代码化量子线路中的量子逻辑门序列：

[0140] H(q[0])、H(q[1])、RY(q[2])、H(q[4])、RX(q[0])、X(q[1])、CNOT(q[4]，q[3])、 H(q[1])、CNOT(q[2]，q[3])、H(q[4])、H(q[2])、CNOT(q[3]，q[4])、RZ(q[3])、Y(q[4])、 RX(q[4])。

[0141] 每个量子比特执行量子逻辑门的执行时序为：

[0142] q[0]依次执行H(q[0])、RX(q[0])；

[0143] q[1]依次执行H(q[1])、X(q[1])、H(q[1])；

[0144] q[2]依次执行RY(q[2])、CNOT(q[2]，q[3])和H(q[2])；

[0145] q[3]依次执行CNOT(q[4]，q[3])、CNOT(q[2]，q[3])、CNOT(q[3]，q[4])和 RZ(q[3])；

[0146] q[4]依次执行H(q[4])、CNOT(q[4]，q[3])、H(q[4])、CNOT(q[3]，q[4])、Y(q[4]) 和RX(q[4])。

[0147] 其中，两量子逻辑门CNOT(q[4]，q[3])，属于q[3]执行的第一个量子逻辑门、 q4执行的第二个量子逻辑门，则该CNOT门对应的两个位数为q[3]对应的1和 q[4]对应的2。同理，CNOT(q[2]，q[3])对应的位数为2、2，CNOT(q[1]，q[0]) 对应的位数为4、4，CNOT(q[3]，q[4])对应的位数为3、4。

[0148] 对每个量子比特而言，各自执行的第一个(第一位)量子逻辑门分别为H、 H、RY、CNOT、H。其中，对于单量子逻辑门操作H(q[0])、H(q[1])、RY(q[2])、 H(q[4])，互不影响，可以划分进同一个时序，作为第一个时序内同时执行的量子逻辑门；但，对于q[3]执行的两量子逻辑门CNOT，该CNOT门同时操作的量子比特还有q[4]，而相对于q[4]，该CNOT门属于其第二位执行的量子逻辑门，q[4]需要在执行H门完成后才能执行，若将该CNOT门划分入第一个时序，则q[4]会同时执行H门和CNOT门，产生冲突，因此，可以将该CNOT门顺延放入下一个时序内执行。

[0149] 同理，各量子比特执行的第二个量子逻辑门包括RX、X和2个CNOT门，其中，q[3]、q[4]同时执行同一个CNOT门即CNOT(q[4]，q[3])，q[2]执行一个CNOT 门即CNOT(q[2]，q[3])。由于q[2]执行的CNOT门同时还操作q[3]，而q[3]在执行完CNOT(q[4]，q[3])后才能执行CNOT(q[2]，q[3])，因此，将RX(q[0])、X(q[1])、 CNOT(q[4]，q[3])放入同一时序，作为第二个时序内同时执行的量子逻辑门， CNOT(q[2]，q[3])顺延划分入下一个时序内执行。以此类推，可划分包括H(q[1])、 CNOT(q[2]，q[3])、H(q[4])的第三个时序、包括H(q[2])、CNOT(q[3]，q[4])的第四个时序及包括RZ(q[3])、Y(q[4])的第五个时序，包括RX(q[4])的第六个时序。

[0150] 最终，对所述代码化量子线路进行执行时序划分，获得位于不同执行时序内的量子逻辑门，其结果如图3所示，其中，图3中相邻的两条虚线内的量子逻辑门表示在同一执行时序。

[0151] 基于上述结果，将各同一执行时序内的各量子逻辑门对应的量子逻辑门的标识符，分别插入对应的量子比特时间线，得到的显示图形如图4所示。

[0152] 图4中所示的单词NOT及其连接的竖线，即表示两量子逻辑门CNOT门，单词NOT所处横线对应的量子比特表示CNOT门操作的受控比特，竖线连接的另一横线对应的量子比特表示CNOT门操作的控制比特。例如CNOT(q[2]，q[3])， q_2为控制比特，q_3为操作受控比特，CNOT门同时对该两个量子比特进行操作，反过来说，q_2执行CNOT门，q_3也同时执行该CNOT门。

[0153] 作为一种具体的实施方式，为了更全面的显示代码化量子线路中各量子逻辑门的参数信息，所述量子逻辑门的所述标识符还包括量子逻辑门类型和操作参数信息，例如，对应任意旋转泡利-X门，其对应的标识符包括字母RX和该量子逻辑门的旋转角度。

[0154] 作为一种具体的实施方式，所述量子逻辑门的所述标识符包括量子逻辑门类型、操作参数信息和由字符拼接组成的字符画，量子逻辑门类型、操作参数信息位于字符画内。

[0155] 例如，所述由字符拼接组成的字符画为由字符拼接组成的矩形框，矩形框的上部采用字符“┌”、“─”、“┐”拼接组成，矩形框的中部采用字符“|”、“|”拼接组成，矩形框的下部采用字符“└”、“─”、“┘”拼接组成，对应的量子逻辑门类型、操作参数信息位于对应的矩形框内。在本实施例中，所述量子比特时间线也采用字符拼接组成，例如采用字符“─”拼接组成。优选地，为缩短篇幅、优化显示，对于同一时序相邻量子比特时间线路的两个矩形框，将该两个矩形框相邻近的两条边上的字符采用并线处理，并线处理后得到一条共用的边。

[0156] 为避免显示时乱码，所述量子比特时间线、所述标识符采用同一种编码格式，例如utf-8编码格式。

[0157] 在量子程序中，与代码化量子线路有关的通常还包括测量操作和经典比特，为了更加完整、并且直观形象的展示量子线路，如图5所示，本实施例，还包括如下改进：

[0158] 获取所述代码化量子线路中包含的经典比特，及各所述经典比特对应的测量操作；

[0159] 构建与各所述经典比特对应的经典比特时间线，并依次排列显示；

[0160] 构建各所述测量操作的标识符；

[0161] 根据所述测量操作的参数，将构建的各所述测量操作的所述标识符插入到对应的经典比特时间线和量子比特时间线，其中，所述测量操作的参数包括所述测量操作所作用的量子比特以及存储对应测量结果的经典比特。

[0162] 并且，与构建量子比特的标识符相对应，本实施例还构建与各所述经典比特对应的经典比特的标识符，并依次排列显示在各所述经典比特对应的经典比特时间线的同一端。

[0163] 在一种具体实施方式中：

[0164] 一个经典比特对应一条经典比特时间线(图5中用单横线表示，具体应用时也可以采用双横线表示，以与量子比特时间线区分)，本实施例中构建的经典比特时间线在所有量子比特时间线的下方依次排列显示，并与量子比特时间线之间相互平行。

[0165] 图5中，与构建的量子比特的标识符相对应的，沿着纵向排布的c_0、c_1、 c_2、c_3、c_4分别对应比特位从0至4的经典比特的经典比特时间线。

[0166] 每个测量操作在代码化量子线路中有其对应的程序代码表示，该测量操作的程序代码包含了所操作的量子比特位以及保存存储对应测量结果的经典比特位等参数信息，例如：代码化量子线路中的程序代码MeasureAll(q，c)表示在对应量子比特上全部执行测量操作，然后保存测量值到对应经典比特；程序代码 Measure(q[7]，c[0])表示在q[7]执行测量操作，然后保存测量值到第0经典比特。在本实施例中，对代码化量子线路中的每个测量操作用一个标识符表示，将与每个测量操作对应的标识符，插入到对应的量子比特时间线和经典比特时间线中，如图5所示，字母M所在的横线表示对对应的量子比特执行测量操作，字母M所在的竖线表示将测量结果保存到竖线指示到的经典比特上。

[0167] 作为一种具体的实施方式，测量操作的标识符也可以包括测量操作表示符和由字符拼接组成的字符画，测量操作表示符位于字符画内。例如，所述由字符拼接组成的字符画为由字符拼接组成的矩形框，矩形框的上部采用字符“┌”、“─”、“┐”拼接组成，矩形框的中部采用字符“|”、“|”拼接组成，矩形框的下部采用字符“└”、“─”、“┘”拼接组成，对应的测量操作表示符位于对应的矩形框内，如图5中测量操作的表示方式，字母M位于由字符拼接组成的字符画为由字符拼接组成的矩形框内。在本实施例中，所述经典比特时间线也采用字符拼接组成，例如采用字符“─”拼接组成。为避免显示乱码，经典比特时间线、测量操作的标识符采用同一种编码格式，例如utf-8编码格式。

[0168] 代码化量子线路主要包括量子比特、代码化量子线路的执行时序、以及各种量子逻辑门，本实施例通过构建与各量子比特相对应的，与各量子逻辑门相对应的量子逻辑门的标识符，与代码化量子线路的执行时序相对应的量子比特时间线，将抽象、复杂、繁冗的代码化量子线路转换为形象、直观的图形进行展示，提高了可读性，便于对代码化量子线路的分析和理解。其中，量子比特时间线，可看成是时间线(将量子比特时间线靠近量子比特标识符的一段作为量子线路执行的起始点)，亦即量子比特在该时间线上随着时间推移被插入到量子比特时间线相应位置的量子逻辑门操作而导致量子比特的状态发生变化。

[0169] 参见图6，图6为本发明实施例提供的一种量子线路的图形化显示系统的结构示意图，与图1所示的流程相对应，可以包括：

[0170] 第一获取模块，用于获取待处理的代码化量子线路；

[0171] 第二获取模块，用于获取所述代码化量子线路中包含的量子比特，及各所述量子比特对应的量子逻辑门；

[0172] 第一构建模块，用于构建与各所述量子比特对应的量子比特时间线，并依次排列显示；

[0173] 第二构建模块，用于构建各所述量子逻辑门的标识符；

[0174] 第一插入模块，用于根据所述代码化量子线路的执行时序，将各所述量子比特对应的所有所述量子逻辑门的所述标识符依次插入对应的所述量子比特时间线。

[0175] 具体的，第一获取模块，还用于构建与各所述量子比特的对应的量子比特的标识符，并依次排列显示在各所述量子比特对应的所述量子比特时间线的同一端。

[0176] 优选地，所述第二获取模块，用于获取所述代码化量子线路中的量子逻辑门序列，并确定所述量子逻辑门序列中包含的量子逻辑门对应作用的量子比特；

[0177] 然后根据所述量子逻辑门序列中包含的量子逻辑门对应作用的量子比特，确定所述代码化量子线路中包含的量子比特，及各所述量子比特对应的量子逻辑门。

[0178] 优选地，所述第一插入模块，用于对所述代码化量子线路进行执行时序划分，获得位于不同执行时序内的量子逻辑门；

[0179] 然后将各同一执行时序内的量子逻辑门，分别插入对应的量子比特时间线。

[0180] 优选地，还包括：

[0181] 第三获取模块，用于获取所述代码化量子线路中包含的经典比特，及各所述经典比特对应的测量操作；

[0182] 第三构建模块，用于构建与各所述经典比特对应的经典比特时间线，并依次排列显示；

[0183] 第四构建模块，用于构建各所述测量操作的标识符；

[0184] 第二插入模块，用于根据所述测量操作的参数，将构建的各所述测量操作的所述标识符插入到对应的经典比特时间线和量子比特时间线，其中，所述测量操作的参数包括所述测量操作所作用的量子比特以及存储对应测量结果的经典比特。

[0185] 本发明实施例还提供一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。

[0186] 具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：

[0187] S 101、获取待处理的代码化量子线路；

[0188] S102、获取所述代码化量子线路中包含的量子比特，及各所述量子比特对应的量子逻辑门；

[0189] S103、构建与各所述量子比特对应的量子比特时间线，并依次排列显示；

[0190] S104、构建各所述量子逻辑门的标识符；

[0191] S105、根据所述代码化量子线路的执行时序，将各所述量子比特对应的所有所述量子逻辑门的所述标识符依次插入对应的所述量子比特时间线。

[0192] 体的，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(RandomAccess Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。

[0193] 本发明实施例还提供一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。

[0194] 具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。

[0195] 具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：

[0196] S101、获取待处理的代码化量子线路；

[0197] S102、获取所述代码化量子线路中包含的量子比特，及各所述量子比特对应的量子逻辑门；

[0198] S103、构建与各所述量子比特对应的量子比特时间线，并依次排列显示；

[0199] S104、构建各所述量子逻辑门的标识符；

[0200] S105、根据所述代码化量子线路的执行时序，将各所述量子比特对应的所有所述量子逻辑门的所述标识符依次插入对应的所述量子比特时间线。

[0201] 针对繁冗、复杂并且抽象的代码化量子线路，本实施例对获取待处理的代码化量子线路，通过从代码化量子线路中获取量子比特和各量子比特对应的量子逻辑门，再构建与各量子比特对应的量子比特时间线、以及各量子逻辑门的标识符，并按照代码化量子线路的执行时序将构建的与每个量子逻辑门对应的标识符插入到构建的对应量子比特时间线中显示，可以达到更加直观、形象的展示量子线路，这种代码化量子线路的图形化显示方式更加便于理解和分析量子线路。

标题	发布/更新时间	阅读量
用于无线通信中的覆盖增强的公共搜索空间设计	2020-05-08	838
环形天线和包括环形天线的耳模块	2020-05-08	380
用于作物保护优化的系统和方法	2020-05-11	134
用户装置及基站装置	2020-05-08	109
适应于全向视频的运动矢量预测量的方法和装置	2020-05-08	264
用于监视通信总线上的通信的方法和用于连接到通信总线的电子设备	2020-05-08	34
同步信号(SS)块的冲突处理	2020-05-08	1109
开关元件控制电路以及功率模块	2020-05-08	187
用于当取回像素核时降低存储器延迟的方法、系统和设备	2020-05-08	968
基于区块链的传票送达	2020-05-08	807

量子线路的图形化显示方法、系统、存储介质和电子装置

量子线路的图形化显示方法、系统、存储介质和电子装置

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：