本技術は、受信装置、受信方法、及びプログラムに関し、特に、迅速に、複数のチャンネルの映像を一画面に表示させることができるようにした受信装置、受信方法、及びプログラムに関する。

近年、地上波を使ったデジタル放送の実用化に伴い、デジタル放送受信装置が普及している（例えば、特許文献１参照）。

デジタル放送では、複数のAVストリームを多重化することができるため、１つの周波数帯域でも複数のチャンネルを運用することが可能となる。 そのため、デジタル放送受信装置には、複数のチャンネルの映像を一画面に表示させて、視聴者にチャンネルを選択させる機能を有するものがある。

しかしながら、従来の技術であると、複数のチャンネルの映像を一画面に表示させる場合、複数のチャンネルのビデオストリーム信号を、ストリーム順に順次デコードしていたため、全てのチャンネルの映像が表示されるまでに時間がかかってしまう場合があった。

そのため、複数のチャンネルの映像を一画面に表示させるに際して、迅速に、全てのチャンネルの映像を表示したいという要求があった。

本技術はこのような状況に鑑みてなされたものであり、迅速に、複数のチャンネルの映像を一画面に表示させることができるようにするものである。

本技術の一側面の受信装置は、複数のチャンネルのAVストリームから構成されるデジタル放送信号を受信する受信部と、受信された前記デジタル放送信号から得られるビデオストリーム信号を記憶するバッファと、記憶された前記ビデオストリーム信号に含まれるIピクチャを検出するIピクチャ検出部と、チャンネルごとに検出された前記Iピクチャのうち、相対的な時間位置が先頭となる前記Iピクチャを含んでいる前記ビデオストリーム信号から前記時間位置の順に順次デコードが行われるように、前記ビデオストリーム信号のデコードを制御するデコード制御部とを備える。

チャンネルごとに検出された前記Iピクチャの相対的な時間位置に関する時刻情報を格納するテーブルを記憶する記憶部をさらに備え、前記デコード制御部は、前記テーブルに格納された前記時刻情報に基づいて、チャンネルごとの前記ビデオストリーム信号のデコードの順番を制御する。

前記時間位置は、DTS（Decoding Time Stamp）又はPTS（Presentation Time Stamp）により特定される。

前記テーブルには、チャンネルごとのデコード制御情報として、前記時刻情報、前記ビデオストリーム信号を識別する識別情報、及び前記バッファに記憶される前記Iピクチャのアドレス情報が少なくとも格納される。

前記デコード制御部は、所定のチャンネルの前記ビデオストリーム信号が、デコード可能なデータ量だけ前記バッファに記憶された場合、前記バッファに記憶させる前記ビデオストリーム信号を、他のチャンネルのものに切り替える。

前記バッファから供給される前記ビデオストリーム信号をデコードするデコーダと、
デコードにより得られるチャンネルごとのビデオ信号をリサイズして、複数のチャンネルの映像を一画面に表示可能に合成する画像処理部とをさらに備える。

受信装置は、独立した装置であってもよいし、１つの装置を構成している内部ブロックであってもよい。

本技術の一側面の受信方法又はプログラムは、前述した技術の一側面の受信装置に対応する受信方法又はプログラムである。

本技術の一側面の受信装置、受信方法、及びプログラムにおいては、複数のチャンネルのAVストリームから構成されるデジタル放送信号が受信され、受信されたデジタル放送信号から得られるビデオストリーム信号が記憶され、記憶されたビデオストリーム信号に含まれるIピクチャが検出され、チャンネルごとに検出されたIピクチャのうち、相対的な時間位置が先頭となるIピクチャを含んでいるビデオストリーム信号から時間位置の順に順次デコードが行われるように、ビデオストリーム信号のデコードが制御される。

本技術の一側面によれば、迅速に、複数のチャンネルの映像を一画面に表示させることができる。

デジタル放送受信装置の外観を示す図である。

デジタル放送受信装置の構成例を示す図である。

ビデオ信号処理部の詳細な構成例を示す図である。

複数チャンネル一画面表示処理を説明するフローチャートである。

デコード制御処理の詳細を説明するフローチャートである。

管理テーブルの例を示す図である。

デコード制御処理を行った場合の処理時間を説明する図である。

コンピュータの構成例を示す図である。

以下、図面を参照しながら本技術の実施の形態について説明する。

［デジタル放送受信装置の外観］
図１は、デジタル放送受信装置の外観を示す図である。

デジタル放送受信装置１は、放送局側に設けられる放送装置（不図示）から送信される、複数のチャンネルのAVストリームから構成されるデジタル放送信号を受信可能な受信装置である。 デジタル放送受信装置１は、受信されたデジタル放送信号から得られるAVストリームに対応する各チャンネルの番組やCMなどを、ディスプレイ１０に表示させる。

また、デジタル放送受信装置１は、図１に示すように、複数のチャンネルの映像を、一画面に同時に表示させることができる。 図１の例の場合、ディスプレイ１０には、チャンネルごとの縮小映像が、３行３列のマトリックス状に表示されている。 例えば、この画面をチャンネル選択時に表示させることで、視聴者は、リモートコントローラを操作して、複数の番組の中から所望の番組を選択し、その番組を視聴することが可能となる。

［デジタル放送受信装置の構成例］
図２は、図１のデジタル放送受信装置の構成例を示す図である。

デジタル放送受信装置１は、前述したディスプレイ１０（図１）の他、その内部に、チューナ１１、復調器１２、TSデコーダ１３、バッファ１４、Iピクチャ検出部１５、メモリ１６、コントローラ１７、ビデオデコーダ１８、ビデオ信号処理部１９、オーディオデコーダ２０、オーディオ信号処理部２１、及びスピーカ２２を含むようにして構成される。

チューナ１１には、アンテナ（不図示）により受信されたデジタル放送信号（RF（Radio Frequency）信号）が供給される。 チューナ１１は、アンテナから供給されたRF信号を、IF（Intermediate Frequency）信号に周波数変換し、復調器１２に供給する。

復調器１２は、チューナ１１から供給されるIF信号に対して、所定の復調処理を施し、その結果得られるTS（Transport Stream）信号を、TSデコーダ１３に供給する。

TSデコーダ１３は、復調器１２から供給されるTS信号を、ビデオストリーム信号とオーディオストリーム信号に分離する。 TSデコーダ１３は、分離されたビデオストリーム信号をバッファ１４に供給し、分離されたオーディオストリーム信号をオーディオデコーダ２０に供給する。

バッファ１４は、コントローラ１７からの制御に従い、TSデコーダ１３から供給されるビデオストリーム信号を、順次記憶する。

Iピクチャ検出部１５は、バッファ１４に記憶されたビデオストリーム信号に含まれるIピクチャを検出する。 Iピクチャ検出部１５は、検出されたIピクチャを用いてデコードを制御するための情報であるデコード制御情報を取得し、メモリ１６に記憶された、デコード制御情報を管理するための管理テーブル１６Ａに登録する。

このデコード制御情報には、Iピクチャの時刻情報、Iピクチャが検出されたビデオストリーム信号を識別するストリームID（識別情報）、及び、検出されたIピクチャのバッファ１４におけるアドレス情報が少なくとも含まれる。

コントローラ１７は、ビデオデコーダ１８により行われる、ビデオストリーム信号のデコードを制御する。

具体的には、コントローラ１７は、メモリ１６に記憶された管理テーブル１６Ａに登録されたデコード制御情報に基づいて、チャンネルごとに検出されたIピクチャのうち、相対的な時間位置が先頭となるIピクチャを含んでいるビデオストリーム信号から時間位置の順に順次デコードが行われるように、バッファ１４に記憶されたビデオストリーム信号を、ビデオデコーダ１８に供給する。

ビデオデコーダ１８は、バッファ１４から供給されるビデオストリーム信号をデコードし、その結果得られるビデオ信号を、ビデオ信号処理部１９に供給する。

ビデオ信号処理部１９は、ビデオデコーダ１８から供給されるチャンネルごとのビデオ信号をリサイズして、複数のチャンネルの映像を一画面に表示可能に合成する所定の信号処理を行い、その結果得られるビデオ信号をディスプレイ１０に供給する。 ディスプレイ１０は、ビデオ信号処理部１９から供給されるビデオ信号に対応した複数のチャンネルの映像の画面を表示する。

なお、ビデオ信号処理部１９の詳細な構成については後述する。

オーディオデコーダ２０は、TSデコーダ１３から供給されるオーディオストリーム信号をデコードし、その結果得られるオーディオ信号を、オーディオ信号処理部２１に供給する。

オーディオ信号処理部２１は、オーディオデコーダ２０から供給されるオーディオ信号に対して所定の信号処理を施し、その結果得られるオーディオ信号をスピーカ２２に供給する。 スピーカ２２は、オーディオ信号処理部２１から供給されるオーディオ信号に対応した音声を出力する。

デジタル放送受信装置１は、以上のように構成される。

［ビデオ信号処理部の詳細な構成例］
図３は、図２のビデオ信号処理部１９の詳細な構成例を示す図である。

ビデオ信号処理部１９は、縮小処理部３１、バッファ３２、合成処理部３３、及び表示処理部３４から構成される。

縮小処理部３１には、ビデオデコーダ１８からのビデオ信号が供給される。 縮小処理部３１は、各チャンネルに対応するビデオ信号に対して、映像のサイズを縮小するためのリサイズ処理を施し、その結果得られるビデオ信号をバッファ３２に順次記憶させる。

バッファ３２には、縮小処理部３１によって、リサイズ処理が施されたビデオ信号がチャンネルごとに順次記憶される。

合成処理部３３は、全てのチャンネルについて、リサイズ処理が施されたビデオ信号がバッファ３２に記憶された場合、バッファ３２に記憶されたビデオ信号を読み出す。 合成処理部３３は、バッファ３２から読み出した各チャンネルに対応するビデオ信号を合成して、その結果得られるビデオ信号を表示処理部３４に供給する。

表示処理部３４は、合成処理部３３から供給されるビデオ信号に対応した複数のチャンネルの映像の画面を、ディスプレイ１０に表示させる。

ビデオ信号処理部１９は、以上のように構成される。

［複数チャンネル一画面表示処理］
次に、図４のフローチャートを参照して、複数チャンネル一画面表示処理について説明する。

ステップＳ１１において、チューナ１１は、アンテナ（不図示）により受信されたデジタル放送信号（RF信号）を取得する。 チューナ１１は、RF信号をIF信号に周波数変換して、復調器１２に供給する。

ステップＳ１２において、復調器１２は、チューナ１１からのIF信号に対して、所定の復調処理を行い、その結果得られるTS信号をTSデコーダ１３に供給する。

ステップＳ１３において、TSデコーダ１３は、復調器１２からのTS信号を、ビデオストリーム信号と、オーディオストリーム信号に分離する。

ステップＳ１４において、バッファ１４、Iピクチャ検出部１５、メモリ１６、及び、コントローラ１７は、デコード制御処理を行う。 このデコード制御処理では、ビデオデコーダ１８によりデコードされるビデオストリーム信号が、チャンネルごとに検出されたIピクチャの時間位置の順に、ビデオデコーダ１８に供給される。

なお、デコード制御処理の詳細については後述する。

ステップＳ１５において、ビデオデコーダ１８は、バッファ１４から供給されるビデオストリーム信号を順次デコードし、その結果得られるビデオ信号を、縮小処理部３１に供給する。

ステップＳ１６において、縮小処理部３１は、ビデオデコーダ１８から供給される各チャンネルに対応するビデオ信号に対して、リサイズ処理を行い、その結果得られるビデオ信号をバッファ３２に順次記憶させる。 その結果、バッファ３２には、リサイズ処理が施されたビデオ信号がチャンネルごとに順次記憶される。

ステップＳ１７において、合成処理部３３は、バッファ３２から読み出した各チャンネルに対応するビデオ信号を合成して、その結果得られるビデオ信号を表示処理部３４に供給する。

ステップＳ１８において、表示処理部３４は、合成処理部３３から供給されるビデオ信号に対応した複数のチャンネルの映像の画面を、ディスプレイ１０に表示させる。 これにより、ディスプレイ１０には、図１に示したように、複数のチャンネルの映像が、一画面に同時に表示される。

以上で複数チャンネル一画面表示処理の説明を終了する。

［デコード制御処理の詳細］
次に、図５のフローチャートを参照して、図４のステップＳ１４の処理に対応するデコード制御処理の詳細について説明する。

ステップＳ５１において、バッファ１４は、TSデコーダ１３から供給されるビデオストリーム信号を順次記憶する。

ステップＳ５２において、コントローラ１７は、ビデオデコーダ１８によるデコードを行うことが可能となる最小限のデータ量がバッファ１４に記憶されたか否かを判定する。

ステップＳ５２において、必要なデータ量がバッファ１４に記憶されたと判定された場合、処理は、ステップＳ５３に進められる。 ステップＳ５３において、コントローラ１７は、チューナ１１、復調器１２、及びTSデコーダ１３を制御して、バッファ１４に記憶されるビデオストリーム信号を切り替える。

これにより、バッファ１４には、チャンネルごとのビデオストリーム信号が、デコードに必要なデータ量だけ順次記憶されることになる。

一方、ステップＳ５２において、必要なデータ量がバッファ１４に記憶されていないと判定された場合、ステップＳ５３をスキップし、処理は、ステップＳ５４に進められる。

ステップＳ５４において、Iピクチャ検出部１５は、バッファ１４に記憶されているチャンネルごとのビデオストリーム信号に含まれるIピクチャの検出を行う。

ステップＳ５５において、Iピクチャ検出部１５は、ビデオストリーム信号からIピクチャが検出されたか否かを判定する。 ステップＳ５５において、Iピクチャが検出されたと判定された場合、処理は、ステップＳ５６に進められる。

ステップＳ５６において、Iピクチャ検出部１５は、バッファ１４に記憶されているビデオストリーム信号から、検出されたIピクチャの時刻情報を取得する。

このIピクチャの時刻情報は、例えば、MPEG-2 TSで規定されているDTS又はPTSから得られる。 ここで、DTS（Decoding Time Stamp）は、ビデオストリーム信号をデコードする時刻を示す。 また、PTS（Presentation Time Stamp）は、デコードにより得られたビデオ信号を表示する時刻を示す。 DTS又はPTSを用いることで、チャンネルごとに検出されたIピクチャの相対的な時間位置の関係を特定することができる。

ステップＳ５７において、Iピクチャ検出部１５は、メモリ１６に記憶された管理テーブル１６Ａを参照して、取得されたIピクチャの時刻情報の示す時刻が、管理テーブル１６Ａ内の時刻情報が示す時刻の中で最も早い時刻となるか否かを判定する。

ステップＳ５７において、管理テーブル１６Ａ内で最も早い時刻であると判定された場合、処理は、ステップＳ５８に進められる。 ステップＳ５８において、Iピクチャ検出部１５は、検出されたIピクチャの識別情報及びアドレス情報を取得して、それらの情報が含まれたデコード制御情報を、管理テーブル１６Ａの先頭に挿入する。

一方、ステップＳ５７において、管理テーブル１６Ａ内で最も早い時刻ではないと判定された場合、処理は、ステップＳ５９に進められる。 ステップＳ５９において、Iピクチャ検出部１５は、検出されたIピクチャの識別情報及びアドレス情報を取得して、それらの情報が含まれたデコード制御情報を、時刻情報の示す時刻順に並ぶように、管理テーブル１６Ａに挿入する。

図６は、管理テーブルの例を示す図である。

管理テーブル１６Ａには、デコード制御情報に対応して、ストリームID、時刻情報、アドレス情報の各項目が設けられている。 なお、時刻情報の単位は、例えば秒とされる。

図６の例では、ビデオストリーム信号１（ストリームID="1"）から、Iピクチャが検出され、その時刻情報として"100"、アドレス情報として"0xEF28"が登録されている。 また、ビデオストリーム信号２（ストリームID="2"）から、Iピクチャが検出され、その時刻情報として"200"、アドレス情報として"0xFF28"が登録されている。 それらのデコード制御情報は、時刻情報の示す時刻順に並んでいる。

ここで、ビデオストリーム信号３（ストリームID="3"）から、Iピクチャが検出され、その時刻情報が"150"であった場合、時刻情報が"100"と"200"の間であるので、そのデコード情報は、ビデオストリーム信号１（ストリームID="1"）とビデオストリーム信号２（ストリームID="2"）のデコード制御情報の間に挿入される。

また、ビデオストリーム信号（ストリームID="4"）から、Iピクチャが検出され、その時刻情報が"250"であった場合、時刻情報が"100"、"150"、"200"以降の時刻となるので、そのデコード制御情報は、管理テーブル１６Ａの最後の行に挿入される。

すなわち、例えば、ビデオストリーム信号１乃至４からIピクチャがそれぞれ検出された場合、それらのデコード制御情報が管理テーブル１６Ａに登録される際に、時刻情報により昇順にソートされて、デコード制御情報は、ビデオストリーム信号１、３、２、４の順に並び替えられる。

なお、仮に、ビデオストリーム信号からIピクチャが検出され、その時刻情報が"50"であった場合には、そのデコード制御情報は、管理テーブル１６Ａの先頭に挿入されることになる。

図５のフローチャートに戻り、ステップＳ５８又はＳ５９により、デコード制御情報が管理テーブル１６Ａに登録されると、処理は、ステップＳ６０に進められる。

また、ステップＳ５５において、Iピクチャが検出されていないと判定された場合、ステップＳ５６乃至Ｓ５９はスキップされ、処理は、ステップＳ６０に進められる。

ステップＳ６０において、コントローラ１７は、ビデオデコーダ１８がデコードを行うことが可能であるか否かを判定する。

ステップＳ６０において、デコードを行うことが可能であると判定された場合、処理は、ステップＳ６１に進められる。 ステップＳ６１において、コントローラ１７は、メモリ１６に記憶された管理テーブル１６Ａを参照して、管理テーブル１６Ａに登録されたデコード制御情報の順に、そのストリームIDに対応するビデオストリーム信号を選択する。 すなわち、ビデオストリーム信号は、時刻情報の示す時刻順に、最も早い時刻のものから選択される。

ステップＳ６２において、コントローラ１７は、ステップＳ６１の処理で選択されたビデオストリーム信号を、バッファ１４からビデオデコーダ１８に供給する。

これにより、ビデオデコーダ１８では、バッファ１４から供給されるビデオストリーム信号のデコードが行われる。

一方、ステップＳ６０において、デコードを行うことができないと判定された場合、ステップＳ６１乃至Ｓ６２をスキップして、処理は、ステップＳ６３に進められる。

ステップＳ６３において、コントローラ１７は、全てのビデオストリーム信号がビデオデコーダ１８に供給されたか否かを判定する。

ステップＳ６３において、全てのビデオストリーム信号がビデオデコーダに供給されていないと判定された場合、処理は、ステップＳ５１に戻り、それ以降の処理が繰り返される。

すなわち、ステップＳ５１以降の処理が繰り返されることで、バッファ１４には、チャンネルごとのビデオストリーム信号が順次記憶され、それと同時に、バッファ１４に記憶されているビデオストリーム信号に含まれるIピクチャの検出が行われる。 そして、Iピクチャが検出された場合には、そのビデオストリーム信号のデコード制御情報が管理テーブル１６Ａに、時刻情報の示す時刻順に登録され、それと同時に、ビデオデコーダ１８がデコード可能な場合には、管理テーブル１６Ａに登録されたデコード制御情報の順に、バッファ１４に記憶されたビデオストリーム信号がビデオデコーダ１８に供給される。

その後、ステップＳ６３において、全てのビデオストリーム信号がビデオデコーダに供給されたと判定された場合、図５のデコード制御処理は終了し、処理は、図４のステップＳ１４に戻り、それ以降の処理が行われる。

以上でデコード制御処理の説明を終了する。

前述したデコード制御処理においては、チューナ１１によって、複数のチャンネルのAVストリームから構成されるデジタル放送信号が受信され、受信されたデジタル放送信号から得られるビデオストリーム信号がバッファ１４に記憶され、Iピクチャ検出部１５によって、バッファ１４に記憶されたビデオストリーム信号に含まれるIピクチャがチャンネルごとに検出され、そのビデオストリーム信号のデコード制御情報が管理テーブル１６Ａに登録される。

そして、コントローラ１７は、管理テーブル１６Ａに登録されたデコード制御情報に基づいて、チャンネルごとに検出されたIピクチャのうち、相対的な時間位置が先頭となるIピクチャを含んでいるビデオストリーム信号から時間位置の順に順次デコードが行われるように、ビデオストリーム信号のデコードを制御する。 これにより、ビデオデコーダ１８は、チャンネルごとに検出されたIピクチャのうち、相対的な時間位置が先頭となるIピクチャが含まれるビデオストリーム信号から順に、デコードを行うことができるため、最短の時間で、複数のチャンネルの映像を一画面に表示させることができる。

［デコード制御処理を行った場合の処理時間］
図７は、デコード制御処理を行った場合の処理時間を説明する図である。

図７には、ビデオストリーム信号１乃至４（ストリームIDが"1"乃至"4"）が、バッファ１４に記憶された状態を模式的に示したものが図示されている。 なお、図７において、時間の方向は、図中左側から右側に向かう方向とされる。

図７に示すように、ビデオストリーム信号の任意の位置にIピクチャが配置されるが、図中のIピクチャに付された番号は、Iピクチャが検出された順番を示している。 すなわち、デジタル放送受信装置１側ではIピクチャがどのように配置されているかが分からないため、ストリームIDの順番で処理が行われた場合、Iピクチャが、ストリームIDの順番に従って、1，2，3，4の順に検出され、その処理時間としては時間T1を要することになる。

一方、Iピクチャが検出された順番で処理が行われた場合、Iピクチャが、ストリームIDの順番に関係なく、1'，2'，3'，4'の順に検出されるので、その処理時間としては時間T2を要することになる。 すなわち、図５のデコード制御処理を行うことで、Iピクチャが検出された順番で、ビデオストリーム信号がビデオデコーダ１８に供給されるので、例えば、ビデオストリーム信号２における先頭のIピクチャよりも時間的に前に配置されている、ビデオストリーム信号３における先頭のIピクチャを検出することが可能となる。

それに対して、ストリームIDの順番でIピクチャの検出を行った場合には、ビデオストリーム信号２のIピクチャが検出されないと、ビデオストリーム信号３のIピクチャの検出ができないので、ビデオストリーム信号３における先頭のIピクチャは、ビデオストリーム信号２における先頭のIピクチャよりも時間的に前に配置されているにもかかわらず、検出することができない。

以上のように、図５のデコード制御処理を採用することで、Iピクチャを検出するための処理時間を、例えば、時間T1から時間T2に短縮することができるので、結果として、複数のチャンネルの映像を一画面に表示させる時間を短縮して、迅速に表示を行うことができる。

この場合、一画面中の各チャンネルの縮小映像は、Iピクチャが検出された順番に応じてランダムな順番で表示されることになるが、画面全体としての表示時間を短縮させることが可能となる。

なお、前述した説明では、デジタル放送受信装置の一例として、テレビジョン受像機を説明したが、それ単体で構成される場合のみならず、その機能が、例えば、ビデオレコーダなどに内蔵されているようにしてもよい。

［コンピュータの構成例］
ところで、前述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。 一連の処理をソフトウェアにより実行する場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、又は、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。

図８は、前述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示す図である。

このコンピュータ１００において、CPU（Central Processing Unit）１０１，ROM（Read Only Memory）１０２，RAM（Random Access Memory）１０３は、バス１０４により相互に接続されている。

バス１０４には、さらに、入出力インタフェース１０５が接続されている。 入出力インタフェース１０５には、キーボード、マウス、マイクロホンなどよりなる入力部１０６、ディスプレイ、スピーカなどよりなる出力部１０７、ハードディスクや不揮発性のメモリなどよりなる記憶部１０８、ネットワークインタフェースなどよりなる通信部１０９、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア１１１を駆動するドライブ１１０が接続されている。

以上のように構成されるコンピュータでは、CPU１０１が、例えば、記憶部１０８に記憶されているプログラムを、入出力インタフェース１０５及びバス１０４を介して、RAM１０３にロードして実行することにより、前述した一連の処理が行われる。

なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであってもよいし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであってもよい。

また、プログラムは、１台のコンピュータにより処理されるものであってもよいし、複数のコンピュータによって分散処理されるものであってもよい。 さらに、プログラムは、遠方のコンピュータに転送されて実行されるものであってもよい。

また、本技術の実施の形態は、前述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

さらに、本技術は、以下の構成とすることも可能である。

［１］
複数のチャンネルのAVストリームから構成されるデジタル放送信号を受信する受信部と、
受信された前記デジタル放送信号から得られるビデオストリーム信号を記憶するバッファと、
記憶された前記ビデオストリーム信号に含まれるIピクチャを検出するIピクチャ検出部と、
チャンネルごとに検出された前記Iピクチャのうち、相対的な時間位置が先頭となる前記Iピクチャを含んでいる前記ビデオストリーム信号から前記時間位置の順に順次デコードが行われるように、前記ビデオストリーム信号のデコードを制御するデコード制御部と を備える受信装置。
［２］
チャンネルごとに検出された前記Iピクチャの相対的な時間位置に関する時刻情報を格納するテーブルを記憶する記憶部をさらに備え、
前記デコード制御部は、前記テーブルに格納された前記時刻情報に基づいて、チャンネルごとの前記ビデオストリーム信号のデコードの順番を制御する ［１］に記載の受信装置。
［３］
前記時間位置は、DTS（Decoding Time Stamp）又はPTS（Presentation Time Stamp）により特定される ［２］に記載の受信装置。
［４］
前記テーブルには、チャンネルごとのデコード制御情報として、前記時刻情報、前記ビデオストリーム信号を識別する識別情報、及び前記バッファに記憶される前記Iピクチャのアドレス情報が少なくとも格納される ［２］又は［３］に記載の受信装置。
［５］
前記デコード制御部は、所定のチャンネルの前記ビデオストリーム信号が、デコード可能なデータ量だけ前記バッファに記憶された場合、前記バッファに記憶させる前記ビデオストリーム信号を、他のチャンネルのものに切り替える ［１］乃至［４］のいずれかに記載の受信装置。
［６］
前記バッファから供給される前記ビデオストリーム信号をデコードするデコーダと、
デコードにより得られるチャンネルごとのビデオ信号をリサイズして、複数のチャンネルの映像を一画面に表示可能に合成する画像処理部と をさらに備える［１］乃至［５］のいずれかに記載の受信装置。
［７］
受信装置が、
複数のチャンネルのAVストリームから構成されるデジタル放送信号を受信し、
受信された前記デジタル放送信号から得られるビデオストリーム信号を記憶し、
記憶された前記ビデオストリーム信号に含まれるIピクチャを検出し、
チャンネルごとに検出された前記Iピクチャのうち、相対的な時間位置が先頭となる前記Iピクチャを含んでいる前記ビデオストリーム信号から前記時間位置の順に順次デコードが行われるように、前記ビデオストリーム信号のデコードを制御する ステップを含む受信方法。
［８］
受信装置の制御用のプログラムであって、
複数のチャンネルのAVストリームから構成されるデジタル放送信号を受信し、
受信された前記デジタル放送信号から得られるビデオストリーム信号を記憶し、
記憶された前記ビデオストリーム信号に含まれるIピクチャを検出し、
チャンネルごとに検出された前記Iピクチャのうち、相対的な時間位置が先頭となる前記Iピクチャを含んでいる前記ビデオストリーム信号から前記時間位置の順に順次デコードが行われるように、前記ビデオストリーム信号のデコードを制御する ステップを含む処理を受信装置のコンピュータに実行させるプログラム。

１ デジタル放送受信装置， １０ ディスプレイ， １１ チューナ， １２ 復調器， １３ TSデコーダ， １４ バッファ， １５ Iピクチャ検出部， １６ メモリ， １６Ａ 管理テーブル， １７ コントローラ， １８ ビデオデコーダ， １９ ビデオ信号処理部， ２０ オーディオデコーダ， ２１ オーディオ信号処理部， ２２ スピーカ， ３１ 縮小処理部， ３２ バッファ， ３３ 合成処理部， ３４ 表示処理部， １００ コンピュータ， １０１ CPU