技术领域
[0001] 本
发明是有关于多媒体装置中的接收电路，尤指一种应用于多媒体装置的解码电路及相关的解码方法。
背景技术
[0002] 在目前的第二代
数字视频广播(DVB-S2)系统，接收器会对所接收的一物理层
信号(Physical Layer Signaling，PLS)编码数据进行解码来得到一包含7个位的系统信息，此系统信息主要包含了调制方式、符码率、是否有前导数据以及前向错误更正(Forward Error Correction，FEC)数据长度…等等。在目前推出的扩充型第二代数字视频广播(DVB-S2X)系统中，除了编码方式有所不同之外，其系统信息尚多出一个用来区别第二代数字视频广播以及扩充型第二代数字视频广播的位。由于在解码前，接收器尚无法确认8个位的系统信息为何，因此接收器在对物理层信号编码数据进行解码时可能会遭遇错误，而需要重复解码多次才可以解码出正确的系统信息；此外，当信号品质不佳时更有可能会增加解码错误的几率，因而造成效能的低落。
发明内容
[0003] 因此，本发明的目的之一在于提供一种应用于显示装置的解码电路及相关的解码方法，其可以快速且准确地对物理层信号编码数据进行解码来得到系统信息，以解决
现有技术中的问题。
[0004] 在本发明的一个
实施例中，提出了一种应用于一多媒体装置的解码电路，其解码一编码数据以产生一系统信息，且该解码电路包含有多个处理电路以及一决定电路。该多个处理电路是用来分别对该编码数据进行处理，以产生多个处理后信号；其中该多个处理电路是分别对应于该系统信息的一部分信息的多种位组合；以及该决定电路是用以根据该多个处理后信号来决定出该系统信息。
[0005] 在本发明的另一个实施例中，提出了一种应用于一多媒体装置的解码方法，其用以解码一编码数据以产生一系统信息，且该解码方法包含以下步骤：使用多个处理电路分别对该编码数据进行处理，以产生多个处理后信号；其中该多个处理电路是分别对应于该系统信息的一部分信息的多种位组合；以及根据该多个处理后信号来决定出该系统信息。
[0006] 在本发明的另一个实施例中，提出了一种一种应用于一多媒体装置的解码电路，用来解码一编码数据以产生一系统信息，且该解码电路包含有一处理电路以及一决定电路。该处理电路是用来分别对该编码数据进行处理以产生多个处理后信号，其中该多个处理后信号是分别对应于该系统信息的一部分信息的多种位组合；以及该决定电路耦接于该多个处理电路，且用来根据该多个处理后信号决定出该部分信息是对应该多种位组合的其中之一。
附图说明
[0007] 为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
[0008] 图1为根据本发明一实施例的应用于一显示装置的电路的方
块图。
[0010] 图3为根据本发明一实施例的解码电路的方块图。
[0011] 图4为旋转电路312、322在进行
相位旋转的示意图。
[0012] 图5为旋转电路332、342在进行相位旋转的示意图。
[0013] 图6为根据本发明另一实施例的解码电路的方块图。
[0015] 图8为根据本发明另一实施例的解码电路的方块图。
[0016] 图9为根据本发明一实施例的一种应用于一显示装置的解码方法的
流程图。
[0017] 图中元件标号说明如下：
[0018] 100 电路
[0019] 110 帧同步电路
[0020] 120 帧起始区段判断电路
[0021] 130 物理层信号编码数据撷取电路
[0022] 140 解码电路
[0023] 302、802 解扰电路
[0024] 310、320、330、340、810 处理电路
[0025] 312、322、332、342、812 旋转电路
[0026] 314、324、334、344 叠加电路
[0027] 318、328、338、348、818 转换电路
[0028] 304、804 决定电路
[0029] 900～906 步骤
具体实施方式
[0030] 请参考图1，其为根据本发明一实施例的应用于一多媒体装置的电路100的方块图，其中在本实施例中，电路100可设置于一电视或是一电视机上盒中，且符合扩充型第二代数字视频广播(DVB-S2X)系统的规格。参考图1，电路100包含了一帧同步电路110、一帧起始区段判断电路120、一物理层信号(PLS)编码数据撷取电路130以及一解码电路140。
[0031] 在电路100的操作中，首先，帧同步电路110通过天线接收一接收信号，其中该接收信号包含了多个帧。图2所示为一帧200的示意图，其中帧200包含了一物理层标头以及多个数据时隙(slot)，这些数据时隙用来存放经过编码的数据，而物理层标头则包含了一帧起始区段(start of frame,SOF)以及一PLS编码数据(PLS code)，其中帧起始区段包含了时间同步所需的信息。帧起始区段判断电路120判断出每一个帧中的该帧起始区段的地址，以供PLS编码数据撷取电路130据以取得每一个帧中的PLS编码数据。解码电路140对PLS编码数据进行解码以得到一系统信息。
[0032] 在DVB-S2X系统中，PLS编码数据是由传送端将系统信息与一生成矩阵进行计算所产生的，详细来说，系统信息为一八位的数据(b0,b1,…,b7)，其中第一个位b0是用来表示此信号是符合DVB-S2系统或是DVB-S2X系统，例如当第一个位b0为“0”时表示信号是符合DVB-S2系统，而当第一个位b0为“1”时表示信号是符合DVB-S2X系统；以及第八个位b7则用来表示PLS编码数据否具有一前导(pilot)数据，例如当第八个位b7为“0”时表示没有前导数据，而当第八个位b7为“1”时表示具有前导数据。在DVB-S2系统中，生成矩阵为一6*32的矩阵，而传送端会将系统信息中的六个位(b1,…,b6)和生成矩阵相乘以到一个1*32的中间矩阵(亦即，32位的数据)，之后再通过系统信息中的最后一个位b7与中间矩阵的逻辑运算以产生出一个1*64的矩阵，之后再映射到一
星座图(constellation)后产生PLS编码数据。另一方面，在DVB-S2X系统中，生成矩阵为一7*32的矩阵，而传送端会将系统信息中的前七个位(b0,b1,…,b6)和生成矩阵相乘以到一个1*32的中间矩阵，之后再通过系统信息中的最后一个位b7与中间矩阵的逻辑运算以产生出一个1*64的矩阵，之后再映射到一星座图(constellation)后产生PLS编码数据。由于产生PLS编码数据的方式为本领域具有通常知识者所熟知，故详细的计算方式在此不予赘述。
[0033] 以下为在DVB-S2系统中的生成矩阵的范例：
[0034]
[0035] 而以下为在DVB-SX2系统中的生成矩阵的范例：
[0036]
[0037] 本发明的主要特征即是通过解码电路140来将所接收到的PLS编码数据准确且有效率地解码还原成系统信息，以供后续的操作。
[0038] 请参考图3，其为根据本发明一实施例的解码电路140的方块图。如图3所示，解码电路140包含了一解扰(descrambler)电路302、四个处理电路310、320、330、340以及一决定电路304，其中处理电路310包含了一旋转电路312、一转换电路318，处理电路320包含了一旋转电路322、一转换电路328，处理电路330包含了一旋转电路332、一转换电路338，且处理电路340包含了一旋转电路342、一转换电路348。在本实施例中，解扰电路302是用来对PLS
编码信号进行解扰操作以产生一解扰后PLS编码信号，而四个处理电路310、320、330、340是分别对该解扰后PLS编码信号采用不同的计算方式来进行处理，以分别产生第一、第二、第三与第四处理后信号，其中四个处理电路310、320、330、340是分别对应于系统信息的一部分信息(第一个位b0与第八个位b7)的四种组合，且这些处理后信号是用来反应该部分信息具有哪一种位组合。详细来说，处理电路310、320、330、340是分别对应至位组合为(b0＝0、b7＝0)、(b0＝0、b7＝1)、(b0＝1、b7＝1)、(b0＝1、b7＝0)的部分信息，当PLS编码信号所对应到的系统信息的该部分信息具有(b0＝0、b7＝0)的组合时，处理电路310产生的该第一处理后信号相对于其他处理后信号将具有识别性(例如，特别高的数值)。类似的，处理电路320、330与340是分别能够针对具有(b0＝0、b7＝1)、(b0＝1、b7＝1)、(b0＝1、b7＝0)的部分信息的系统信息所对应的解扰后PLS编码信号产生相对于其他处理后信号具有识别性的第二、第三与第四处理后信号。最后，决定电路304根据处理电路310、320、330、340所输出的第一、第二、第三与第四处理后信号来判断出系统信息的第一个位b0与第八个位b7的数值，并依据判断结果进一步决定出其他的位b1～b6。以下将详述处理电路模块310、320、330、340中每一个电路元件以及决定电路304的操作。
[0039] 旋转电路312、322、332、342中，首先以旋转电路312为例，旋转电路312是用来将解扰后PLC编码数据(64位)的每一个位值进行相位旋转以映射到一轴线(在本实施例中为复数座标中的
虚部轴)上以产生一第一旋转后编码数据，之后再将相邻奇数点与偶数点所对应的第一旋转后编码数据的数值相加(亦即，第1个位值和第2个位值所对应的第一旋转后编码数据的数值相加、第3个位值和第4个位值所对应的第一旋转后编码数据的数值相加、…以此类推，且在本实施例中，第一旋转后编码数据的数值是指其在复数座标的虚部轴上的数值)以得到一第一信息(1*32的矩阵)，其中旋转电路312进行相位旋转的方式是相关于DVB-S2系统的规格。旋转电路322类似于旋转电路312，是依据解扰后PLC编码数据的每一个位值产生一第二旋转后编码数据，之后再将相邻奇数点与偶数点所对应的第二旋转后编码数据的数值相减以得到一第二信息(1*32的矩阵)。请参考图4，其为旋转电路312、322在进行相位旋转的示意图，其中图示的“i”代表第“i”个位，亦即“i”可以是1～32，y2i-1代表着解扰后PLC编码数据的奇数点的位值，y2i代表着解扰后PLC编码数据的偶数点的位值，“I”表示
实部轴，且“Q”表示虚部轴。当解扰后PLC编码数据的奇数点的位值是“0”时，旋转电路312、322会将其旋转(π/4)以得到数值“+1”；当解扰后PLC编码数据的奇数点的位值是“1”时，旋转电路312、322会将其旋转(π/4)以得到数值“-1”；当解扰后PLC编码数据的偶数点的位值是“0”时，旋转电路312、322会将其旋转(-π/4)以得到数值“+1”；而当解扰后PLC编码数据的偶数点的位值是“1”时，旋转电路312、322会将其旋转(-π/4)以得到数值“-1”。
[0040] 旋转电路332类似于旋转电路312，是依据解扰后PLC编码数据的每一个位来产生一第三旋转后编码数据，之后再将相邻奇数点与偶数点所对应的第三旋转后编码数据的数值相加以得到一第三信息(1*32的矩阵)，其与旋转电路312的差异在于旋转电路332进行相位旋转的方式是相关于DVB-S2X系统的规格；旋转电路342类似于旋转电路322，是依据解扰后PLC编码数据的每一个位来产生一第四旋转后编码数据，之后再将相邻奇数点与偶数点的数值所对应的第四旋转后编码数据相减以得到一第四信息(1*32的矩阵)，其与旋转电路322的差异在于旋转电路342进行相位旋转的方式是根据DVB-S2X系统的规格来进行。请参考图5，其为旋转电路332、342在进行相位旋转的示意图，当解扰后PLC编码数据的奇数点的位值是“0”时，旋转电路332、342会将其旋转(-π/4)以得到数值“+1”；当解扰后PLC编码数据的奇数点的位值是“1”时，旋转电路332、342会将其旋转(-π/4)以得到数值“-1”；当解扰后PLC编码数据的偶数点的位值是“0”时，旋转电路332、342会将其旋转(π/4)以得到数值“-
1”；而当解扰后PLC编码数据的偶数点的位值是“1”时，旋转电路332、342会将其旋转(π/4)以得到数值“+1”。
[0041] 上述旋转电路312所产生的第一信息中的每一个数值可以表示如下：
[0042] rsoft_add,S2,i＝imag(y2i-1ejπ/4)+imag(y2ie-jπ/4)；
[0043] 旋转电路322所产生的第二信息中的每一个数值可以表示如下：
[0044] rsoft_sub,S2,i＝imag(y2i-1ejπ/4)-imag(y2ie-jπ/4)；
[0045] 旋转电路332所产生的第三信息中的每一个数值可以表示如下：
[0046] rsoft_sub,S2X,i＝imag(y2i-1e-jπ/4)+imag(y2iejπ/4)；
[0047] 旋转电路342所产生的第四信息中的每一个数值可以表示如下：
[0048] rsoft_sub,S2X,i＝imag(y2i-1e-jπ/4)-imag(y2iejπ/4)。
[0049] 如前所述，针对任一种位组合的该部分信息，第一～第四信息的其中之一将会有具有识别性(例如，特别高的数值)，实际上已经足够供决定电路304用来判断该部分信息为哪一种位组合。接着，请参考图6，其为本发明另一实施例的解码电路140的方块图，其中在图6所示的实施例中处理电路310、320、330、340更分别包含了叠加电路314、324、334、344。关于叠加电路314、324、334、344的操作，请同时参考图7，叠加电路314是用来将对应到不同帧的多个第一信息进行叠加以产生一第一叠加后数据，类似的，叠加电路324、334与344分别将对应到不同帧的多个第二、第三与第四信息进行叠加以产生一第二叠加后数据、一第三叠加后数据与一第四叠加后数据。由于叠加后的数据进一步增加了相互之间的区别性，因此对于该部分信息的判断将更准确。
[0050] 转换电路318、328、338与348是通过一矩阵转换来解码第一～第四信息或者第一～第四叠加后数据中的PLS编码。请注意，由于在DVB-S2X系统的传送端中所用来产生PLS编码信号的生成矩阵的第一行并非均为0，因此在转换电路338与348更分别包含一映射电路(未绘示)来移除生成矩阵的第一行对于PLS编码信号所造成的影响。换言之，转换电路338与348所包含的映射电路会分别将第三叠加后数据以及第四叠加后数据的部分内容进行
修改，以移除生成矩阵的第一行的影响。在本实施例中，映射电路336、346是分别将第三叠加后数据以及第四叠加后数据中的第0、3、8、10、12、13、18、20、21、23、24、25、27、28、29、31位进行正负号的转换来移除生成矩阵的第一行的影响。相对的，由于DVB-S2系统并没有上述问题，故不需要额外的映射电路来对第一、第二叠加后数据进行处理。
[0051] 最后，转换电路318、328、338、348分别对第一、第二、第三、第四叠加后数据(其中第三、第四叠加后数据是经过映射电路与处理)进行数据转换以产生第一、第二、第三、第四处理后信号。在本实施例中，转换电路318、328、338、348分别对第一、第二、第三、第四叠加后数据乘上一个32*32的哈达玛矩阵(Hadamard matrix)以产生第一、第二、第三、第四处理后信号。其中转换电路318的操作可以表示如下：
[0052] Asoft_add,S2＝rsoft_add,S2H32*32
[0053] rsoft_add,S2＝[rsoft_add.S2,1…rsoft_add,S2,31]
[0054] 其中Asoft_add,S2是第一处理后信号，rsoft_add,S2用来表示第一叠加后数据，而H32*32为哈达玛矩阵；
[0055] 转换电路328的操作可以表示如下：
[0056] Asoft_sub,S2＝rsoft_add,S2H32*32
[0057] rsoft_sub,S2＝[rsoft_sub.S2,1…rsoft_sub,S2,31]
[0058] 其中Asoft_sub,S2是第二处理后信号，rsoft_sub,S2用来表示第二叠加后数据；
[0059] 转换电路328的操作可以表示如下：
[0060] Asoft_add,S2X＝rsoft_add,S2XH32*32
[0061] rsoft_add,S2X＝[rsoft_add.S2X,1…rsoft_add,S2,31]
[0062] 其中Asoft_add,S2X是第三处理后信号，rsoft_add,S2X用来表示经过映射电路处理后的第三叠加后数据；
[0063] 转换电路348的操作可以表示如下：
[0064] Asoft_sub,S2X＝rsoft_add,S2XH32*32
[0065] rsoft_sub,S2X＝[rsoft_sub.S2X,1…rsoft_sub,S2X,31]
[0066] 其中Asoft_sub,S2X是第四处理后信号，rsoft_sub,S2X用来表示经过映射电路处理后的第四叠加后数据。
[0067] 最后，决定电路304根据第一、第二、第三、第四处理后信号来判断出系统信息中b0、b7的数值，并据以决定出其他的位b1～b6。详细来说，决定电路304会先决定出第一、第二、第三、第四处理后信号中具有最大数值的自变量(argument)如下：
[0068] a0＝arg max|Asoft_add,S2|,Asoft_add_S 2＝{A0,0,A0,1,…A0,31}；
[0069] a1＝arg max|Asoft_sub,S2|,Asoft_sub_S 2＝{A1,0,A1,1,…A1,31}；
[0070] a2＝arg max|Asoft_add,S2X|,Asoft_add_S 2X＝{A2,0,A2,1,…A2,31}；
[0071] a3＝arg max|Asoft_sub,S2|,Asoft_sub_S 2＝{A3,0,A3,1,…A3,31}；
[0072] 决定电路304比较上述a0、a1、a2、a3的大小来决定出系统信息中b0、b7的数值，亦即当a0的数值最大时，b0＝0、b7＝0；当a1的数值最大时，b0＝0、b7＝1；当a2的数值最大时，b0＝1、b7＝1；当a3的数值最大时，b0＝1、b7＝0。
[0073] 接着，假设a0、a1、a2、a3中最大的数值为amax(会是介于0～31之间的整数)，则再通过对amax取二进制表示式便可以得到b1～b5的值，亦即：
[0074] amax＝(b5b4b3b2b1),a∈{0,31}；
[0075] 最后再根据Amax_index,amax的值是否大于0来判断出系统信息中b6的值，当Amax_index,amax的值大于0时，b6为0，以及当Amax_index,amax的值不大于0时，b6为1。其中max_index表示着amax是对应到a0、a1、a2、a3哪一个，亦即当amax是a0时max_index即为“0”、当amax是a1时max_index即为“1”…以此类推。
[0076] 如上所述，八个位的系统信息b0～b7便可以准确地得知，而此系统信息主要包含了调制方式、符码率、是否有前导数据以及前向错误更正数据长度…等信息，而这些信息可用来传送给后端的项为补偿或是等化器的元件来运用。
[0077] 需注意的是，虽然以上的实施例是以DVB-S2X系统中的解码电路为例，但本发明并不以此为限。在本发明的其他实施例中，只要解码电路中具有多个处理电路模块来同时对编码数据进行不同的计算，且每一个处理电路模块所产生的处理后信号可以反映出一系统信息中部分信息的一特
定位组合，则本发明可以应用在各种不同的解码电路中。此外，在一实施例中，当系统信息中的部分信息为N个位时，该多个处理电路模块的数量为N的平方。此外，虽然本案中是由决定电路304根据第一、第二、第三、第四处理后信号来判断出系统信息中b0、b7的值，然而如前所述，在本案提出的解码电路140中，决定电路304亦可直接依据第一～第四信息、或者第一～第四叠加后的数据中具有识别性(例如，特别高的数值)的其中之一来进行判断。然而由决定电路304依据第一～第四处理后信号进行前述判断是可以同时决定系统信息中b1～b6的值，因此更加有效率。
[0078] 请参考图8，其为根据本发明另一实施例的解码电路140的方块图。如图8所示，解码电路140包含了一解扰电路802、一处理电路810以及一决定电路804，其中处理电路810包含了一旋转电路812以及一转换电路818。图8与图3所示的实施例的差异仅在于图3的实施例是采用四个不同的处理电路310～340来同步处理解扰后PLS编码信号，而图8所示的实施例则是采用分时处理的方式来处理解扰后PLS编码信号。具体来说，在第一个时间点，处理电路810的操作相同于处理电路310以产生一第一处理后信号，在第二个时间点处理电路810的操作相同于处理电路320以产生一第二处理后信号，在第三个时间点处理电路810的操作相同于处理电路330以产生一第三处理后信号，且在第四个时间点处理电路810的操作相同于处理电路340以产生一第四处理后信号。最后，决定电路304在收集到第一、第二、第三、第四处理后信号之后便可以判断出系统信息中b0、b7的数值，并据以决定出其他的位b1～b6。
[0079] 图9为根据本发明一实施例的一种应用于一显示装置的解码方法的流程图。参考图1～7及以上所披露的内容，解码方法的流程如下所述：
[0080] 步骤900：流程开始。
[0081] 步骤902：接收一编码数据，其中该编码数据是由一系统信息进行编码所得到。
[0082] 步骤904：使用多个处理电路分别对该编码数据进行处理，以产生多个处理后信号，其中该多个处理电路是分别对应于该系统信息的一部分信息的多种位组合。
[0083] 步骤906：根据该多个处理后信号来决定出该系统信息。
[0084] 简要归纳本发明，在本发明的解码电路及相关的解码方法中，是通过多个处理电路模块来对PLS编码数据进行不同的运算，来得到多个处理后信号，其中每一个处理电路模块是对应到PLS编码数据所对应到的系统信息的一部分信息的一种位组合，且其所产生处理后信号可以反映出PLS编码数据是否对应于该位组合。通过本发明，可以一次就准确地对PLS编码数据进行解码以得到系统信息，以避免现有技术中可能需要多次尝试才可成功解码的问题。
[0085] 虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以
权利要求书所界定的为准。
