技术领域
[0001] 提出一种发光二极管芯片和一种用于制造发光二极管芯片的方法。
背景技术
[0002] 文献DE 102015120323涉及一种具有封装层的发光二极管芯片，所述封装层局部地设置在载体和反射层序列之间，其中封装层局部地穿过反射层序列延伸到
半导体层序列中。文献DE 102015120323的公开内容通过参引的方式并入本文。
[0003] 发光二极管芯片、尤其基于InGaAlP的发光二极管芯片通常由于在
刻蚀的侧面处在产生
辐射的有源区中的非放射损失在
电流密度相对高的情况下具有效率最大值。这限制这种发光二极管芯片在电流密度小的情况下使用。
发明内容
[0004] 本
申请的目的是：提出一种发光二极管芯片，在电流密度低的情况下存在所述发光二极管芯片的效率最大值。此外，本申请的一个目的是：提出一种用于制造这种发光二极管芯片的方法。
[0005] 所述目的通过一种发光二极管芯片以及通过一种用于制造发光二极管芯片的方法来实现。
[0006] 发光二极管芯片的和方法的有利的实施方式以及改进形式是下面描述的主题。
[0007] 根据一个实施方式，发光二极管芯片具有
外延的半导体层序列，所述半导体层序列具有有源区，所述有源区在运行时产生
电磁辐射。
[0008] 尤其优选地，发光二极管芯片具有
钝化层，在所述
钝化层中静
力学固定电的载流子，或者所述钝化层引起半导体层序列的表面态的饱和。
[0009] 钝化层优选施加在半导体层序列的侧面上，并且优选至少侧向地遮盖有源区。
[0010] 此外，也可行的是：钝化层整面地在外延的半导体层序列的侧面之上延伸。替选地或附加地，钝化层也能够至少部分地设置在外延的半导体层序列或发光二极管芯片的光出射面上。
[0011] 本申请的构思是：在半导体层序列的侧面上并且尤其在产生辐射的有源区的区域中设置静力学固定的载流子，使得在半导体层序列的邻接于钝化层的半导体材料中积聚具有相反电荷的载流子。钝化层中的静力学固定的载流子有利地引起在侧面处屏蔽相反带电种类的载流子。因为对于非放射效应必须局部地存在两种类型的载流子，引起损失的非放射率在通常刻蚀的侧面处显著减小。因此，有利地提高发光二极管芯片的效率。
[0012] 尤其优选地，钝化层以与外延的半导体层序列的材料直接
接触的方式设置。换言之，钝化层与外延的半导体层序列尤其优选地具有共同的边界面。
[0013] 根据发光二极管芯片的一个优选的实施方式，静力学固定的载流子是
电子。
[0014] 尤其优选地，钝化层中的静力学固定的电荷实现在外延的半导体层序列的邻接于钝化层的半导体材料中的导带和
价带的带边缘的弯曲。以该方式和方法，来自半导体材料的载流子聚集在邻接于钝化层的半导体材料中，所述载流子的电荷与钝化层中的静力学固定的载流子的电荷相反。钝化层中的静力学固定的载流子通常有利地引起在侧面处屏蔽相反带电种类的载流子。
[0015] 有利地，钝化层中的静力学固定的载流子引起在钝化层的区域中朝更小的
能量的带边缘弯曲，使得在此电子聚集在与半导体层序列的边界区域中。由于钝化层中局部提高的电子密度，相反地在半导体层序列的邻接的区域中积聚正电荷载流子，例如空穴。在半导体层序列-钝化层的边界面处的带边缘弯曲的区域例如具有在1纳米和100纳米之间的扩展。例如，价带边缘和导带边缘的带边缘弯曲为至少0.1eV。
[0016] 根据一个实施方式，在半导体层序列和钝化层之间的边界区域中的静力学固定的载流子的载流子密度为至少1011cm-2。尤其优选地，在半导体层序列和钝化层之间的边界区域中的静力学固定的载流子的载流子密度为至少1012cm-2。
[0017] 根据一个优选的实施方式，外延的半导体层序列基于III/V族半导体
复合材料。
[0018] III/V族半导体复合材料尤其优选是磷化物半导体复合材料。磷化物半导体复合材料是如下半导体复合材料，所述半导体复合材料包含磷，例如体系InxAlyGa1-x-yP中的材料，其中0≤x≤1、0≤y≤1并且x+y≤1。特别地，
外延生长的半导体层序列具有所述材料之一或由所述材料之一构成。
[0019] 钝化层优选具有在1纳米和100纳米之间的厚度，其中包括边界值。尤其优选地，钝化层极其薄地构成。优选地，钝化层的厚度不超过5纳米。
[0020] 钝化层中的静力学固定的载流子有利地引起在侧面处屏蔽相反带电种类的载流子。因为对于非放射效应必须局部地存在两种类型的载流子，所以引起损失的非放射率在侧面处显著减小。这尤其在具有小的横向扩展的发光二极管芯片中引起效率提高。尤其优选地，发光二极管芯片因此具有不超过1毫米的棱边长度。
[0021] 此外，在侧面与光出射面的比值相对高的发光二极管芯片中，效率提高尤其有效。发光二极管芯片的侧面与光出射面的比值优选为至少0.01。
[0022] 钝化层优选地具有下述材料之一或由下述材料之一形成：
氧化
铝、氧化
硅、
磷化铝、磷化铟铝。
[0023] 根据发光二极管芯片的一个优选的实施方式，半导体层序列基于磷化物复合半导体材料或者由磷化物复合半导体材料形成，其中钝化层以直接接触的方式施加到半导体层序列上。钝化层在此尤其优选地具有磷化铝和/或氧化铝。例如可行的是：钝化层由两个
单层形成，所述单层中的一个具有磷化铝或者由磷化铝构成，而另一个具有氧化铝或由氧化铝构成。在此，尤其优选地，氧化铝层与半导体材料直接接触地设置。
[0024] 此外，也可行的是：钝化层具有无序区域，所述无序区域中的一个区域具有磷化铝或者由磷化铝构成，并且另外的区域具有氧化铝或由氧化铝构成。在此尤其优选地，钝化层极其薄地构成并且仅具有几纳米的厚度。此外，在该实施方式中，具有氧化铝的区域优选显著胜过具有磷化铝的区域。例如，钝化层的至少95％由氧化铝构成。
[0025] 在用于制造发光二极管芯片的方法中，首先，提供具有有源区的外延生长的半导体层序列，其中有源区适合于产生电磁辐射。
[0026] 将钝化层施加到半导体层序列的侧面上，在所述钝化层中静力学固定电的载流子。钝化层在此至少
覆盖半导体层序列的产生辐射的有源区。
[0027] 根据方法的一个尤其优选的实施方式，半导体层序列的侧面的一部分通过刻蚀、尤其通过干刻蚀产生。这也称作为
台面刻蚀。半导体层序列的侧面通常首先部分地通过刻蚀产生，而侧面的另一部分最后通过另一分离工艺、即例如折断、锯割或
激光切割制造。尤其优选地，半导体层序列的有源区通过刻蚀分离。
[0028] 根据方法的一个优选的实施方式，提供半导体层序列，所述半导体层序列基于磷化物复合半导体材料或由磷化物复合半导体材料构成。为了施加钝化层，以直接接触的方式将非化学计量的氧化硅层(SiOx层)优选通
过热蒸
镀施加到半导体层序列的侧面上。
[0029] 随后，将磷化铝层(Al2O3层)尤其优选通过ALD方法以直接接触的方式施加到非化学计量的氧化硅层上。
[0030] 借助
原子层沉积(atomic layer deposition，ALD)当前表示特定形式的CVD方法。
[0031] 在CVD方法(“chemical vapor deposition”，
化学气相沉积)中，在体积中提供要覆层的表面。在该体积中还提供至少一种初始材料，由所述初始材料通过在要覆层的表面上的化学反应来沉积固态的CVD层。通常，在该体积中存在至少一种第二初始材料，第一初始材料与所述第二初始材料在表面上化学反应，以形成固态的CVD层。因此，CVD方法的特征在于在要覆层的表面上的至少一个化学反应，以形成CVD层。
[0032] 当前，借助原子层沉积(atomic layer deposition，ALD)表示如下CVD方法，其中将气态的第一初始材料输送给体积，在所述体积中提供要覆层的表面，使得气态的第一初始材料在表面上
吸附。在用第一初始材料优选完全地或几乎完全地覆盖表面之后，将第一初始材料的仍气态的或未在表面上吸附的部分通常再次从体积中移除并且输送第二初始材料。第二初始材料设置用于：与在表面上吸附的第一初始材料化学反应，以形成固态的ALD层。
[0033] 根据方法的另一实施方式，为了施加钝化层，在基于磷化物复合半导体材料的半导体层序列上，首先将磷化铝层(AlP层)以直接接触的方式施加到半导体层序列的侧面上，例如外延地施加。
[0034] 根据方法的另一实施方式，将具有半导体层序列和施加在其上的层的层复合件
退火。用于退火的
温度优选在100℃和800℃之间，其中包括边界值。
附图说明
[0035] 从下面结合附图描述的
实施例中得出本发明的其他的有利的实施方式和改进形式。
[0036] 根据图1至3的示意剖面图详细阐述用于制造发光二极管芯片的方法的第一实施例。
[0037] 根据图4和5的示意剖面图详细阐述用于制造发光二极管芯片的方法的另一实施例。
[0038] 图6示出根据一个实施例的发光二极管芯片的示意剖面图。
[0039] 图7示意地示出根据一个实施例的发光二极管芯片的钝化层以及半导体材料的导带和价带。
[0040] 图8示出半导体试样的示意剖面图，根据所述半导体试样以实验的方式确认钝化层的积极效果。
[0041] 图9示出与磷化铝层的厚度x相关地测量具有根据图8的构造的试样的
光致发光强度。
[0042] 相同的、同类的或起相同作用的元件在附图中设有相同的附图标记。附图和在附图中示出的元件相互间的大小关系不应视作为是合乎比例的。更确切地说，为了更好的可视性和/或为了更好的理解，能够夸大地示出个别元件，尤其层厚度。
具体实施方式
[0043] 在根据图1至3的实施例的方法中，首先，提供具有有源区2的外延生长的半导体层序列1。在此，有源区2适合于：在发光二极管芯片运行时产生电磁辐射。半导体层序列1尤其优选基于磷化物复合半导体材料。
[0044] 在外延生长的半导体层序列1的第一主面3上，在此施加第一电接触部4，而在半导体层序列1的与第一主面3相对置的第二主面5上施加第二电接触部6。例如，第一电接触部4为p型接触部，并且第二电接触部6为n型接触部。
[0045] 在示意地在图2中示出的下一步骤中，将非化学计量的氧化硅层7(SiOx层)以直接接触的方式借助于热蒸镀沉积到半导体层序列1的侧面8上。在此，非化学计量的氧化硅层7尤其遮盖有源区2。此外，半导体层序列1的第二主面5以及第一电接触部4至少部分地由非化学计量的氧化硅层7覆盖。
[0046] 如示意地在图3中示出，随后以直接接触的方式将氧化铝层9(Al2O3层)优选借助ALD方法施加到非化学计量的氧化硅层7上。
[0047] 最后，将具有外延的半导体层序列1和施加在其上的非化学计量的氧化硅层7和氧化铝层9的层复合件退火，使得在与半导体层序列1的边界面处形成含氧化铝的层。在钝化层10之内的所述含氧化铝的层具有静力学固定的载流子，优选电子。
[0048] 非化学计量的氧化硅层7、氧化铝层9和边界附近的含氧化铝的层在当前的实施例中构成钝化层10。
[0049] 在根据图4和5的实施例的方法中，在第一步骤中再次提供具有电接触部4、6的外延的半导体层序列1，如其已经根据图1来描述。
[0050] 在下一步骤中，将磷化铝层11(AlP层)以直接接触的方式施加到半导体层序列1的侧面8上，例如外延地施加(图5)。磷化铝层11在此尤其覆盖有源区2并且延伸直至半导体层序列的第一主面3和第一接触部4。
[0051] 也将图5中的层复合件尤其优选地在下一步骤中退火(未示出)。在此，磷化铝至少部分地改组成氧化铝(AlxOy)。
[0052] 磷化铝/氧化铝层11在当前的实施例中构成钝化层10。所述钝化层邻接于半导体层序列1的半导体材料具有固定的电的载流子，优选电子。
[0053] 在根据图1至3以及4至5的实施例的方法中，形成例如在图6中示意地示出的发光二极管芯片。
[0054] 根据图6的实施例的发光二极管芯片具有基于磷化物复合半导体材料的外延生长的半导体层序列1。半导体层序列1包括适合于产生电磁辐射的有源区2，所述
电池辐射在发光二极管芯片运行时由光出射面12发出。
[0055] 在外延生长的半导体层序列1的第一主面3上施加有第一电接触部4，而在半导体层序列1的第二主面5上施加有第二电接触部6。
[0056] 在外延的半导体层序列1的侧面8上以及在发光二极管芯片的光出射面12的一部分上施加有钝化层10。特别地，钝化层10在有源区2之上延伸。在钝化层10中存在电的载流子，所述载流子是静力学固定的。当前，电的载流子为电子。此外，也可行的是：钝化层10使邻接的半导体材料的表面态饱和。
[0057] 根据图6的实施例的半导体层序列1的侧面8的一部分通过干刻蚀实现。侧面8的该部分当前特征在于：其倾斜于发光二极管芯片的
中轴线构成。半导体层序列1的侧面8的另一部分当前平行于发光二极管芯片的中轴线设置。发光二极管芯片的该部分通过另一分离工艺、例如借助于锯割或激光分离来实现。
[0058] 图7示意地示出在半导体层序列1以及钝化层10的区域中的导带边缘CB和价带边缘VB的变化。钝化层10当前包括氧化铝层9以及非化学计量的氧化硅层7。在钝化层10邻接于半导体材料的边界面的区域中，价带边缘VB以及导带边缘CB具有朝更低能量的下降部，电子静力学固定在其中。相反，在邻接的半导体材料的一侧上，形成价带边缘VB的升高部，空穴静力学固定在所述升高部中。以该方式和方法，在半导体层序列1-钝化层10的边界面处形成对于正电荷的屏蔽部，所述屏蔽部至少降低非放射复合。
[0059] 根据图8的示意图的试样具有砷化镓衬底13，在所述砷化镓衬底上外延生长大约1微米厚的InAlP层。在InAlP层上又外延生长具有有源区2的大约300纳米厚的InGaAlP半导体层序列1，所述有源区发射
波长大约为620纳米的辐射。
[0060] 在外延生长的半导体层序列1上又施加有具有极其小的厚度x的磷化铝层11。以实验的方式已经证实：磷化铝层11在空气处几乎完全转变成氧化铝层(AlxOy层)。
[0061] 磷化铝/氧化铝层11的厚度x现在改变，并且测量试样的光致发光。在根据图8的试样处测量的光致发光的值IPL在图9中与厚度x相关地绘制。根据图9的测量显示出：在厚度x为大约2纳米的情况下，光致发光相对于没有磷化铝/氧化铝层11的试样提高10倍。
[0062] 本申请要求德国
专利申请DE 102015120089.9的优先权，其公开内容在此通过参引的方式并入本文。
[0063] 本发明不通过根据实施例进行的描述局限于此。更确切地说，本发明包括任意新特征以及特征的任意组合，这尤其包含实施例中的特征的任意组合，即使所述特征或所述组合本身没有在实施例中明确地说明时也如此。
[0064] 附图标记列表
[0065] 1 外延的半导体层序列
[0066] 2 有源区
[0067] 3 第一主面
[0068] 4 第一接触部
[0069] 5 第二主面
[0070] 6 第二电接触部
[0071] 7 氧化硅层
[0072] 8 侧面
[0073] 9 氧化铝层
[0074] 10 钝化层
[0075] 11 磷化铝层
[0076] 12 光出射面
[0077] 13 GaAs衬底
[0078] CB 导带边缘
[0079] VB 价带边缘
