【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子静止イメージビデオカメラに関し、特に物体や情景の静止画を保管するために、イメージカラー情報を記録するパーソナルコンピュータ（ＰＣ）コンパチブルなフォーマットに構成しＰＣコンパチブルな記録デイスケットに格納する、例えばＪＰＥＧ（Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｉｃ Ｅ
ｘｐｅｒｔｓ Ｇｒｏｕｐ）アルゴリズム・スタンダードのような圧縮／伸長アルゴリズムを用いて、オペレータが選択可能な圧縮デジタル信号フォーマットに変換する改良型電子静止イメージビデオカメラに関する。 例えば、そのデイスケットは３．５（３ １／２）インチのデジタルデイスケットでもよい。 そのデジタルデイスケットは電子カメラから取り外し可能であり、前もってロードされた対応する伸長アルゴリズムを持つＰＣに直接挿入することができる。 従って、デジタルイメージはワードプロセシング、デイスクトップパブリシング、データベース、マルチメデイアの応用に直接利用できるようフォーマット・コンパチブルとなっている。

【０００２】

【従来の技術】図１は従来の電子静止イメージカメラ系のブロック図である。 ここでは、シャッター制御回路２
ａが起動すると、ＣＣＤイメージセンサ要素１ａは物体の静止イメージをアナログ・カラービデオ信号に変換する。 イメージセンサ要素の出力カラービデオ信号はそれから信号処理サブシステム３ａに送られ、ＮＴＳＣ（Ｎ
ａｔｉｏｎａｌ Ｔｅｌｅｌｅｖｉｓｉｏｎ Ｓｙｓｔ
ｅｍ Ｃｏｍｍｉｔｔｅｅ）や他のコンポジット・ビデオ・フォーマット（ＰＡＬ〔ＥｕｒｏｐｅａｎＶｉｄｅ
ｏ ｓｔａｎｄａｒｄ Ｐｈａｓｅ Ａｌｔｅｒｎａｔ
ｉｎｇ Ｌｉｎｅ〕のような）に変換され、アナログ・
ビデオ・フロッピー（登録商標）デイスクや電気的消去可能プログラマブル読出し専用メモリ（ＥＥＰＲＯＭ）
やアナログ・オーデイオ・カセットやバブルメモリやその他の記録装置５ａのような大容量記憶装置にアナログフォーマットで記録される。 電力は再充電可能／取り外し可能バッテリ・システム４ａによって供給される。 イメージを電子イメージ信号に変換し記憶装置に転送する電子カメラは、米国特許４１３１９１９と米国特許４４
５６９３１と米国特許４７５８８８３と米国特許４８０
３５５４と米国特許４８３７６２８で開示されている。

【０００３】従来の電子静止イメージカメラ、例えば前記米国特許で開示されている型のものは、テレビジョンやビデオモニタへの表示を容易にするＮＴＳＣ（Ｎａｔ
ｉｏｎａｌ Ｔｅｌｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ
Ｃｏｍｍｉｔｔｅｅ）や磁気／電子記憶媒体上での類似するアナログフォーマットで所望のイメージに対応する電子的信号を生成する。 現在の技術レベルでは、ＰＣ
のソフトウエア・アプリケーションで直接アナログイメージを等価なデジタルフォーマットに変換することは高価となり、かつ時間がかかる。 現在、電子静止イメージカメラで得られたイメージをＰＣコンパチブル・フォーマットするために、まずその信号をコンポジットＮＴＳ
ＣかＲＧＢビデオ信号に変換する必要があり、アップス社（Ａａｐｐｓ Ｃｏｒｐｏｒａｔｉｏｎ）とオレンジマイクロ社（Ｏｒａｎｇｅ Ｍｉｃｒｏ）とラスターオプス社（Ｒａｓｔｅｒ Ｏｐｓ）とその他の会社から商業的に販売されている型の"フレームグラバー"（ＰＣにインストールされたデジタル回路ボードであり、ビデオイメージをＰＣコンパチブル・フォーマットへ変換するものである）のような変換デバイスを使って行うか、またはそのイメージをハードコピー・プリント（写真）に変換し、ＰＣに接続する装置の一部である電子スキャナーを利用してイメージをデジタルフォーマットに変換する方法がある。 後者の技術はデイスクトップパブリッシング業界で広く使われている。

【０００４】

【発明が解決しようとする課題】本発明の目的は、パーソナルコンピュータに共通である標準着脱可能な磁気デイスケットに再記録できる多数のデジタルデータフォーマットからオペレータが選択した１つのデータフォーマットを用いて、オペレータの選択した画像圧縮を行うことができる改良型静止イメージカメラを提供することである。

【０００５】本発明の目的はさらに、ＰＣ上でのポピュラーなワードプロセシングとデイスクトップパブリシングとその他ソフトウエアプログラムに即時、かつ直接組み込めるデジタル・イメージ・ファイルを備える改良型静止イメージカメラを提供することにある。

【０００６】本発明の他の目的は、ユーザの選択下で、
ＰＣに直接挿入できるデジタルメモリ記憶デバイスへ選択的に圧縮された静止画を、カラーか白黒のフォーマットで記録し、そして格納できる改良型静止イメージカメラを提供することにある。 ここで、これらのフォーマットはデジタルメモリ記憶デバイスへ各イメージフレーム付きで格納されるカラー／白黒モード選択と同様に、オペレータによって選択された圧縮の程度を示す信号フラグ付きの非常に多くのイメージを、デジタル値として容易に記憶させることができる。

【０００７】本発明の目的はさらに、一つのイメージと同様に連続したイメージを自動的にすばやく獲得できる改良型静止イメージカメラを提供することにある。

【０００８】また、このカメラはイメージのモニターと表示のためのビデオ・フォーマットとデジタル・フォーマットの両方での多重出力を提供することで、データ伝送と付加的処理、すなわち多様な記憶媒体への格納を容易にしている。

【０００９】本発明のさらに他の目的は、アナログやデジタルまたは無線周波数（ＲＦ）による制御信号によって、直接あるいは間接的に制御できる電荷結合素子（Ｃ
ＣＤ）と赤外線センサ（ＩＲ）と紫外線センサ（ＵＶ）
を含む多様な光電センサを利用した電子シャッターと露出制御によってカラーか白黒のどちらかで、またオペレータが選択可能な高・中・低のいずれかの解像度で静止画を取ることができる、より効率の良い電子静止イメージカメラを提供することにある。

【００１０】本発明のさらに進んだ目的は、アナログ・
コンポジットビデオ・フォーマットの電子静止イメージをＰＣで読出せるデジタルデータ・フォーマットへ効率的に変換するプログラマブルなビデオ・イメージ変換装置を提供することにある。

【００１１】この変換装置はまた、ビデオ・イメージを獲得しモニタとデイスプレイ上でビデオ・イメージをモニターするために追加されたビデオ入力・出力を提供し、そして、シリアルやパラレル等のような様々なフォーマットで多様な出力を行うＩ／Ｏ線をとうして圧縮デジタル・イメージ・データか未処理のデジタル・イメージ・データかのどちらかを転送できる。 また、本発明は追加のインターフェイス回路と音声デジタイザを通じてイメージ付きの音響／音声をも組み込むことができる。

【００１２】最後に、本発明の目的は、効率的な設計で、携帯型の操作をより長時間行うことができ、連続的な内部自己テスト・ソフトウエア・ルーチンとオペレータ・デイスプレイを使って、ユーザに操作上のステータスを供給する電子静止イメージ・カメラを提供することである。

【００１３】

【課題を解決するための手段】この目的を達成する本発明は、デジタルイメージを取得するためのデジタルカメラであって、当該カメラ内部への複数の制御信号を生成するオペレータ制御部と、前記制御信号の外部制御を可能とするとともに、前記デジタルカメラ外部の装置へ前記デジタルイメージを送信するデジタル入出力インタフェースと、を有することを特徴とする。

【００１４】

【発明の実施の形態】図２（ｂ）は、本発明の原理に対応する電子静止カメラの好適な一実施例の設計ブロック図である。 図２（ｂ）を参照して、イメージ・光学撮像要素１は例えば電荷結合素子（ＣＣＤ）（あるいは赤外線（ＩＲ）や紫外線（ＵＶ）センサ）であり、映像"シュート"コマンドが制御パネル２にオペレータによって与えられた時、物体の静止イメージを電気信号に変換する。 写真を取るとき、焦点合わせとシャッタ・スピードがレンズ系とデジタル制御部９の制御下でのシャッタ・
スピード選択機構によって制御される。

【００１５】"シュート"制御６が半分押される（図６
（ｄ）参照）時、電源電圧は再充電可能電池４から、電子回路とデジタル制御部９、制御パネル２とデイスクドライブ・アセンブリ５へ供給される。 不図示の露出制御回路は、基準クロックタイミングの制御下のフィールド・シフトパルスと、ＣＣＤデバイスと前処理回路を駆動するデジタル制御部９によって供給される制御信号と同様に、適切な水平／垂直転送パルスを生成する。 この設計は、例えば特許４１３１９１９と、特許４４５６９３
１と、従来技術として周知の類似の設計で引用されている技術の中で、よく知られているものである。

【００１６】カメラの遠隔操作を行う本発明での別の実施例を図６（ｃ）に示す。 遠隔"シュート"制御３０が、
例えば手動によるか可視光か電子エネルギーによる手段によって駆動される時、制御信号が生成され、カメラ本体の外側に置かれる外部ジャック３１を通じて送り出される。 外部制御３０は、その技術に精通している人にはよく知られているツイストペア線ケーブルによって電気的に外部ジャック３１と接続されている。 外部的に生成された"シュート・コマンド"を受信すると、リレースイッチ３２が駆動され内部スイッチが閉じられる。 スイッチ３２が閉じると、前述したプロセスが開始し、前述のＶ＋ボルトの半分の電圧が供給される。 フル電圧Ｖ＋は固定遅延３３を経由して供給される。 ここで、その電圧値は、イメージデータを受信する前に、デイスケット・
ドライブアセンブリ５（図２（ｂ））と関連する制御回路を初期化させるために選ばれている。

【００１７】いずれかの実施例で、"シュート"制御が完全に押される時、シャッタ制御１５（図６（ｄ））はシャッターパルスを生成する。 そして、生成されたそのシャッターパルスはＡ／Ｄ変換器８に対する制御信号を生成する。 そして、Ａ／Ｄ変換器８は、ピクセル・マルチプレクサ７のサンプル＆ホールド回路中のイメージ／写真データ信号をデジタル信号に変換する。 技術的によく知られた制御命令とアドレス命令はデジタル制御部９から生成され、ピクセルバッファ１０とフレームバッファ１１にデジタルイメージデータを記憶させる。 イメージ変換が終了すると、フレームバッファの内容は圧縮プロセッサ１２へ転送される。 ここで、圧縮プロセッサ１２
は、例えばシーキューブ社（Ｃ−Ｃｕｂｅ）（サンノゼ、カルフォルニア）の４チップＡＳＩＣ（Ａｐｐｒｉ
ｃａｔｉｏｎ ＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄ
Ｃｉｒｃｕｉｔ）セットのような、現在商業的に提供されている多くのバージョンでもよい。 ＪＰＥＧ（Ｊｏ
ｉｎｔ Ｐｈｏｔｏｇｒａｈｉｃ Ｅｘｐｅｒｔｓ Ｇ
ｒｏｕｐ）、すなわちＣＣＩＴＴ（Ｉｎｔｅｒｎａｔｉ
ｏｎａｌ Ｔｅｌｅｇｒａｐｈ ａｎｄ Ｔｅｌｅｐｈ
ｏｎｅ Ｃｏｍｍｉｔｔｅｅ）のサブセットであるＩＳ
Ｏ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｔａｎｄａｒｄｓ
Ｏｒｇａｎｉｚａｔｉｏｎ）の一部会であり、ここでまとめられたイメージ圧縮アルゴリズムが、１９８５年の報告書ＪＴＣ１／ＳＣ２／ＷＧ８で完全に記述されている。 圧縮プロセッサ１２では、このイメージ圧縮アルゴリズムをデジタル制御部９の制御下で実行しイメージのサイズを圧縮する。 ５０：１まで選択できる多様な圧縮率はデジタル・イメージフレーム上で実行される。 他の圧縮率は制御パネル２のスイッチ１４Ａと１４Ｂ（図６（ｄ））を使って、オペレータが選択可能である。 それから、制御パネル２のユーザ・スイッチ１７（図６
（ｄ））に対してオペレータが選択した設定によって、
圧縮されたデジタルフレームはＩＢＭ ＰＣ／そのクローン機（ＧＩＦＦのような）かアップル・マッキントッシュ（Ａｐｐｌｅ Ｍａｃｉｎｔｏｓｈ）（ＰＩＣＴII
のような）のいずれかのイメージ・ファイルフォーマットに変換される。 そのフォーマット変換が終わると、そのファイルは、デジタル制御部９のコマンド下で高密度（１．４Ｍバイト記憶容量）デイスクドライブ・ユニット５を制御するデイスク入出力（Ｉ／Ｏ）インターフェイス回路１３の一時記憶バッファに書かれる。 デイスケット等へのファイル転送に続いて、制御パネル２のフレームカウンタ・デイスプレイ２２は適切な制御信号によって修正される。 そして、カメラは次のイメージに対する同じ処理を行うことが可能となる。 電子回路とデイスクドライブ系に対する電力は、次に"シュート"制御スイッチ６を解放することによって止められる。

【００１８】本発明の好適な実施例に対応して、ユーザはイメージを記録する時の様々な解像度の品質レベルを選択でき、メモリ・デイスケット記録容量の負担次第でより高いレベルをも選択できる。 スイッチ１４Ａと１４
Ｂの設定位置は、例えば特定のデジタル・マークやワードを各々のスイッチ位置に対応させ、電源の立ち上がり時と実行中に定期的にそのスイッチをセンスすることで、それらのデジタル・マークやワードを代表させることができる。 図６（ａ）はスイッチ１４Ａと１４Ｂあるいはスイッチ１７と接続するために使う標準論理ＡＮＤ
ゲート回路６０ａと６０ｂを描いており、この回路は各々のスイッチ位置を指定するための適当な信号を生成し、また適切な制御信号生成する。 Ｈｉｇｈの位置に配置されるスイッチで高解像度を選ぶと、４〜５面のイメージだけを格納でき、一方Ｍｅｄ． スイッチ位置で中解像度を選ぶと、おおよそ２５面のイメージを格納できる。 そして、Ｌｏｗスイッチで低解像度を選ぶと、５０
面までのイメージを一つのデイスケットに格納できる。
また、スイッチ１４Ｂでカラーの代わりに白黒モードを選択することで、オペレータは追加の記憶容量を得ることができる。 それは、記憶は３（１ピクセル当たり１要素対カラーでは３要素）より大きい因子で増加するからである。 多様なイメージ解像度の組み合わせが可能で、
それはオペレータが異なる解像度と、イメージ信号の獲得以前に各イメージに対して設定するモードを選択できるからである。 これは各イメージに対する解像度とモードを含む各イメージフレーム・データ情報信号がメモリ・デイスケットに書き込まれる時に、適当なやり方でその信号に印をつけるか"タグ付け"することで実現でき、
この一例を図２（ａ）に示す。 図２（ａ）では、デイスケット５０はトラック５１ａ、５２ｂ、． ． ． ５２ｎを持つ。 トラック５２ｂでは、カラーモードを示しているデジタルビット５４を持つ代表的なイメージファイルの情報フォーマットを描いたセグメント５３の典型的な部分が示されている。 カラーモードのタグ５４では、もしスイッチ１４Ｂがカラー位置にあれば、タグ５４は論理"１"として記録され、逆に、もしビット５４が論理"
０"として記録されると、それはスイッチ１４Ｂの白黒の位置に対応する。同様に、スイッチ１４Ａに示されているように、オペレータによる低解像度の選択には２進の"０"を中解像度の選択には２進の"１"を、高解像度の選択には２進の"２"をメモリ位置５５に記録する。この"タグ付け"のアプローチを組み込むことによって、利用以前にＰＣに対してロードされるかイメージデータと共にメモリ記録デイスケットに書き込まれる伸長のアルゴリズムが、自動的にイメージファイルに関連した圧縮の適切なレベルを決定し、効率的に伸長を実行することが可能となる。

【００１９】本発明に対応するさらに他の実施例では、
音をデジタイズする音響デジタイザ回路を組み込んでいる。 アップルコンピュータ社製の音楽装置データインターフェイス（ＭＩＤＩ）アダプタように商業的に利用可能ないくつかのデジタイザがある。 このデジタイザの出力は、補助的Ｉ／Ｏインターフェイス８０と同様の追加のＩ／Ｏインターフェイス経由で選択的にＣＰＵ２０
（ＦＩＧ７）に接続されている。 各イメージに対応した音響あるいは音声を記録し、デジタイズし、デイスケット装置上の有効なトラック上に前述のＦＩＧ２Ａと同じ方法で格納することができる。 本実施例に対応するイメージファイルはデジタイズされた音声ファイル５６（Ｆ
ＩＧ２Ａ）に対応して適切に印を付けられるかタグ付けされる。 音響を形成するＰＣで再生するとすぐに、イメージと対応する音声を同時に視聴覚することができる。

【００２０】本発明に対応するカメラが、従来の静止イメージビデオカメラを上回る大きな有効点は、本発明によるカメラが多重のデジタルイメージを半導体メモリに一時的に高速に格納できることであり、一方、同時にイメージ圧縮プロセッサ１２とファイルフォーマッタ・ソフトウエア・アルゴリズムとフォーマット化されたファイルを格納するデイスクＩ／Ｏインターフェイス１３はより低速でいっせいに各機能をはたす。 この実行能力は、低電力ＶＬＳＩと高速な半導体メモリデバイス（１
０＆１１ ＦＩＧ． ５ＡとＦＩＧ． ７Ａ）と結び付いた効率的な設計によって実現される。

【００２１】大抵の他の静止イメージビデオと従来フィルムのカメラのように、"シュート"制御６（図６
（ｄ））が完全に押された時、制御パネル２のトリガ信号を生成するデジタル制御部９はフラッシュ装置１６
（図６（ｄ））に対する制御信号を生成し、主イメージに光のフラッシュを放射する。

【００２２】カメラが初期の操作を実行している間に、
ユーザは始めに、標準の３．５インチか類似の記憶媒体のようなデイスケットを挿入する。 様々なメモリ・デイスケットサイズとフォーマットが本発明に適合する。 しかし、３．５インチフォーマットの倍密度（８００Ｋバイトの記録）か高密度（１４Ｍバイトの記録）デイスケットがソニー（Ｓｏｎｙ）、マクセル（Ｍａｘｅｌ
ｌ）、バーバテイン（Ｖｅｒｂａｔｉｍ）のような様々な商業ソースから出されており互いに読むことができる。 それから、ユーザは所望のＰＣフォーマット（ＩＢ
Ｍ ＰＣ／そのクローン機 やアップルマッキン・トッシュ（Ａｐｐｌｅ Ｍａｃｉｎｔｏｓｈ）等）を制御パネル２のスイッチ１７（図６（ｄ））経由で選択しなければならない。 図３に示されているように、電源スイッチをオンし、デイスケット５０を挿入した後、デジタル制御部９は全内部回路と電池とデイスクドライブユニットと制御パネルの自己テストを実行する。 何らかのエラーが検出されると、適切なエラー表示デバイスが制御パネル上で発光する。 電源オンのシーケンス（図３と図１
２参照）の間、挿入されたデイスケット５０は、制御パネル２（ＩＢＭ／アップル／他）上のフォーマット・スイッチ１７によって選択されるフォーマットに調和したフォーマットになっているかどうか、またデイスケット上のブートブロックをチェックすることによって有効な記憶スペースがあるかどうかを調べるために、自動的にチェックされ、その処理過程はその技術に精通している人にとっては親しみやすいものであろう。 何らかの不都合が検出された場合、エラー表示デバイスは制御パネル（例えば、デイスク・フル、アンフォーマット等）上で発光する。 それから、オペレータ・フレーム・カウンタ・デイスプレイ２２（図６（ｄ））は、指定されたオペレータ選択（カラー／白黒）とデイスケットタイプ（倍対高密度）と容量（一部使用対空デイスケット）を基準として画面の最大数を示すために修正される。 実行中に、制御パネルから実行の消去モード選択するか、正進／逆進制御をトグルさせることによって、必要であれば、オペレータは選択的にフレームと記録を消去できる。

【００２３】本発明の好適な実施例の光学系は商業ベースの０．５インチ（１／２"）のカラーＣＣＤデバイスであり、図４に描いたように７８０×４８８のピクセル・グリッド・アレイを持つ。これは、その技術に精通した人に容易に理解でき、商業的に受け入れ可能な解像度品質のイメージである３８０６４０ピクセル要素である。フォトダイオードのようなカラー映像デバイス（Ｃ
ＣＤアレイ）光電要素で、Ｒ（赤）、Ｇ（緑）、Ｂ
（青）に対するフィルタと共に２次元配列に配置されている。 光学的フィルタの様々な配列は周知のことであり、本発明では、光学的フィルタの配列は特定の一つに制限されてはいない。 実行中に、各ピクセルは投射する光量に対応する電荷を格納する。 各ピクセルの電荷なＲ
ＧＢ成分はその技術に精通している人におなじみの水平／垂直アドレス配列を介して連続的に読出される。

【００２４】図５（ａ）に示すように、アドレスされた各電荷は増幅され、サンプル＆ホールド回路１８で処理される。 各Ｓ／Ｈ回路でのアナログ電圧は関連するアナログ−デジタル（Ａ／Ｄ）変換器８によってデジタイズされる。 そのデジタル値はピクセルバッファ１０に送られ集められる。 このプロセスは、完全なフレームがフレームバッファに集められるまで続く。 概略のデジタル論理とタイミングとこの回路に対する制御信号を図５
（ｂ）に示す。 そのタイミングはＣＰＵマイクロプロセッサに不可欠の部分であるマスタ・クロックによって与えられる。 例えば、モトローラの６８０４０マイクロプロセッサは２５ナノ秒（ｎｓｅｃ）周期でおよそ４０メガヘルツ（ＭＨＺ）のクロック速度をもつ。 このクロックパルスは、図５（ｂ）に示す、その技術に精通している人におなじみのアドレスと制御信号を生成するファンクション＆アドレス・デコーダ１９（図６（ｄ））によって使用される。 多様なマイクロプロセッサのアーキテクチャの機能についての技術に精通している人は本発明の回路を設計できるであろうし、特定の一つのアーキテクチャに制限されることはない。 Ｓ／Ｈ回路が（ＳＥコマンドによって）ピクセル要素（ＰＳコマンドによって）にかけるアナログ電圧を指示する電圧レベルまで充電されることをタイミングチャートで見ることができる。 一定期間が経過した後、Ａ／Ｄコンバータは（ＣＥ
コマンドによって）、Ｓ／Ｈのアナログ電圧値の変換を開始するため動作可能になる。 変換が完了するとすぐに、変換完了信号（ＣＣ）がＡ／Ｄによって生成され、
Ｓ／Ｈ回路（ファンクション＆アドレス・デコーダ１９
によって生成されるＳＣコマンドによって）に返送され、次のピクセル要素の変換プロセスを予期して格納されたアナログ電圧を放電する。 次に、Ａ／Ｄコンバータ８の出力はピクセルバッファ１０に（ＰＢコマンドによって）記録される。 ピクセルバッファ１０がいっぱいになる時、フレームバッファ１１に（ＦＢコマンドによって）出力され、ピクセル・マルチプレクサ・アドレス回路は変換のために次のピクセルを選択する。 リセット信号（ＲＳＴ）は全回路要素に送られ、これらのデバイスは次のアナログ値の受信前にリセットされる。 図５
（ａ）と５Ｂに描かれている本発明の他の新しい概念は、各ピクセル要素に対するＳ／ＨとＡ／Ｄデバイスをパラレル化する技術を使って、イメージ信号のアナログ−デジタル変換処理を加速するものである。 これは、従来の静止イメージビデオ・カメラの設計技術の典型であるシリアルのＳ／ＨとＡ／Ｄのパスをなくすことによってなされる。 その上、ソニー（Ｓｏｎｙ）、バーブラウン（Ｂｕｒｒ−Ｂｒｏｗｎ）、デーテル（Ｄａｔｅ
ｌ）、アナログデバイセス（ＡｎａｌｏｇＤｅｖｉｃｅ
ｓ）などから出されている高速低電力デバイスは、１５
０ナノ秒（ｎｓｅｃ）より小さいピクセル変換時間を持ち、Ｓ／ＨとＡ／Ｄ回路の変換スループットの向上を促進する。 例えば、ソニーのビデオＡ／Ｄ変換デバイスＣ
ＸＡ１０１６Ｐ／Ｋは１秒間に５千万サンプルまで、すなわち変換当たり２０ｎｓｅｃで実行する。 このデバイスやこのデバイスと類似のものは、本発明の好適な実施例で利用が可能である。 前で説明したように、従来技術の静止イメージビデオカメラの設計は、各信号成分を共通／単数のＡ／Ｄパスにマルチプレクスし、信号成分の数と電力消費を減らす。 しかし、本発明のを別の局面から見ると、表面実装技術（ＳＭＤ）のような最小化パッケージ技術とＡＳＩＣ技術にリンクしたＣ−ＭＯＳとＥ
ＣＬデバイスのような構成要素は、これらのデバイスを並列の設計で合体させることが実現可能になり、消費電力がほとんど増えることなしに、著しい変換速度の向上を実現する。 従って、この設計アプローチは従来の設計にたいし大きく変換スループットを向上させる。

【００２５】本発明の他の概念による極端な高変換速度は、別の実施例で高速度カメラの多重の実行を可能にする。 例えば、本発明の回路（図５（ａ））を用いた前述のＣＣＤアレイに必要な合計の変換時間は、およそ３８
０，６４０X １５０ｎｓｅｃ、すなわち３８ミリ秒（ｍｓｅｃ）である。 タイミングと制御信号の待ち時間が、追加の時間（約５ｍｓｅｃ）として必要となる。 このように、圧縮処理とメモリ記録デイスケット５０への記録前に、完全なイメージフレームのための全体の変換時間は５０ｍｓｅｃより短い。 このことにより、およそ１秒間に２０イメージを取り込むことができる。 フレームバッファ１１にＲＡＭ１１Ａ（図１３）や商業ベースのランダムアクセス・メモリ他の種類を追加することによって、イメージフレームを一時的な記憶のための半導体メモリ・スタックにプッシュすることができ、その半導体メモリ・スタックによって、圧縮プロセッサとデータ・インターフェイス回路がより低速で各々の機能を実行することを可能としている。 図１３で、スタックの待ち行列中の全イメージが処理され、デイスクＩ／Ｏ回路１３によって記録デイスケットに書き込まれるまで、各未処理のイメージフレームは、ファーストイン・ファーストアウト（ＦＩＦＯ）で記録されるか、スタックから"とりだされる"。

【００２６】図６（ｄ）で示したように、制御パネルの設定はＣＰＵ２０のマイクロプロセッサによってモニタされ、適切なタイミング、制御、信号処理が厳密になされる。 マイクロプロセッサ２０は、その仕様が商業ベースで入手でき、それを参照することで具体化に検討できるモトラーラ製の６８０４０、インテル製８０３８、または等価のマイクロプロセッサのどれでもよい。 本発明では、デジタル制御部９の中でマイクロプロセッサを利用して、双方向のファンクション＆アドレス・デコーダ１９を経由し、オペレータのスイッチ設定１４Ａ、１４
Ｂ、１７をポーリングすることで、回路ステータス／制御データとオペレータコマンドの両方の受信するのと同様に、コマンドとステータスを特定の制御、機能、制御パネルの表示部へ転送する。 このアプローチで、ユーザはすぐに、イメージ記録デイスケット５０の中にどのくらいの記録容量が残っているかを知ることができ、また、ステータス・デイスプレイ２１、２２、２３と、図３で示すようなバックグランドで進行中のソフトウエア・自己テストを利用してカメラの全作用と機能のステータスを得ることができる。 この一例として、ローバッテリ状態がある。 まず、自己テスト光出力ダイオード２１
（図６（ｄ））が発光し、適切なエラー表示が、ユーザに正確なエラーの示度を与えるステータス・デイスプレイ２２の中での発光によってなされる。 制御アプローチの中で、この組み込まれたマイクロプロセッサの作用を示す別の例はフォーマット・スイッチ１７（図６
（ｄ））である。 フォーマット・スイッチ１７の位置は、カメラに電力が投入された直後のアプリケーションでセンスされる。 デイスケットの挿入に引き続いて、デイスケット上のブートブロックはフォーマット・スイッチ１７の設定（ＩＢＭ／そのクローン機、またはアップル）と比較され、もし、そのフォーマットが一致しないか、デイスク５０がフォーマットされていなければ、デイスクフォーマット・ステータス・光出力ダイオード２
３が発光し、適切なエラー表示をステータス・デイスプレイ２２に表示することで、ユーザに対しエラーを正す適切な手段をとることを催促する。

【００２７】本発明の他の実施例では、補助Ｉ／Ｏインターフェイス回路やポートをデジタル制御部９に追加することに関与する。 図７で示されているように、補助的Ｉ／Ｏポート８０はデイスクＩ／Ｏインターフェイス１
３と同様の方法で接続している。 この追加のＩ／Ｏ線は、外部制御とカメラ内の全タイミングと制御信号のモニタのために備えられている。 さらに、イメージデータは、圧縮プロセッサをバイパスして、光学デイスク記録装置、デジタル・アナライザ、または所望の他のデータプロセッサのような追加の内部／外部装置に送出されることが可能である。

【００２８】図７はデジタル制御部９を示す。 マイクロプロセッサ２０のアーキテクチャはその技術に精通している人には代表的なものである。 フレームバッファ１１
（図５（ａ））は、イメージデータの完全なフレームが受信されるまで、ピクセルバッファ１０の出力を受信し格納する。 それから、ソフトウエア制御下のＣＰＵ２０
は、制御信号をシャッタと制御回路１５（図６（ｄ））
の光学論理に送出し、将来のイメージ記録のためのそれらの機能をリセットする。 ＣＰＵ２０からのコマンドに従い、いっぱいになったフレームバッファ１１のデータを圧縮プロセッサ１２（図２（ｂ））へ転送し、イメージデータに対する数千レベルのパラレル・パイプライン処理を実行する。 それから、圧縮されたイメージフレームは大規模メモリＲＡＭ（ランダムアクセス・メモリ）
２４に書き出され、デイスクＩ／Ｏインターフェイス回路１３によってデイスクドライブ・アセンブリ５に転送されるまで、そこで一時的に格納される。

【００２９】図８のフローチャートは、本発明の好適な実施例による圧縮プロセッサ１２（図２（ｂ））によって実行されるイメージ圧縮過程に関する各ステップを示す。 フレームバッファ１１の出力は、デジタル制御部９
の制御下で、イメージ圧縮プロセッサ１２の入力に転送される。 前述したように、スイッチ１４Ａ（図６
（ｄ））の設定は、ＣＰＵ２０（図７）によって読み込まれ、所望のイメージ解像度品質を決定する。 オペレータが選択したスイッチ１４Ａの設定に依存して、ＡＮＤ
ゲート６０ａ−ｂ（図６（ａ））によって生成された唯一のデジタル・ワードは、スイッチ１４Ａの選択された位置によってアクテイブにされ、例えばプログラム制御で適切に対応する圧縮率パラメータを含む所定のデジタルメモリ位置を選択するＣＰＵ２０（図７）によって、
圧縮プロセッサ１２へ送出される。 圧縮プロセッサはこのコマンド値を使用し、例えば共分散マトリクスのサイズと離散コサイン変換（ＤＣＴ）の変換係数によって生成された分散を受理する閾値を設定する。 次に、デジタル・イメージ信号は、図２（ｂ）、図５、図６（ｄ）に結び付けて前述されたＲＧＢフォーマットから輝度と色光度信号に変換される。 それから、コサイン変換された信号は量子化され、その後ハフマン符号化のための処理がなされる。 その後、ハフマン符号化されたイメージ信号は、様々なＰＣコンパチブルなフォーマット（ＧＩＦ
Ｆ、ＰＩＣＴ２等）へのフォーマット処理を容易にする一形式にフォーマット化される。 さらにイメージ圧縮過程の理解を深めるには、１９８５年にＩ． Ｅ． Ｅ． Ｅ協会から出版されたＩ． Ｅ． Ｅ． ＥカタログナンバーＥＨ
０２３１−１、ライブラリ・オブ・コングレス（Ｌｉｂ
ｒａｒｙ ｏｆ Ｃｏｎｇｒｅｓｓ）８５−６０３８４
を参照されたい。

【００３０】空間符号化と変換符号化という、イメージ圧縮技術の２つの伝統的クラスの中で、計算の簡単化のために、変換符号化技術は十分にこのアプリケーションのために役にたっている。 変換符号化技術はカルフーネン・ロブーエ（Kａｒｈｕｎｅｎ‐Ｌｏｅｖｅ）変換（ＫＬＴ）、フーリエ、コサイン、サイン、アダマールを含み、視覚的に良好な再生の忠実度を提供する。 ＫＬ
Ｔアルゴリズムは視覚的に最高の再生の忠実性を提供するが、極端に大きなマトリクスサイズのため、深刻な計算論的複雑性がある。 高速フーリエ変換（ＦＦＴ）、離散コサイン変換（ＤＣＴ）、離散サイン変換（ＤＣＴ）
を含むいくつかの他のアルゴリズムは理にかなった視覚的再生の忠実度を提供し、本発明で計算論的に実行可能である。 ＤＣＴは計算論的な簡単性とパーフォマンスのために、好適なアルゴリズムとしてＪＰＥＧによって採用されている。

【００３１】ＪＰＥＧ（ＩＢＭ、ＡＴ＆Ｔ、デジタルイクイプメント（Ｄｅｇｉｔａｌ Ｅｑｕｉｐｍｅｎｔ
Ｃｏｒｐ）、インテル（ｉｎｔｅｌ）を含む多くの会社からの専門家から構成される）の圧縮／伸長スタンダードが、各製造業者が所有する多くのスタンダードがあるために起こる、イメージと処理装置間の協力作業性の欠如の問題に対応するため、１９８５年に作られたことに注目してもらいたい。 ＪＰＥＧスタンダードは、７５倍までか、所望の視覚的再生の忠実度に依存してより大きい倍率で効率的なイメージの圧縮を提供する。 ＪＰＥＧ
スタンダードは、最初ＲＣＡによって開発され、その後、集積回路の製造業者であるインテルに売られ、現在インテルが所有するＤＶＩと呼ばれるスタンダードのような所有のアルゴリズムに取って代わるものとして産業で広く使われいる。 インテルはインテル自身が所有する１００：１もの度を越した圧縮率を実現するＤＶＩスタンダードを統合したファームウエアの圧縮プロセッサを提供する。 しかし、ＭＰＥＧと呼ばれる新しい国際スタンダードが、１９９１年の枠組みのなかでＪＰＥＧからアナウンスされることになっており、圧縮率２７５：１
かそれ以上を提供するはずである。 本発明の好適な実施例で、ＪＰＥＧスタンダードは、将来ＭＰＥＧスタンダードや類似のスタンダードを統合と共に、選択される好適なアルゴリズムである。 本発明の他の実施例は、ＤＶ
Ｉのように所有されている多様な圧縮アルゴリズム・スタンダードの統合である。

【００３２】ＪＰＥＧアルゴリズムの圧縮／伸長アルゴリズム・ファームウエアの利用が、シーキューブ、エレクトロニクス・フォ・イメージング（Ｅｌｅｃｔｒｏｎ
ｉｃｓ ｆｏｒ Ｉｍａｇｉｎｇ）、ストーム・テクノロジ（Ｓｔｏｒｍ Ｔｅｃｈｎｏｌｏｇｙ）、バーブラウン、スペクトラル・イノベーション（Ｓｐｅｃｔｒａ
ｌ Ｉｎｏｖａｔｉｏｎ）、インテル等を含む様々な提供源から商業ベースで可能である。 本発明にこのアルゴリズムを利用するには、シーキューブから商業ベースで出されている集積回路のセットを組み込んでも良い。 これらの４チップＡＳＩＣ ＪＰＥＧアルゴリズムは以下の３つの基本ステップを実行することで利用できる。 すなわち、第１に、イメージを８×８ピクセルの正方形に分割し、離散コサイン変換（ＤＣＴ）を各正方形領域に適用し、６４の周波数にたいする値を得る。 第２に、これらの周波数は量子化アルゴリズムをとうして、重要でない周波数が削除される。 第３に、そこで残された値は、最小のビット長になるように最頻値をエンコードするハフマン符号化のスキームで処理される。

【００３３】ＪＰＥＧアルゴリズムのコンパチブル・ソフトウエアは商業的にアラジンシステムズ（Ａｌａｄｄ
ｉｎ Ｓｙｓｔｅｍｓ）、ラデイアス社（Ｒａｄｉｕｓ
Ｉｎｃ）、コダック（Ｋｏｄａｋ）他から出されており、これらを利用できる。

【００３４】この技術に精通した人は、そのスキームの過程と商業ベースで入手可能なソフトウエアとファームウエア・チップセットに親しめるであろう。 本発明はカメラの中で入手可能なファームウエア・チップセットと圧縮のためにＰＣで使うソフトウエアの両方を組み込む。 イメージデータを記録する前に、伸長アルゴリズムをカメラのデイスケット５０に書き込むことができる。
このことはＰＣのユーザがデイスケット５０をＰＣに入れ、直接イメージデータを組み込むことを許す。 なぜなら、ユーザによって選択されたイメージファイルは自動的にユーザが認識できる形に展開されるからである。 そのアルゴリズムは未使用トラック５２か図２（ａ）に示すようなデイスケット上の組み合わせのセクタに書き込まれる。

【００３５】他方、展開アルゴリズムは、圧縮されたイメージデータを含むデイスケット５０を挿入する前に、
ＰＣにロードされる。 後者の実施例で、各代表するイメージのための解像度とモード値５４、５５（図２
（ａ））は、適切に対応する展開アルゴリズムを選択し活性化させる制御を行うために、デイスケット５０から読出される。

【００３６】図７に示されているように、イメージ圧縮プロセッサ１２の出力はＲＡＭメモリ２４に送り出され、フォーマット・スイッチ１７（図６（ｄ））の設定によって圧縮されたイメージはＰＩＣＴIIかＧＩＦＦフォーマットに変換される。 いろいろなＰＣのために多くのイメージフォーマットが存在することに気づいてほしい。 ＰＩＣＴかＧＩＦＦはアップルとＩＢＭ ＰＣにほとんど共通であるため、ソフトウエア・フォーマット・
ルーチンを変更することによって、他のフォーマットを容易にそのデザインに組み込むことができるにもかかわらず、本発明にとって望ましいフォーマットである。 これらソフトウエア・イメージ・フォーマットは商業ベースで多くのソースから入手可能で、特にＰＩＣＴに対してＩＢＭＰＣ、ＧＩＦＦに対してはアップルが著名である。 ＰＩＣＴフォーマットの例は、コンピュータ技術に精通している人にとって親しめるようになる図６（ｂ）
に示されている。 一旦フォーマッテイングが終了すると、そのフォーマット化されたイメージデータは、磁気記録デイスケット５０に転送するため、デイスクＩ／Ｏ
インターフェイス１３に転送される。

【００３７】図９と図１０は、他の静止イメージビデオカメラのフォーマット、例えば２インチのビデオデイスケット上で、本発明で選択可能なＰＣコンパチブルデジタルフォーマットに変換する本発明の他の局面に対応するビデオフォーマット変換デバイスの好適な実施例を描いている。 操作の一般的概念は図１０に示されている。
図９では、変換器４０の各構成部分は図２（ｂ）と図６
（ｄ）に対応する類似の数字で示されており、"４０−"
の接頭辞プラス名称を持つ。 そして、その各構成部分は、図２（ｂ）と図６（ｄ）の上述の各部分と類似の機能を実行する。 図９を再び参照して、変換器４０は、デジタル制御部９と光学処理回路（ピクセル・マルチプレクサ７、Ａ／Ｄ８、他１０−１３）を持つデジタル回路カードの中で使われる同じ構成要素を組み込んでいる。
主な違いは、ＣＣＤアレイ１は入力デイスクドライブ２
５に置き換えられ、例えば、２インチ（２"）のビデオ・デイスクドライブ・アセンブリとＮＴＳＣビデオフォーマット・デコーダ２６は、前述したような処理を行うため、コンポジットビデオ信号をＲＧＢフォーマットに変換する。

【００３８】図１１では、選択入力２７と出力２８、２
９を示す本発明のビデオ・フォーマット変換デバイス４
０の別の実施例を描いている。 ここでは、ＮＴＳＣ／Ｐ
ＡＬフォーマットかＲＧＢフォーマットのビデオ信号のための入力２７が供給されることを除いて、図９で示す変換デバイス４０のために使われたものと全く同じ回路が使われている。 この実施例では、ケーブルＴＶ、カムコーダ（ＣＡＭＣＯＲＤＥＲ）や他のビデオ信号ソースから出されるビデオ信号がデジタイズされ、ＰＣコンパチブルなフォーマットが得られる。 また、イメージの記録前か記録中にイメージ／ビデオ・ソースを見ることを可能にするために、ビデオ出力ジャック２８が用意されている。 最後に、通信モデム、大型／小型デイスク・ドライブ・アセンブリ、光学デイスク、特殊デイスプレイ、シグナルプロセッサ／アナライザのような、他のＰ
Ｃの周辺装置に接続するすることを可能にするために、
データ出力２９が用意されている。 標準シリアル、パラレル、またはスモール・コンピュータ・スタンダード・
インターフェイス（ＳＣＳＩ）データポートは補助的I
／Ｏインターフェイス８０に接続され、読みだし可能である。

【００３９】図１２は本発明の実施例の他の形態を描いおり、フォーマットされていないか、望まれない（例えば、スイッチ１７−ＦＩＧの設定に対応しない）ＰＣの並びでフォーマットされている、挿入されたデイスケット５０が、本発明の他の局面に対応するカメラで使用できるよう自動的にかつ適切にフォーマット化される方法を示している。 この能力は、本発明によって実行するカメラでＰＣ上の記録媒体（デイスケット）を使用する前に、本発明のユーザがそのＰＣ上の記録媒体をフォーマットすることを前もって実行させることができる。 図３
を参照して、パワーオンシーケンスの処理過程は、もし挿入されたデイスケット５０のフォーマットがオペレータが選択したフォーマットスイッチ１７に対応しなければ、異常なデイスケットフォーマットエラーとなる。 自動的デイスケットフォーマット選択によって、デジタル制御部９のＣＰＵ２０は、その異常なデイスケットフォーマットエラーに応答して、図１２で示すデイスクフォーマット処理過程を初期化する。 図２（ｂ）に示すデイスケットフォーマット処理過程が終了するとすぐに、図３で示されるパワーオンシーケンスがステップＢから継続される。

【００４０】図１４（ａ）では、本発明の他の局面に対応するフォーマット選択論理の回路ブロック図を示す。
図３と図１２に関連して述べられたようなパワーオンシーケンスの間、デジタル制御部９のプロセッサ２０は、
図１４（ｂ）で示されるフローダイヤグラムでより完全に述べられるような、フォーマット選択スイッチのサンプル＆テストルーチンを初期化する。 スイッチ１７は図１４（ａ）で示され、アップルＰＣの位置にあり、そして論理レベルｖ１が論理ゲートの６０ｃと６０ｄに対する入力としてあたえられている。 図２（ａ）で示されているように、アップルＰＣフォーマットのためのフォーマット信号５７は、論理"０"であり、逆にもしフォーマットスイッチ１７がＩＢＭ ＰＣか他のコンピュータの位置になっていると、そのフォーマット信号とタグ５７
はそれぞれ論理"１"と論理"２"になる。 アップルＰＣフォーマットを示す論理"０"に応答して、プロセッサ２０
は、例えば２メガバイトの記録容量をもつランダムアクセスメモリから成るフォーマットメモリ２０-２の唯一のメモリ座標ＸＹをアクセスする。 オペレータが選択可能な所定の数のコンピュータアーキテクチャのためのデータフォーマットは、図６（ｂ）で示されているアップルＰＣのためのフォーマットの内容と並びに似ている。
そして、他のオペレータが選択可能なスイッチ１７の位置によって、図２（ａ）で示される他の唯一のコード５
７を生成し、対応するメモリ２０-２に格納される。 プロセッサ２０は、図６（ｂ）に示されているような写真イメージファイルフォーマットに対応して、図１４
（ｂ）により詳しく示されているフォーマットサブルーチンを実行し、デイスク入出力インターフェイスユニット１３のデータメモリアドレスの割付けを行う。 このように、圧縮プロセッサ１２によって生成されるデジタルビデオデータ情報信号は、オペレータが選択したスイッチ１７の位置で選ばれるフォーマットに適切に変換され、デイスクドライブ５に格納される。

【００４１】その技術に精通した人は、本好適な実施例に対する代替え、追加、あるいは変更が、次の請求項の範囲からはずれることなしになされることを認識できるであろう。

【図面の簡単な説明】

【図１】従来の電子静止イメージ・カメラの設計ブロック図である。

【図２】（ａ）は、デジタルメモリ・デイスケット記憶装置に格納された音声データファイル、データフォーマット・フラグ、圧縮レベル、カラー／白黒モード選択値の第１の実施例を示す図である。 （ｂ）は、本発明の電子静止イメージ・カメラの全体構造を示す設計ブロック図である。

【図３】電源投入後、本発明の１局面に対応する継続的自己テスト・シーケンスを示すフローチャートである。

【図４】本発明の１局面に対応して、利用可能な１／２
インチＣＣＤ配列の例を示す図である。

【図５】（ａ）は、本発明の１局面に対応する、イメージ信号からデジタル信号変換論理までを示す設計ブロック図である。 （ｂ）は、本発明の１局面に対応する、イメージ信号に対するデジタル信号変換論理の論理とタイミングを示す図である。

【図６】（ａ）は、本発明の１局面に対応して、利用できる制御パネルスイッチと制御のスイッチ論理の一実施例を示す図である。 （ｂ）は、アップルコンピュータ社（ＡｐｐｌｅＣｏｍｐｕｔｅｒ，Ｉｎｃ）提供の、公表されたスタンダードベースを基準とするＰＩＣＴイメージ・ファイル・フォーマットの一例を示す図である。
（ｃ）は、遠隔操作を実施する本発明の別の実施例を示す図である。 （ｄ）は、本発明の１局面に対応する、制御パネル論理の一例を示す図である。

【図７】本発明の１局面に対応する、デジタル制御部を単純化したブロック図である。

【図８】本発明の１局面に対応する、イメージ圧縮アルゴリズムのステップを説明するフローチャートである。

【図９】本発明の１局面に対応する、ビデオフォーマット変換装置のブロック図である。

【図１０】本発明の１局面に対応する、変換装置の動作を説明するブロック図である。

【図１１】本発明の別の局面に対応して、追加のビデオ入力とデータ出力を示すビデオフォーマット変換器の別の実施例の図である。

【図１２】本発明の別の実施例であり、選択的なデイスケットフォーマット・ユーティリテイのフローチャートを示す図である。

【図１３】本発明の別の局面に対応する、フレームバッファの別の実施例であり、フレームバッファ・スタックが多重ショット（ｓｈｏｔ）モードを許容することを示す図である。

【図１４】（ａ）は、本発明の１局面に対応する、フォーマット選択論理の本実施例のブロック図である。
（ｂ）は、フォーマット選択論理を実行するステップを説明するフロー図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 シコスキー，マシュウ，エイ. アメリカ合衆国 バージニア州 22153, スプリングフィールド，シャディー パー ム ドライブ 7388 (72)発明者 スピースル，ジェリー，エイ. アメリカ合衆国 バージニア州 22180, ビエナ， ハンターズ プレイス 10727 Ｆターム(参考） 5C022 AA13 AA15 AB15 AB40 AB65 AC18 AC32 AC42 AC72 AC73