원자적으로 평탄한 가장자리를 갖는 나노구조화된 그래핀

원자적으로 평탄한 가장자리를 갖는 나노구조화된 그래핀{Nanostructured graphene with atomically-smooth edges}

본 출원은 2011년 10월 27일자로 제출한 미국 특허 출원 제13/282,666호에 대한 우선권을 주장하며, 상기 출원의 전문은 인용에 의해 본 명세서에 통합된다.

그래핀은 sp ² 혼성화된 탄소 원자의 2 차원 육각 네트워크(hexagonal network)이다. 그래핀은 이의 뛰어난 전기적 특성 및 2 차원 탄소계 물질에서 관찰되는 몇 가지 흥미로운 현상들 때문에, 최근 집중적인 연구 대상이 되어 왔다. 많은 응용의 경우에, 그래핀의 적합한 크기(밀리미터 스케일에서 나노미터 스케일까지의 범위) 및 형태의 공간적으로 한정된 패턴을 생성하기 위한 적당한 방법이 필요하거나 또는 바람직하다. 예를 들어, 그래핀은 나노미터 스케일의 그래핀을 나노리본, 양자점(quantum dot) 또는 연속적인 나노 천공이 형성된(nanoperforated) 시트("안티도트 격자(antidot lattice)") 로 패턴화함으로써, 대면적에 걸쳐 반도체로 변형될 수 있다. 전형적으로, 이는 완전한 그래핀 시트를 성장시키거나 또는 분리한 다음, 반응성 이온 식각과 함께 리소그래피를 사용하거나 또는 이온 충격(ion bombardment)을 통해 하향식(top-down)으로 그래핀의 원치 않는 영역을 식각으로 제거함으로써 달성된다.

불행하게도, 하향식 패턴화는, 댕글링 본드(dangling bond), 결함, 화학적 기능화(chemical functionalization), 및 거칠기(roughness)의 형태로, 원자적으로 무질서한(atomically-disordered) 가장자리를 갖는 그래핀을 생성한다. 이러한 가장자리 무질서도는 그래핀의 전자 이동도 및 세기를 포함하는, 그래핀의 전기적, 광학적, 열적 및 구조적 특성을 저하시킬 수 있다.

그래핀의 결함이 있고 무질서한 가장자리는 줄 가열(Joule heating)을 통해 1500℃ 내지 2000℃에서 재구성(reorganization)을 겪을 수 있다고 알려져 왔다. (Jia et al ., Science 2009, 323, 5922, 1701-1705.) 그러나, 이러한 공정 중 사용되는 높은 온도는 많은 전자적 응용의 경우에 지나치게 극단적이다.

평탄한 가장자리를 갖는 그래핀 구조체의 제조 방법이 제공된다. 몇몇 구현예에서, 상기 방법은 그래핀의 결정학적 방향(crystallographic direction) 또는 대칭과 정렬되고 상기 그래핀의 내부에 한정된 특징부(feature)들을 갖는 그래핀 구조체를 제공한다. 일 구현예에서, 상기 방법은 표면상에 결정성 그래핀의 층을 제조하는 단계로서, 상기 결정성 그래핀의 층이 하나 이상의 결정학적으로 무질서한 가장자리를 갖는 단계; 및 이후, 탄소 함유 분자를 포함하는 촉매 환경에서 상승 온도(elevated temperature)로 상기 표면상의 결정성 그래핀의 층을 가열함으로써, 상기 하나 이상의 결정학적으로 무질서한 가장 자리의 결정학적 무질서도(crystallographic disorder)를 감소시키는 단계;를 포함한다.

상기 방법은 그래핀의 층의 무질서한 가장자리를 평탄화하기 위해 사용될 수 있는데, 상기 그래핀의 층의 무질서한 가장자리는 그래핀의 층의 하향식 패턴화 또는 상향식(bottom-up) 패턴화에 기인한다. 예를 들어, 상기 방법은 그래핀 안티도트 격자에서 홀들의 내부 가장자리를 평탄화하거나, 또는 그래핀 나노리본 배열에서 그래핀 나노리본들의 가장자리를 평탄화하기 위해 사용될 수 있다.

상기 방법에서, 상기 결정성 그래핀의 층을 가열 단계는 약 1000℃ 이하의 온도에서 수행될 수 있다. 예를 들어, 상기 가열 단계는 약 700℃ 내지 약 900℃ 범위의 온도에서 수행될 수 있다. 상기 가열 단계 중 사용될 수 있는 탄소 함유 분자의 예는 지방족 탄화수소, 방향족 탄화수소 및 이들의 유도체를 포함한다.

또한, 본 발명의 방법에 따라 제조된 패턴화된 그래핀이 제공된다. 상기 패턴화된 그래핀은 내부에 한정된 복수의 특징부들을 갖는 그래핀의 층을 포함하고, 상기 특징부들은 그래핀 격자의 결정학적 방향과 정렬된 내부 또는 외부의 가장자리를 갖는다. 상기 배열은 규칙적 또는 불규칙적 패턴으로 배열된 다수의 특징부들을 포함할 수 있다. 예를 들어, 상기 배열은 상기 그래핀의 층에 1,000 개 이상, 10,000 개 이상, 100,000 개 이상, 또는 심지어 1,000,000 개 이상의 특징부를 포함할 수 있다. 몇몇 구현예에서, 상기 그래핀은 고밀도의 특징부들을 갖는다. 예를 들어, 몇몇 구현예에서 상기 특징부들은 1 ㎛ ² 이상의 면적에 걸쳐서 1 x 10 ⁵ 개의 특징부/㎠ 이상의 밀도를 갖는다. 이는 상기 특징부들이 1 ㎛ ² 이상의 면적에 걸쳐서 1 x 10 ⁶ 개의 특징부/㎠ 이상, 1 x 10 ⁷ 개의 특징부/㎠ 이상, 1 x 10 ⁸ 개의 특징부/㎠ 이상, 1 x 10 ⁹ 개의 특징부/㎠ 이상 및 1 x 10 ¹⁰ 개의 특징부/㎠ 이상의 밀도를 갖는 구현예를 포함한다.

상기 방법을 사용하여 제조될 수 있는 그래핀 구조체의 일 예는, 그래핀의 층을 포함하는 그래핀 안티도트 격자이고, 상기 그래핀의 층에서 상기 특징부들은 주기적인 배열로 배열된 홀들이다. 상기 안티도트 격자 내에서 상기 홀들은 육각형(hexagonal in shape)이고, 상기 그래핀 격자의 육방정계 결정 구조(hexagonal crystal structure)와 정렬된다. 이러한 그래핀 안티도트 격자는 높은 홀 밀도를 갖는 대면적에 걸쳐서 제조될 수 있다. 예를 들어, 본 발명의 방법은 1 ㎛ ² 이상의 면적에 걸쳐서 1 x 10 ¹¹ 개의 홀/㎠ 이상의 홀 밀도를 갖는 그래핀 안티도트 격자를 제조하기 위해 사용될 수 있다.

상기 방법을 사용하여 제조될 수 있는 그래핀 구조체의 다른 예는, 그래핀 나노리본 배열인데, 여기서 상기 특징부들은 이들의 종축을 따라 평행 배치식(parallel arrangement)으로 정렬된 그래핀 나노리본이며, 상기 나노리본의 가장자리는 5 nm 이하의 평균 제곱근(rms) 거칠기(roughness)를 가지며 상기 그래핀 격자의 결정학적 방향과 정렬된다. 이러한 그래핀 나노리본 배열은 다수의 나노리본으로 제조될 수 있다. 예를 들어, 몇몇 구현예에 있어서, 상기 그래핀 나노리본 배열은 1,000 개 이상의 나노리본을 포함할 수 있다.

상기 방법 및 구조체의 기타 주요한 특징 및 이점은 하기 도면, 상세한 설명, 및 첨부된 청구 범위를 참조하여 당해 기술 분야의 통상의 기술자에게 분명해질 것이다.

본 발명의 예시적인 구현예는 첨부 도면을 참조하여 이하에서 설명될 것이다.
도 1은 무작위로 이격된 탄소 원자의 돌기(protrusion)를 갖는 원자적으로 무질서한 그래핀 가장자리(패널 A)의 완벽한 [1 1] 지그재그 배치(configuration)를 갖는 원자적으로 평탄한 그래핀 가장자리(패널 B)로의 전환의 개략도를 제공한다.
도 2는 무질서한 가장자리를 갖는 원형 홀들의 배열이 리소그래피적으로 패턴화된 그래핀의 층(A), 및 상기 원형 홀들이 육각형 홀들로 전환된 후의 그래핀의 층(B)의 개략도를 제공한다. 이에 상응하는 주사 전자 현미경(SEM) 사진이 패널 (C) 및 (D)에서 보여진다.

평탄하고 곧은 가장자리를 갖는 그래핀의 층을 형성하는 방법이 제공된다. 또한, 상기 방법으로 제조된 패턴화된 그래핀 구조체가 제공된다. 상기 방법은 저온 가장자리 어닐링 공정을 이용하여, 촉매 표면(catalytic surface)상의 그래핀의 층의 가장자리를 따르는 무작위 고유 결함의 보수(repair)를 촉진하고, 상기 그래핀내로 패턴화된 특징부와 상기 그래핀 격자의 결정학적 방향 및 대칭의 결정학적 정렬을 증가시킨다. 상기 방법은 상기 그래핀 격자의 결정학적 방향과 정렬된 평탄하고, 곧은 가장자리를 갖는 그래핀 나노리본을 제조하거나 또는 상기 그래핀 격자의 육방정계 결정 구조와 정렬된 육각형 홀들을 갖는 그래핀 안티도트 배열을 제조하기 위해 사용될 수 있다.

상기 방법은 나노미터 이하의 스케일로 정렬된 그래핀의 가장자리를 제공할 수 있다. 이는, 가장자리의 구조로 하여금 완벽한 결정학적 방향(예를 들어, 지그재그 또는 안락의자(armchair))에서 벗어나게 하는, 그래핀 가장자리를 따르는 무작위로 이격되고, 배향되고 및/또는 형상화된 킹크(kink), 돌기 및 자국(indentation)의 재구성(reconstruction)에 의해 수행될 수 있다. 도 1은 무작위로 이격되고, 배향되고, 형상화된 탄소 원자의 돌기를 갖는 원자적으로 무질서한 그래핀 가장자리(패널 A)의 완벽한 [1 1] 지그재그 배치를 갖는 원자적으로 평탄한 그래핀 가장자리(패널 B)로의 전환의 개략도를 제공한다. 도 1에서 보는 바와 같이, 가장자리(어두운 구)의 탄소 원자는 수소 원자(흰색 구)로 말단화될 수 있다.

더욱이, 상기 방법은 상당한 거리에 걸쳐서 나노미터 이하의 스케일로 곧은 가장자리를 제공함으로써 무질서도를 감소시킬 수 있다. 이는, 그래핀 격자의 결정학적 방향(예를 들어, 지그재그 또는 안락의자)과 더욱 잘 정렬되도록 가장자리를 재구성하고, 이에 의해 격자 정렬 불량(misalignment)의 특징인 (전형적으로 규칙적으로 이격된) 벤드(bend) 또는 킹크를 제거함으로써, 수행될 수 있다.

또한, 상기 방법은, 특징부의 패턴을 한정하는 그래핀의 층 또는 층들, 예를 들어, 그래핀의 연속층으로서, 홀들의 배열이 상기 그래핀의 연속층내로 패턴화된 그래핀의 연속층, 또는 그래핀의 불연속층으로서, 그래핀 도트 또는 리본의 배열이 상기 그래핀의 불연속층내로 패턴화된 그래핀의 불연속층의 결정학적 무질서도를 감소시키기 위해 사용될 수 있다. 이러한 시스템에서 결정학적 무질서도는 특징부의 불규칙적으로 형상화된(shaped) 가장자리가 더욱 평탄해지고 그래핀 격자의 육방정계 결정 대칭과 더욱 잘 정렬되도록 상기 가장자리를 재구성함으로써 감소될 수 있다.

가장자리 평탄도(degree of edge smoothness)의 특징은 가장자리의 평균 제곱근 거칠기이다. 상기 방법의 몇몇 구현예는 5 나노미터 미만의 평균 제곱근 거칠기를 갖는 가장자리를 생성한다. 이는 가장자리가 3 나노미터 미만의 평균 제곱근 거칠기를 갖는 구현예를 포함하고, 나아가 상기 가장자리가 1 나노미터 미만의 평균 제곱근 거칠기를 갖는 구현예를 포함한다. 가장자리 직진도(degree of edge straightness)의 특징은 가장자리가 그래핀의 결정학적 격자와 정렬된 상태로 유지되는 최대 길이이고, 이는 가장자리 특징부와 그래핀 격자 사이의 정렬 불량의 각도(angle)의 함수이다. 상기 그래핀 가장자리가 평탄하게 되고, 정렬될 수 있는 길이는 상당하다. 예를 들어, 몇몇 구현예에서, 본 발명의 방법은 5 nm 또는 더 나은 평균 제곱근 거칠기 및/또는 50 nm 이상, 100 nm 이상, 1 ㎛ 이상, 100 ㎛ 이상 또는 1 mm 이상의 길이에 걸쳐서 결정학적 격자 정렬을 갖는 가장자리를 제공한다.

상기 방법은, 적어도 부분적으로, 그래핀의 결정학적 가장자리 구조가 열역학에 의해 제어된다는 인식에 기초하며, 상기 열역학은 자유 에너지를 감소시키고 그래핀의 결정학적 방향에 따라 정렬된 가장자리를 형성하려고 하지만, 재구성에 대한 동력학적 장벽 (kinetic barrier)은 통상적으로 가장자리 탄소 원자가 재구성되는 것을 막아 낮은 에너지 상태를 달성한다. 이러한 문제를 해결하기 위해, 본 발명의 방법은 그래핀이 결합된 기판 표면을 사용하며, , 상기 기판 표면은 가장자리 탄소 원자의 재구성을 위한 촉매로서 작용한다. 가장자리 재구성의 결과로서, 그래핀의 나노구조화된 층의 내부 및/또는 외부 가장자리는 더 평탄해지고, 그래핀의 결정학적 격자와 더욱 정렬된다. 상기 방법의 결과로서, 그래핀의 층의 면적은 더 작아지거나 더 커질 수 있고, 이는 재구성의 성질에 의존한다.

상기 방법의 일 기본적인 구현예는 촉매 표면상에 결정성 그래핀의 층을 제조하는 단계로서, 상기 결정성 그래핀의 층은 하나 이상의 결정학적으로 무질서한 가장자리를 갖는 단계, 이후, 탄소 함유 분자를 포함하는 촉매 환경에서 상승 온도로 촉매 표면상의 결정성 그래핀의 층을 가열함으로써, 결정성 그래핀의 층의 가장자리의 결정학적 무질서도를 감소시키는 단계로서, 상기 결정학적 무질서도의 감소는 상기 촉매 표면에 의해 촉진되는 단계를 포함한다.

본 명세서에 사용되는, 문구 " 탄소 함유 분자를 포함하는 촉매 환경"은 탄소 함유 분자가 존재할 뿐 아니라, 상기 탄소 함유 분자가 결정학적 무질서도를 감소시키는 공정에, 몇가지 형태로, 참여하는 환경을 지칭한다. 상기 탄소 함유 분자는 기상(vapor phase) 분자의 형태일 수 있거나, 또는, 고체 형태, 예를 들어, 상기 표면상에 침착된 탄소 함유 물질 (예를 들어, 비정질 탄소 또는 탄소 함유 폴리머)일 수 있다. 촉매 메커니즘의 특정 이론에 구속되려고 의도하는 것은 아니지만, 본 발명자들은 상기 촉매 표면이 나노구조화된 그래핀의 가장자리로 부터의 탄소 원자 및 클러스터(cluster)의 동적 탈착(dynamic detachment) 및 이후 상기 가장자리로의 재부착(re-attachment)을 위한 중간 단계로서 작용할 수 있음이 가능하다는 것을 믿는다. 이 메커니즘에서, 탄소 함유 분자는, 이들이 그래핀의 가장자리를 따르는 불안정한 결합 자리(bonding site)로부터 이탈한 후 촉매 표면상에서 안정한 결합 자리까지 확산되어 가장자리에 재결합되기 전에, 촉매 기판으로부터의 탄소 원자의 승화(sublimation)를 억제할 수 있다. 그렇지 않으면, 상기 표면은 제조 챔버내에 존재하는 수소에 의해 그래핀 가장자리의 무질서한 부분의 식각을 촉진할 수 있으며, 상기 탄소 함유 분자는 식각된 부분을 재구성하여, 더욱 평탄하고, 더욱 정렬된 가장자리 구조를 형성할 수 있다.

상기 그래핀의 층의 하나 이상의 가장자리에서의 초기 결정학적 무질서도는, 화학 기상 증착법(chemical vapor deposition: CVD)에 의해 성장된 그래핀의 경우에서와 같이, 불완전한 상향식 성장, 또는 리소그래피적으로 패턴화된 그래핀의 경우에서와 같이, 불완전한 하향식 패턴화의 결과일 수 있다. 패턴화된 그래핀의 층을 형성하기 위해 사용될 수 있는 (그리고 결정학적으로 무질서한 가장자리를 생성할 것으로 예측되는) 리소그래피 기술의 예는, 이에 제한되는 것은 아니지만, 블록 코폴리머 리소그래피, 나노스피어 리소그래피(nanosphere lithography), e-빔 리소그래피, 간섭 리소그래피 및 포토리소그래피를 포함한다. 블록 코폴리머 리소그래피를 사용한하는 그래핀 층 패턴화 방법은 미국 특허 출원 공보 제US2011/0201201호에 기술되어 있다.

촉매 표면의 사용의 이점은, 가장자리 재구성이 촉매 표면의 부존재하에 가장자리 재구성을 수행하기 위해 요구되는 온도보다 실질적으로 낮은 상승 온도(즉, 주위 온도 초과의 온도)로 수행될 수 있다는 점이다. 더욱이, 가장자리 재구성이 적절한 탄소 함유 환경의 존재하에 진행되도록 함으로써, 상기 가장자리 재구성은 탄소 승화를 통한 그래핀의 순 수축(net shrinkage)도 촉진하지 않고, 증착을 통한 그래핀의 지속적인 무질서한 성장도 촉진하지 않는 상태 하에서 실행될 수 있다.

상기 그래핀이 어닐링되는 상승 온도는 촉매 기판상의 가장자리 재구성을 유도할 정도로 충분히 높아야 하지만, 바람직하게는 통상적으로 전자기기 제조에 사용되는 저온 공정 조건에 부합할 정도로 여전히 충분히 낮다. 따라서, 몇몇 구현예에서, 가장자리 재구성은 약 1200℃ 이하의 온도에서 수행된다. 이는 가장자리 재구성이 약 1000℃ 이하의 온도에서 수행되는 구현예를 포함하고, 나아가 가장자리 재구성이 약 900℃ 이하의 온도에서 수행되는 구현예를 포함한다. 예를 들어, 다양한 구현예에서, 가장자리 재구성은 약 700℃ 내지 약 1000℃ 범위의 온도에서 수행될 수 있고, 이는 상기 가장자리 재구성이 약 800℃ 내지 약 900℃ 범위의 온도에서 수행되는 구현예를 포함한다. 이러한 범위의 온도는 촉매 표면의 부존재하에서 가장자리 재구성을 유도하기 위해 요구되는 온도보다 실질적으로 낮다. 예를 들어, 몇몇 구현예에서 어닐링은 촉매 표면의 부존재하에서 가장자리 재구성을 유도하기 위해 요구되는 온도의 절반 이하의 온도에서 수행된다.

예를 들어, 탄소 함유 분자는 그래핀의 CVD 성장에서 탄소 전구체로서 사용되는 탄소 함유 분자의 유형일 수 있다. 이러한 분자는 지방족 및 방향족 탄화수소, 예를 들어, 메탄, 아세틸렌, 에틸렌, 벤젠, 및 이들의 유도체를 포함한다. 이러한 탄소 함유 분자는 다른 , 불활성 운반 기체(carrier gas), 예를 들어, 수소 및/또는 아르곤과 혼합될 수 있다. 어닐링 공정 동안에 존재하는 탄소 함유 분자의 양은 탄소 승화를 억제하거나, 또는 가장자리 재구성 중 승화로 인한 탄소 손실의 적어도 일부를 대체할 정도로 충분하여야 한다. 최적 양은 온도, 유량(flow rate), 촉매 물질, 및 사용된 탄소 함유 분자의 유형과 같은 변수에 의존될 것이다.

가장자리 재구성이 일어나는 촉매 표면은 가장자리 재구성을 촉진하는, 그래핀이 성장될 수 있는 임의의 기판일 수 있다. 이러한 표면은 금속 및 세라믹 표면, 예를 들어, 구리, 니켈, 루테늄 및 탄화 규소 표면을 포함한다.

넓은 범위의 그래핀 구조체들이 본 방법을 사용하여 제조될 수 있다. 이들은 구조체로서, 그래핀의 층 또는 층들이 불연속적인 특징부들의 배열(예를 들어, 나노리본 또는 나노도트의 배열)로 패턴화된 구조체를 포함하고, 추가적으로 연속적인 그래핀 층들로서, 특징부(홀들)의 배열이 상기 연속적인 그래핀 층들내로 패턴화된 연속적인 그래핀 층들을 포함한다. 상기 배열의 특징부들은 그래핀에서 규칙적인 주기로 이격될 수 있거나 또는 무작위로 이격될 수 있다. 더욱이, 상기 배열은 그 자체가, 나노리본의 서브-배열(sub-array)이 전계 효과 트랜지스터(field effect transistor)내로 집적되고, 복수의 이러한 서브-배열이 웨이퍼 상에 배열되어 대면적에 걸쳐 많은 FET를 포함하는 집적 회로를 형성하는 경우에서와 같이, 서브-배열의 배치로부터 형성될 수 있다. 이러한 배열의 특징부들은 전형적으로 1000 nm 이하의 1 차원 이상 (그리고 종종 2 차원 또는 모든 3 차원)을 갖는다. 상기 특징부들의 크기 및 간격(spacing)이 비패턴화 그래핀에 존재하지 않는 전자적 및/또는 자기적 특성을 갖는 그래핀 구조체를 제공하기 위해 선택될 수 있다.

본 발명의 방법은 내부에 패턴화된 다수의 평탄한 가장자리의 특징부를 갖는 그래핀의 층을 포함하는 패턴화된 그래핀을 생성할 수 있다. 몇몇 구현예에서, 패턴화된 그래핀은 이러한 특징부를 대면적에 걸쳐서 높은 밀도로 포함한다. 상기 본 발명의 방법은 리소그래피적으로 패턴화된 특징부의 크기를 실질적으로 증가시키지 않고, 그 크기를 실제로 감소시킬 수 있기 때문에, 상기 방법은, 적어도, 하향식 또는 상향식 패턴화 기술에 의해 초기에 생성되는 무질서한 가장자리의 특징부만큼 작은 치수를 갖는 평탄한 가장자리의 특징부를 생성할 수 있다. 더욱이, 본 발명의 방법은 고처리량 기술로 제조될 수 있는 패턴화된 그래핀 구조체의 보수에 기초하기 때문에, 상기 방법은 나노미터 이하의 평균 제곱근 거칠기를 갖는 가장자리를 구비하는 특징부를 생성하는 능력과 상업적으로 실현 가능한 기간(timescale) 에 다수의 특징부들을 제조하는 능력을 결합할 수 있다. 더욱이, 이러한 특징부들은 상업적으로 실용적인 면적(예를 들어, 1 ㎛ ² 이상, 1 mm ² 이상, 1 ㎠ 이상, 또는 그 이상)에 걸쳐서 고밀도로 제조될 수 있다.

특징부들은 본질적으로(inherently) 그래핀의 결정 구조의 부분으로서 존재하지 않는 그래핀 층에 의해 한정된 (예를 들어, 그래핀 층내로 패턴화된) 임의의 구조일 수 있다. 즉, 그래핀의 2D 육방정계 결정 구조를 구성하는 육각형은 본 명세서에서 사용되는 용어로서의 특징부가 아니다. 특징부의 예는 (다양한 형태 및 크기의) 홀들, (다양한 종횡비의) 스트립(strip) 및 도트를 포함한다.

본 발명의 방법으로 제조될 수 있는 그래핀 구조체의 일 예는 그래핀 안티도트 격자이다. 그래핀 안티도트 격자는 그래핀의 층 또는 층들로서, 홀들의 주기적 배열이 상기 그래핀의 층 또는 층들내로 패턴화된 그래핀의 층 또는 층들을 포함한다. 홀들의 배열은 그래핀의 전자 구조에서 밴드갭(band gap)을 개방하며, 이는 그래핀에 유용한 전자적 및/또는 자기적 특성을 제공할 수 있다. 본 발명의 방법은 안티도트 격자로서, 홀들이 육각형으로 형상화되고 그래핀의 육방정계 결정 대칭과 정렬된 안티도트 격자를 생성할 수 있다. 그래핀 안티도트 격자를 제조하기 위한 본 방법의 용도는 하기 실시예에서 예시된다.

본 발명의 방법은 50 nm 이하, 40 nm 이하, 30 nm 이하, 20 nm 이하, 또는 10 nm 이하의 직경을 갖는 육각형 홀들을 구비하는 안티도트 격자를 제조하기 위해 사용될 수 있다. 이러한 홀들의 배열은, 예를 들어, 1 ㎛ ² 이상의 면적에 걸쳐서1 x 10 ¹¹ 개의 홀/㎠ 이상(예를 들어, 1 x 10 ¹² 개의 홀/㎠ 이상 또는 5 x 10 ¹² 개의 홀/㎠ 이상)의 밀도로 형성될 수 있다. 이는 100 ㎛ ² 이상, 1 mm ² 이상, 및 10 mm ² 이상의 면적에 걸쳐 연장되는 고밀도 안티도트 격자를 포함한다.

본 발명의 방법으로 제조될 수 있는 그래핀 구조체의 다른 예는 그래핀 나노리본 배열이다. 그래핀 나노리본은 상기 리본에 전자 밴드갭과 같은, 전자 특성을 갖는 리본을 제공하는 폭과 결정학적 가장자리 구조를 갖는 그래핀의 좁은 스트립(또는 "리본")이며, 상기 전자 특성은 더 넓은 면적의 그래핀의 층에는 존재하지 않는다. 그래핀 나노리본 배열은 이들의 종축(longitudinal axis)을 따라 정렬된 복수의 나노리본의 주기적 배열을 포함한다. 본 발명의 방법은 그래핀 나노리본 배열을 제조할 수 있으며, 상기 그래핀 나노리본의 종축 가장자리는 평탄하고 그래핀 격자의 결정성 방향과 정렬된다.

본 발명의 방법은 대면적에 걸쳐 고밀도의 매우 좁고, 평탄한 가장자리의, 나노리본을 갖는 그래핀 나노리본 배열을 생성할 수 있다. 상기 배열에서 나노리본의 폭은 전형적으로 약 10 nm 이하 및 바람직하게는 약 5 nm 이하이다. 상기 나노리본의 길이는 전형적으로 이의 폭보다 상당히 크다. 단지 예시의 방식으로, 상기 나노리본은 10:1, 50:1, 100:1, 1000:1, 또는 그 이상의 종횡비를 가질 수 있다. 그러나, 이러한 범위 밖의 폭 및 길이를 갖는 나노리본의 배열 또한 제조될 수 있다. 상기 배열에서 나노리본 사이의 간격(즉, 나노리본의 "피치(pitch)")은 고밀도 배열을 제공하기 위하여 꽤 작을 수 있다. 예를 들어, 몇몇 구현예에서, 상기 그래핀 나노리본 배열은 500 nm 이하의 피치를 가질 것이다. 이는 상기 배열에서의 나노리본의 피치가 100 nm 이하인 구현예를 포함하고, 상기 피치가 50 nm 이하인 구현예를 추가로 포함하며, 상기 피치가 10 nm 이하인 구현예를 추가로 포함한다. 이러한 원자적으로 평탄한 나노리본의 배열은 수천 개의 나노리본을 포함할 수 있고, 예를 들어, 1 ㎛ ² 이상의 면적에 걸쳐서 형성될 수 있다. 이는 100 ㎛ ² 이상, 1 mm ² 이상, 10 mm ² 이상의 면적에 걸쳐 연장되는 고밀도 나노리본 배열을 포함한다.

실시예

본 실시예는 그래핀의 층에서 원자적으로 평탄한 육각형 홀들을 제조하는 방법을 예시한다.

재료 및 방법

CVD 그래핀 성장 : 32 mm의 ID 석영 튜브를 갖는 수평의CVD 노(furnace)에서 대면적 단일층 그래핀을 성장시켰다. 성장 촉매 및 가장자리 재구성을 위한 촉매 표면으로서 구리 호일(Alfa Aesar 사, 제품명 #13382)을 사용하였다. 상기 호일을 340 sccm의 형성 가스(95%의 아르곤, 5%의 수소) 흐름 하에서 1050℃까지 가열하고, 동일 조건 하에서 30 분 동안 어닐링하였다. 그 다음, 상기 노를 1020℃까지 냉각하였으며, 그 후 메탄을 26 ppm으로 도입하여, 그래핀이 16 시간 동안 성장되도록 하였다. 이후, 상기 호일을 약 10℃/초로 700℃까지 빠르게 냉각시킨 후 상온까지 냉각되도록 방치 하였다.

구리 호일상의 블록 코폴리머(BCP) 리소그래피를 통한 하향식 나노패턴화: 그래핀/Cu 호일 상에 블록 코폴리머 필름을 침착시키기 위해, 디블록 코폴리머 폴리(스티렌-블록-메틸메타크릴레이트)(P(Sb-MMA)의 박막을 출발 물질로서 사용하여 BCP 식각 마스크를 형성하는, 부유(floating) 및 전사 기술을 사용하였다. P(Sb-MMA)는 육각형 배열에서의 원통형 도메인(domain)을 형성한다. 그래핀 표면상의 수직으로 배향된 원통내로의 디블록 코폴리머의 측방향(lateral) 상분리를 보장하기 위하여, 2 개의 추가적인 중간 층 - 규소 산화물의 층 및 스티렌과 메틸 메타크릴레이트(P(Sr-MMA))의 랜덤 코폴리머의 층-을 사용하여, 3 층의 Si 산화물/ P(Sr-MMA) /(P(Sb-MMA) 필름을 제공하였다. 이 필름을 초기에 별도의 "더미(dummy)" Si 기판상에 형성하고, 이후 그래핀/Cu 호일로 전사시켰다.

3 층 필름을 다음과 같이 형성하였다. 먼저, "더미" 실리콘 웨이퍼상에 150nm의 규소 산화물을 침착시키기 위해 PE-CVD (Plasma Therm 74)를 수행하였다. 그 다음, 톨루엔 중의 히드록실 말단화된 P(Sr-MMA) 랜덤 코폴리머(S: 70%, MMA: 30%)의 1 중량% 용액을 1,000 rpm으로 스핀-코팅하고, 진공 하에서 220℃에서 6 시간 동안 어닐링하였다. 상기 히드록실 말단화된 P(Sr-MMA) 랜덤 코폴리머를 이전 보고된 바와 같이 합성하였다 (P. Mansky , Y. Liu , E. Huang , TP Russell, C. Hawker, Science 1997, 275, 1458.). 상기 어닐링된 샘플을 톨루엔으로 세척하여, 미반응된 랜덤 코폴리머를 제거하였다. 다음, 톨루엔 중의 블록 코폴리머, 46k-21k, P(S- b -MMA) 용액 (1.5wt%)을 랜덤 코폴리머로 덮인 규소 산화물/실리콘 웨이퍼 기판 상에 4,000 rpm으로 스핀-코팅하고, 진공 하에서 230℃에서 3 시간 동안 어닐링하여, 블록 코폴리머 박막의 수직 PMMA 원통형 구조체를 수득하였다.

Si 웨이퍼로부터 3 층 필름을 이형시키고 상기 필름을 공기-물 계면상에 부유시키기 위하여, 20%의 HF 수용액을 사용하여 규소를 제거하였다. 공기-HF 수용액 계면 상의 상기 부유된 필름을 탈이온(DI) 수로 전사시켜 그래핀/Cu 호일의 표면으로 들어올리고, 이를 하루 동안 건조시켰다.

다음으로, 상기 샘플을 UV 조사 (1000 mJ/cm ² )에 노출시켜, 상기 필름의 BCP 층의 PMMA 원통을 선택적으로 분해시켰다. 이러한 샘플의 PMMA 잔여물을 아세트산에 2 분 동안 침지시켜 제거하고 탈이온수로 씻어내었다. O ₂ 플라즈마 RIE(50 W, 10 mT, 10 sccm)를 이용하여, P(Sr-MMA), 규소 산화물, 및 그래핀을 관통하여 식각하고, 원자적으로 무질서한 가장자리를 갖는 홀들의 배열로 패턴화된 그래핀의 층을 제공하였다. 패턴화 후, 남아 있는 식각 마스크를 NMP 내에서 초음파 처리로 제거하고 이소프로판올로 세척하였다.

가장자리-어닐링: 다음으로, 패턴화된 그래핀의 층을 어닐링하여 그래핀의 홀들의 가장자리 구조를 변경하였다. 패턴화된 그래핀을 CVD 챔버내로 다시 집어넣고, 50 sccm의 형성 가스(95%의 아르곤, 5%의 수소) 및 0.068 sccm의 희석된 메탄(95%의 아르곤, 5%의 메탄) 하에서 그래핀을 850℃까지 가열함으로써 이를 수행하였다. 상기 그래핀의 층을 상기 조건에서 55 분 동안 어닐링한 다음, 600℃까지 (10℃/초) 빠르게 냉각시키고, 마지막으로 상온까지 냉각시켰다.

결과

가장자리 어닐링 이전의 패턴화된 그래핀의 주사 전자 현미경(SEM) 사진은, 3개의 홀들이 서로 가장 근접해 있는 실질적으로 삼각형인 꼭지점에 의해 분리된 홀들이 원형으로 보임을 나타내었다. 이러한 기하학적 구조(geometry)는 도 2의 (패널 A)에 개략적으로 나타나고, 도 2의 SEM 사진 (패널 C)에 나타난다. 반면에, 가장자리 어닐링 후의 SEM 사진(도 2D)은, 도 2B의 개략도에서 보는 바와 같이, 상기 홀들이 육각형 홀들로 전환되었고, 압축(constriction) 폭(즉, 홀들 사이의 그래핀 물질의 폭)이 더 작아지고 균일해져서, 홀들의 꼭지점에 형성된 형태가 변화했음을 나타내었다. 이는 홀들의 내부 가장자리를 따르는 탄소들이 지그재그 배향(orientation)을 취하여, 그 결과 원자적으로 평탄한 홀들을 형성함을 나타낸다.

본 실시예에 있어서, 상기 BCP 식각 마스크는 그래핀의 층의 격자 방향에 대하여 무작위로 배향된 다수의 육각 도메인(domain)을 가졌다. 상대적인 BCP 도메인 격자 방향과 비교 시, 육각형 홀들은 BCP 및 그래핀이 동일한 격자 방향을 갖는 영역에 형성되고, 반면에, 그래핀 격자 방향으로부터 30° 떨어진 격자 방향을 갖는 원형 홀들은, BCP 및 그래핀이 상이한 격자 방향을 갖는 영역에서 일관되게 형성되는 것이 관찰되었다. 이는 BCP 및 그래핀 격자가 동일한 방향으로 배향되는 경우, 지그재그 가장자리가 형성되어 육각형 홀들을 생성한다는 것을 나타내었다. 그러나, BCP 및 그래핀 격자가 상이한 방향으로 배향되는 경우, 얼만간의 지그재그 및 얼마간의 안락의자 가장자리가 형성되어, 원형 홀들을 생성한다.

본 명세서에서 용어 "예시적인"은 실시예, 사례, 또는 예시의 역할을 하는 것을 의미하기 위해 사용되었다. 본 명세서에서 "예시적인"으로서 기술된 임의의 측면 또는 설계는 필수적으로 다른 측면 또는 설계보다 선호되거나 또는 유리한 것으로 해석되는 것은 아니다. 더욱이, 본 개시를 위하여, 그리고 명백히 달리 특정되지 않는 한, "단수"로 표시된 용어는 "하나 이상"을 의미한다. 더욱이, "및" 또는 "또는"의 사용은 구체적으로 달리 표시되지 않는 한, "및/또는"을 포함하는 것으로 의도된다.

본 발명의 예시적인 구현예의 전술한 설명은 예시 및 설명의 목적으로 제시되었다. 본 발명을 망라하거나 또는 개시된 정확한 형태로 제한하려고 의도되지 않았으며, 변경 및 변형이 전술된 교시를 고려하여 가능하며, 발명의 실시로부터 획득될 수 있다. 본 발명의 원리를 설명하기 위하여, 그리고 당해 기술 분야의 통상의 기술자로 하여금, 고려된 특별한 용도에 적합한 것으로서, 본 발명을 다양한 구현예 및 다양한 변경에 이용할 수 있도록 하는 실질적인 응용으로서 구현예들이 선택되고 기술되었다. 본 발명의 범위는 여기에 첨부된 청구 범위 및 이의 균등물에 의해 한정되는 것으로 의도된다.