영구 쌍극자층을 구비한 투명 그래핀 도체

영구 쌍극자층을 구비한 투명 그래핀 도체{TRANSPARENT GRAPHENE CONDUCTOR WITH PERMANENT DIPOLE LAYER}

본 발명은 투명 도체 및 투명 도체를 제조하는 방법에 관한 것이다. 특히, 배타적(exclusively)이지는 않지만, 본 발명은 그래핀-영구 쌍극자층 하이브리드 구조 기반 투명 도체(graphene-permanent dipole layer hybrid structure based transparent conductor) 및 그것의 제조 방법에 관한 것이다.

투명 도체들은 높은 투과도(transparency)과 전도성(conductivity)이 요구되는 고성능 디스플레이, 광전지(photovoltaic), 터치 스크린, 유기 발광 다이오드(OLED), 스마트 윈도우 및 솔라 셀(solar cell)들에 사용된다. 이러한 투명 도체 시장은 2015년까지 $5,600,000,000에 도달할 수 있다.

현재, ITO는 가장 잘 알려진 투과도(80%) 및 시트 저항(10Ω/□)의 조합으로 제공되는 주된(dominant) 투명 도체이다. 그러나 ITO는 몇 가지 중요한 단점이 있다. 즉:

ㆍ ITO는 인듐의 희소성으로 인해 점점 더 비싸지고 있다;

ㆍ ITO는 디바이스 악화로 이어질 수 있는 제한된 환경적 화학 안정성(limited environmental chemical stability) 및 한정된 투과성(finite permeability)을 갖는다;

ㆍ ITO는 굽힘(bending)/압축(compression)될 때 쉽게 마모되거나 균열이 생긴다.

ㆍ ITO는 유연하지 않고, 이 때문에 플렉서블 디스플레이, 솔라 셀 및 터치 패널에서 사용될 수 없다.

ITO의 가능 대체물로는 금속 격자(metal grids), 금속 나노와이어, 금속 산화물 및 나노 튜브가 있지만, 이것들 중 어떤 것도 ITO만큼 좋은 성능을 제공하지 못한다.

그래핀(graphene)은 6각형의 벌집 구조로 배열된 새로운 유형의 이차원 물질이다. 원자층 막(atomic layer membrane)으로서, 그래핀은 가시 광선(visible)에서 적외선(infared)(IR)에 이르는 범위인 넓은 파장에 걸쳐 매우 투명(97.3%)하다. 이것의 공유 결합 탄소-탄소 본딩으로 인하여, 그래핀은 또한 최대 20%의 최대 신축성(maximum stretchability)을 갖는(동시에 신축성 및 굽힘성이 있지만) ~ 1TPa의 현저하게 높은 영률(young's modulus)을 갖는 단단한 물질 중 하나이다. 그것의 높은 투과도, 광대역 광 조정 가능성(optical tunability) 및 우수한 기계적 속성(property)들의 조합은 그래핀이 유연한 전자, 광전자 및 포노틱스(phonotics)에 대한 매우 유망한 후보가 되게 한다. 대형 그래핀 합성의 기술 혁신은 그래핀 필름을 투명 전극으로 이용하는 것을 더욱 가속시켰다.

그래핀을 솔라 셀, 유기 발광 다이오드, 터치 패널 및 디스플레이와 같은 광전자 디바이스에 있는 투명 전극으로서 이용하기 위하여, 핵심 과제는 인듐 주석 산화물(ITO)과 비교가능한 값으로 시트 저항을 줄이는 것인데, 이 ITO는 가장 잘 알려진 투과도(90%)과 시트 저항(<100Ω/ο)의 조합을 제공한다. 초저(ultralow) 시트 저항을 달성하기 위해, 일반적인 종래 기술 접근법은 그래핀을 강하게 도핑하는 것이다. 왜냐하면 이것은 시트 저항이 아래와 같은 드루드 모델(drude model)을 따르기 때문이다.

여기서, n은 전하 캐리어 농도이고, e는 전자의 기본 요소 전하(fundamental element charge)이고, μ는 그래핀의 전하 캐리어 이동성(charge carrier mobility)이다. 그래핀의 전하 이동성은 대략 정수이고, 샘플 제조 절차에 종속적이다. 따라서 효과적으로 증가하는 캐리어 밀도 n은 그래핀의 시트 저항값을 직접적으로 감소시킬 것이다.

현재, 화학적 도핑은 그래핀의 시트 저항을 효과적으로 감소시킨다는 것을 보여주고 있다. 질산(HNO ₃ ) 도핑을 사용하여, 대형 단일층 그래핀에서 97.4%의 투과율(transmittance)을 갖는 최저 시트 저항 ∼ 125Ω/□가 달성되었다. 그러나 도입된 화학적 도펀트들(dopants)은 시간이 흐르면서 안정적이지 않고, 보호 코팅 또는 캡슐화 단계가 요구된다. 더욱이, 화학적 도핑을 사용하여 시트 저항을 감소시키는 것이 터치 패널을 위해서는 충분할 수 있지만, 이것이 솔라 셀, 발광 다이오드 및 대형 디스플레이와 같은 많은 다른 응용(application)들에게는 효과적이지 않을 수 있다. 이와 같은 다른 응용들은 90%보다 높은 투과도에서 10Ω/□ 이하를 필요로 할 수 있다.

일반적인 관점에서, 본 발명은 영구 쌍극자층에 의해 비-휘발성 정전적(electrostatically)으로 도핑된 웨이퍼 스케일 그래핀(wafer scale graphene)을 사용하는 투명 도체에 관한 것이다. 이것은 높은 광학 투과도, 기계적 유연성 및/또는 매우 낮은 시트 저항과 함께 갖는 불투수성(impermeability)과 같은 그래핀의 장점을 가진다.

본 발명에 대한 하나의 특정 표현에서는, 그래핀층, 상기 그래핀층 상에 마련되어 상기 그래핀층을 정전적으로 도핑하도록 구성된 영구 쌍극자층을 포함하는 투명 도체를 제공한다.

상기 영구 쌍극자층은 실질적으로 유극 강유전성층(polarized ferroelectric layer)일 수 있다.

상기 그래핀층은 단일층 그래핀, 이중층(bilayer) 그래핀 또는 극소층(few layer) 그래핀일 수 있다.

상기 투명 도체는 6각형 붕소 질화물(Hexagonal Boron Nitride) 또는 운모(Mica)의 기판을 더 포함할 수 있다.

상기 영구 쌍극자층은 실질적으로 투명할 수 있다.

상기 투과율(transmittance)은 90% 내지 98%의 사이일 수 있다.

상기 영률(young's modulus)은 4Gpa 내지 1Tpa의 사이일 수 있다.

상기 투명 도체는 웨이퍼 스케일 또는 대형일 수 있다.

상기 웨이퍼 스케일 또는 대형 투명 도체는 그 면적이 1mm ² 내지 10m ² 사이일 수 있다.

시트당 상기 시트 저항은 97% 이상의 투과도에서 125Ω/□ 일 수 있다.

상기 시트 저항은 90% 이상의 투과도에 실질적으로 l0Ω/□ 일 수 있다.

상기 영구 쌍극자층은 대안적으로 자기 어셈블링 분자층(self assembling molecule layer) 일 수 있다.

상기 영구 쌍극자층은 실질적으로 분극되고(polarised), 어떠한 실질적으로 인가된 전기장없이 이것의 쌍극자 방향을 실질적으로 유지한다.

상기 투명 도체는 실질적으로 유연할 수 있다.

상기 유연성(flexibility)은 오리지널 저항 상태가 20% 인장 변형률(tensile strain) 또는 6% 신장력(stretching force) 후에 복구될 수 있는 것을 포함할 수 있다.

상기 투명 도체는 대안적으로 실질적으로 유연하지 않을(non-flexible) 수 있다.

본 발명의 제2 특정 표현에서는, 전극 및/또는 확산 장벽(diffusion barrier)으로 구성되는 상술된 임의 문단 위의 모든 단락에 따른 투명 도체 시트를 포함하는 솔라 셀, 유기 발광 다이오드, 터치 패널 또는 디스플레이를 제공한다.

본 발명의 제3 특정 표현에서는, 그래핀의 웨이퍼 또는 시트를 형성하는 단계와 영구 쌍극자의 층으로 상기 그래핀을 정전적으로 도핑하는 단계를 포함하는 투명 도체의 제조 방법이 제공된다.

상기 도핑하는 단계는 상기 그래핀 웨이퍼 위에 분극가능한(polarisable) 물질의 층을 형성하는 단계를 포함할 수 있다.

상기 방법은 상기 분극가능 물질의 층을 실질적으로 분극시키는 단계를 더 포함할 수 있다.

상기 분극시키는 단계는 전압 펄스 또는 코로나 폴링을 상기 분극가능 물질에 인가하는 단계를 포함할 수 있다.

상기 도핑하는 단계는 대안적으로 상기 그래핀층 상에 상기 자기 어셈블링 분자(SAM)의 층을 형성하는 단계를 포함할 수 있다.

본 방법은 구리 상의 CVD, 에피택셜 성장 또는 화학적 그래핀 변형에 의해 상기 그래핀을 형성하는 단계를 더 포함할 수 있다.

본 방법은 롤-투-롤(roll to roll) 공정으로 수행될 수 있다.

본 발명에 따르면, 그래핀-영구 쌍극자층 하이브리드 구조 기반 투명 도체 및 그것의 제조 방법이 제공된다.

본 발명이 완전하게 이해되고, 쉽게 실질적인 효과(이제 비-제한적 예시의 예로서 설명되어짐)를 더하기 위해, 예시적 실시예들이 첨부된 예시 도면들을 참조하여 아래에 설명되어 있다.
도 1은 투명 도체로서 그래핀-영구 쌍극자층(PDL) 하이브리드 구조의 다이어그램을 나타낸다.
도 2(a) 내지 도 2(d)는 본 발명에 따른 그래핀-강유전성 디바이스의 다양한 실시예들의 단면도들이다.
도 3(a) 및 도 3(b)는 영구 쌍극자층(PDL)을 사용하여 그래핀을 도핑하는 화학 구조 다이어그램들이다.
도 4(a) 내지 도 4(d)는 편광 및 시트 저항 사이의 관계를 나타내는 그래프들이다.
도 5(a) 내지 도 5(c)는 독립형 그래핀-P(VDF-TrFE) 하이브리드 구조의 투과도를 나타낸다.
도 6은 서로 다른 전하 캐리어 이동성(charge carrier mobility)과 캐리어 밀도(carrier density)에서의 시트 저항에 대한 그래프이다.
도 7(a) 내지 도 7(c)는 강유전성 폴리머 상에 그래핀으로 제조하는 방법들에 대한 개략도들이다.

도 1(a) 및 도 1(b)는 그래핀-영구 쌍극자층 하이브리드 구조를 사용하는 투명 도체가 예시되어 있다. 그래핀층은 유연한 투명 도체를 위한 작용 매체(working media)이고, 영구 쌍극자층(PDL)은 높은 광학 투과도를 포함하지 않고, 그래핀의 비-휘발성 높은 도핑을 제공한다. PDL은 또한 그래핀에 대하여 유연한 기계적 지지층(flexible mechanical supporting layer)으로서 동시에 기능한다. 그래핀의 가용성(flexibility)은 투명 도체가 롤-투-롤 공정을 사용하여 제조되고 넓은 범위의 응용들에서 사용될 수 있게 하기 때문에, 이를 유지(preserve)하는 것은 중요하다.

도 2(a) 내지 도 2(d)를 참조하면, 투명 도체 시트(100)의 실시예들이 도시되어 있다. 투명 도체 시트(100)는 그래핀층(102) 및 그래핀층(102) 상의 영구 쌍극자층(104)을 포함한다. 응용에 따라서, 영구 쌍극자층(104)은 그래핀층(102)의 아래 또는 위에 있거나 양측 사이에 끼여있을 수 있다.

도 2(a)에는, 솔라 셀(106)이 도시되어 있다. 셀(106)은 p층(108), 고유층(110), n층(112), 및 후면 반사기 전극(114)을 덮고 있는 게이트화된 투명 도체 전극(gated transparent conductor electrode)(100)을 포함한다. 일반적으로 셀(106)은 10Ω/□보다 작은 시트 저항과 90% 보다 큰 투과도를 필요로 한다. 따라서 그래핀층(102)의 구성, 영구 쌍극자층(104)의 유형 및 제조 기술은 이러한 셀 특성들을 달성하기 위해 변형될 수 있다.

도 2(b)에는, 터치 스크린(116)이 도시되어 있다. 스크린(116)은 용량 또는 저항 센싱 회로(118), 유리/폴리머 기판(120) 및 액정 디스플레이(122)를 덮고 있는 게이트화된 투명 도체 전극(100)을 포함한다. 일반적으로 스크린(116)은 500-2kΩ/□의 시트 저항과 90% 이상의 투과도를 필요로 한다. 따라서 그래핀층(102)의 구성, 영구 쌍극자층(104)의 유형 및 제조 기술은 이러한 스크린 특성들을 달성하기 위해 변형될 수 있다.

도 2(c)에는, 유기 발광 다이오드 OLED(126)가 도시되어 있다. OLED(126)는 유기 발광층(130,132) 및 게이트화된 투명 도체 전극(100)을 덮고 있는 캐소드(128)를 포함한다. 일반적으로 OLED(126)는 20Ω/□보다 작은 시트 저항과 90% 보다 큰 투과도를 필요로 한다. 따라서 그래핀층(102)의 구성, 영구 쌍극자층(104)의 유형 및 제조 기술은 이러한 OLED 특성들을 달성하기 위해 변형될 수 있다.

도 2(d)는 스마트 윈도우(136)가 도시되어 있다. 유연한 투명 폴리머 서포트(flexible transparent polymer support)(138)는 폴리머 분산 액정층(140) 및 게이트화된 투명 도체 전극(100)을 덮고 있다. 일반적으로 윈도우(136)는 100Ω/□~1KΩ/□의 시트 저항과 60%-90%의 투과도를 필요로 한다. 따라서 그래핀층(102)의 구성, 영구 쌍극자층(104)의 유형 및 제조 기술은 이러한 윈도우 특성들을 달성하기 위해 변형될 수 있다.

유연성( flexibility ), 접힘성 ( foldability ) 및 신축성( stretchability )

그래핀 영구 쌍극자층 하이브리드 구조는 또한 우수한 유연성, 접힘성 및 신축성을 가질 수 있다. 순수 그래핀의 경우, 오리지널 저항 상태는 20% 인장 변형률 또는 6% 신장력이 인가된 후에도 복구될 수 있다. 따라서 디스플레이, 솔라 셀 등과 같은 광전지 응용들에 적합하다.

그래핀층

그래핀층(102)은 단일층 그래핀 SLG, 이중층 그래핀 BLG 또는 극소층 그래핀 FLG일 수 있다. 그래핀층은 기능화된(functionalized) 그래핀이나 초박 평면 절연체층(ultrathin flat insulator layer), 즉 h-Bn층으로 캡슐화된(encapsulated) 그래핀일 수 있다. 또는 그래핀은 BN의 하나의 층과 결합될 수 있다. 대형 또는 웨이퍼 스케일 그래핀 시트는 1mm ² 내지 1m ² 사이이다.

영구 쌍극자층

영구 쌍극자층(104)은 그래핀의 아래 또는 그 위 중 한 곳에, 영구 전기 쌍극자 방향을 갖는 극성 분자(polar molecule)들 또는 이온들로 형성될 수 있다. 예를 들어,

― 완전 수소첨가 그래핀(fully hydrogenated graphene) 또는 불소화-그래핀(fluorinated-graphene)와 같이, 시트 형태(sheet form)로 배열된 영구 쌍극자; 또는 일측에 수소가 첨가되고, 타측에 수소가 첨가된 그래핀;

― 라인 형태(line form)로 배열된 영구 쌍극자;

― 점 형태(point form)로 배열된 영구 쌍극자;(예컨대, 자기 어셈블링 분자(SAM) 등)

― 강유전성 유전체, 예를 들어:

ㆍ 유기 강유전성 폴리머[PVDF 및 그 유도체(예컨대, PVDF-TrFE, VDF 올리고머(oligimer))]

ㆍ 단일-구성 요소(극성(polar)) 유기 분자(예컨대, 티오르, TTF-CA);

ㆍ H-결합 초분자(예컨대, PHZ-H2ca, PHZ-H2ba);

ㆍ 유기-무기 화합물(예컨대, 로쉘염(Rochelle salt), TGS)

ㆍ 무기 강유전체[예컨대, KH 2PO4(KDP, 납 지르콘산염 티탄산(PZT), BiFeO3, BaTiO3 등)

영구 쌍극자 도핑

도 3은 영구 쌍극자층(PDL)을 사용하는 정전적 도핑 그래핀의 다이어그램을 나타낸다. 여기에, 영구 쌍극자층은 예를 들어 강유전성 폴리머(P(VDF-TrFE))이다. 외부 전기장(external electric field)을 통해 영구 쌍극자 방향을 P(VDF-TrFE)로 조정함으로써, 대형 그래핀은 잘 정렬된 쌍극자에 의해 강하게 정전적으로 도핑될 수 있고, 이로써 낮은 시트 저항값을 제공한다. 낮은 시트 저항을 넘어서서, 강하게 도핑된 그래핀층은 p형 또는 n형 중 하나 일 수 있으며, 이는 PDL의 극성(polarity)에 따라 달라진다. 그래핀의 이러한 간단하고 명쾌한 일 함수 가변성(elegant work function tunability)은 솔라 셀 및 발광 다이오드 응용에 보다 바람직하며, 이러한 다층 적층 디바이스들의 효율은 적절한 밴드 배열을 통해 전위 장벽(potential barrier)들을 감소시키는 것으로 주로 판단되고 있다.

낮은 시트 저항

도 4는 P(VDF-TrFE) 박막을 사용하여 PDL을 유도함으로써 대형 그래핀에서의 낮은 시트 저항의 실험 결과를 나타낸다. 도 4(a)는 인가 전기장(applied electric field)의 함수로서 P(VDF-TrFE) 박막의 전형적인 이력 분극 루프(hysteresis polarization loop)들이 나타낸다. 증가하는 인가 전압의 결과로서 루프들이 생성되고, 그에 따라 전기장이 증가한다. 시트 저항값에 관련된 주요 파라미터들은 소위 자발적 분극(spontaneous polarization)(P _S ) 및 잔류 분극(remnant polarization)(P _r )이라고 불리운다. 속이 꽉찬(solid) 볼들은 P _r 의 낮은 레벨(400), 중간 레벨(402) 및 높은 레벨(404)을 나타낸다. 속이 빈(hallow) 볼들은 P _s 의 낮은 레벨(406), 중간 레벨(408) 및 높은 레벨(408)을 나타낸다. P _r 은 특히 도 4(b)에서 전기장의 함수로서 도시되어 있다. 홀 도핑(hole doping)으로, -P _s 및 -P _r 의 모두가 증가하고, 마침내 증가하는 전기장으로 포화 상태가 된다는 것을 보여준다. 이 -P _r (또는 -P _s )는 n _{( VP ( VDF - TrFE ))} = βPr/e(또는 n _{( VP ( VDF - TrFE ))} =βΡs/e)에 의해 그래핀에서의 정전적 도핑 레벨을 직접적으로 결정한다. 도 4(c)는 시트 저항(Rs)의 시스메틱 게이트 스위핑(systematic gate sweeping)을 -P _s 의 함수로서 나타낸다. 그래핀의 전도도(conductance)가 σ= N _{( VP ( VDF - TrFE ))} eμ라고 가정하면, 상응 R _s 는 도 4(d)에 도시된 바와 같이, -P _r 과 반비례 관계를 나타낸다. 분극되지 않은(un-polarized) 경우, P(VDF-TrFE)이 완전하게 분극되었을 때, Rs의 12회 감소가 달성되어, 단일층 그래핀을 위한 낮은 시트 저항 120Ω/□을 만든다. 휠씬 더 낮은 시트 저항은 -P _s 에서 달성될 수 있다. 그러나 일정한 전압이 인가되어야 하기 때문에, 이것은 실질적인 가치가 거의 없다. P(VDF-TrFE)가 완전하게 분극된 후에는, 전력이 오프되더라도, 유도된 비-휘발성 도핑이 대형 그래핀의 낮은 시트 저항을 유지시킨다.

빛 투과율

낮은 시트 저항 외에도, 높은 광학 투과도는 광전자에서 투명 전극의 응용에 유용할 수 있다. 광학 실험을 위한 그래핀-P(VDF-TrFE) 하이브리드 구조가 도 5에 도시되어 있다. 싱가폴의 국립 대학 로고의 배경(background)과 비교하여 도 5(a)에 도시된 바와 같이, 여기에서 사용된 P(VDF-TrFE)막은 그래핀을 위한 기계적 지지를 제공할 수 있는 1㎛ 두께이다. 도 5(b)는 디바이스의 유연성을 나타내는, 유연한 PET 기판상의 그래핀-P(VDF-TrFE) 하이브리드 구조를 나타낸다. 도 5(c)에 도시된 바와 같이, 가시 광선에서 적외선 근처까지의 파장의 작용(function)으로서 하이브리드 그래핀-P(VDF-TrFE) 디바이스의 전송 스펙트럼이 더 기록되어 있다. 가시 파장 체계(visible wavelength regime)에서, 그래핀-P(VDF-TrFE) 하이브리드 구조의 광학 투과도는 95%이상이다.

10Ω/□이하 시트 저항

일부 응용들에서는, 120Ω/□ 시트 저항값이 여전히 너무 높을 수 있다. 제한 인자를 찾아내고, 대형 그래핀에서 10Ω/□ 이하 시트 저항을 달성하기 위해, 기본 전하 캐리어 산란 메커니즘(underlying charge carrier scattering mechanism)이 분석되었다. 도 6은 서로 다른 전하 캐리어 이동성과 캐리어 밀도에서 그래핀의 시트 저항의 이론적 예측과 실험 결과를 모두 나타내고 있다. 시트 저항은 캐리어 이동성이 10,000cm ² /Vs 또는 그 이상으로 향상되더라도, 30Ω/□로 제한된다. 이는 고유 음향(intrinsic acoustic) 및 굴곡 포논 산란(flexural phonon scattering)에 기인한다. 굴곡 포론 산란이 유도된 미소 맥동(nanoripple)의 경우, 이것의 부정적인 영향은 그것의 전하 밀도 n와의 반비례 관계로 인하여 정전적 높은 도핑을 통해 크게 억제될 수 있다. n이 5×10 ¹³ cm ^-2 에 도달할 때, 굴곡 포논 산란기여 저항(flexural phonon scattering contributed resistivity)은 2Ω/□ 미만이다.

고유 음향 포논 산란의 경우, 제거(elimination)는 이중층 또는 극소층 그래핀을 함께 적층함으로써 달성될 수 있다. 예를 들어, 이중층 그래핀에서의 음향 포논 산란은 대략 단일 레이어 그래핀의 음향 포논 산란의 절반이고, 따라서 15Ω/□의 시트 저항 및 95%의 투과율을 만드는 것이 달성 가능하다. 극소층 그래핀, 즉 4층 그래핀의 경우, 그래핀의 시트 저항은 매우 감소될 것이며, 90%의 투과율과 10Ω/□ 이하를 기대할 수 있다.

제조 방법(들)

언급된 투명 도체는 도 7에 도시된 바와 같이, 롤-투-롤 또는 다른 연속 공정에 의해 유리하게 제조될 수 있다.

도 7(a)는 그래핀이 영구 쌍극자층 아래에 있는 그래핀-영구 쌍극자층의 제조를 나타낸다. PVDF 서포트는 구리 호일 상의 그래핀에 적층된다(a). 이어 구리 호일이 제거된다(b). 그래핀-영구 쌍극자층 하이브리드가 롤-투-롤 호환 폴링(d) 또는 코로나 폴링(c) 중 하나를 통해 동시에 분극될 수 있다.

도 7(b)는 그래핀이 영구 쌍극자층의 상단에 있는, 그래핀-영구 쌍극자층의 제조를 나타낸다. 먼저, PVDF층이 구리 호일상의 그래핀을 PVDF 솔루션의 용기(bath)를 거쳐 통과시킴으로써 롤-투-롤 코팅된다(a). 이어, 구리 호일이 제거된다(b). 그래핀-영구 쌍극자층 하이브리드는 이어 롤-투-롤 호환 폴링 또는 접촉 분극화(contact polarization)를 통해 분극된다.

도 7(c)는 영구 쌍극자층을 사용하여 캡슐화된 그래핀을 나타낸다. PVDF 서포트가 구리 포일상의 그래핀에 적층된다(a). 이어 구리 호일이 제거된다(b). PVDF의 추가 계층이 상기 그래핀층을 PVDF 솔루션의 용기를 거쳐 통과시킴으로써 형성된다(c). 사이에 끼워진 그래핀이 이어 롤-투-롤 호환 폴링을 통해 분극된다(d).

그래핀층이 많은 방법들을 사용하여 형성될 수 있다는 것에 주목한다. 예를 들어, Cu-CVD 그래핀, 에피택셜 성장 그래핀, 또는 화학적 변형 그래핀이 있다. 초저 시트 저항은 원자-플랫(atomically-flat), 초박 기판(ultra-thin substrates) 상에 CVD 그래핀을 이송(transfer)하거나 준비함으로써 초고(ultra high) 전하 캐리어 이동성이 더 향상된다. 원자 플랫, 초박 기판은

ㆍ 6각형 붕소 질화물(HBN)

ㆍ 운모

를 포함할 수 있다.

장점

상술되어진 투명 도체들 중 하나는 아래 언급된 장점들을 하나 이상 가질 수 있다.

ㆍ 높은 투과도

ㆍ 낮은 시트 저항

ㆍ 우수한 기계적 지지층

ㆍ 고효율

ㆍ 낮은 전력 소비

ㆍ 유연함

ㆍ 롤-투-롤 제조 공정에 사용할 수 있음