1.一种半导体器件，包括：
基板，包括彼此分离的第一区域和第二区域；
在所述基板上的结构，该结构具有在所述第二区域中处于第一水平面处的至少一个牺牲层和至少一个有源层；
在所述第一区域中包括第一纳米线的第一环栅器件；以及
在所述第二区域中包括第二纳米线的第二环栅器件，其中所述第一纳米线处于所述第一水平面处，并且其中所述第二纳米线处于与所述第一纳米线的所述第一水平面不同的第二水平面处。
2.如权利要求1所述的半导体器件，其中所述第一环栅器件的第一阈值电压不同于所述第二环栅器件的第二阈值电压。
3.如权利要求1所述的半导体器件，其中所述第二纳米线在所述第二区域中的所述有源层上。
4.如权利要求1所述的半导体器件，其中：
所述第一纳米线在所述第一区域中的有源层上，
所述第二纳米线在所述第二区域中的所述有源层上，以及
所述第二区域中的所述有源层比所述第一区域中的所述有源层高。
5.如权利要求1所述的半导体器件，其中所述第二区域不包括在所述第一区域中的有源层的水平面上的纳米线。
6.如权利要求1所述的半导体器件，其中所述第一区域中的有源层的厚度不同于所述第二区域中的所述有源层的厚度。
7.如权利要求1所述的半导体器件，其中所述第一纳米线的厚度等于所述第二区域中的所述有源层的厚度。
8.如权利要求1所述的半导体器件，其中所述第一纳米线的厚度不同于所述第二纳米线的厚度。
9.如权利要求1所述的半导体器件，其中所述第一环栅器件的第一栅极和所述第二环栅器件的第二栅极彼此分离。
10.如权利要求1所述的半导体器件，其中所述第一环栅器件的源/漏区域是升高的源/漏区域。
11.如权利要求1所述的半导体器件，其中所述有源层包括Si，所述牺牲层包括SiGe。
12.如权利要求1所述的半导体器件，其中：
所述基板包括第三区域，
包括第三纳米线的第三环栅器件在所述第三区域中，以及
所述第三纳米线在所述第三区域中的有源层上，所述第三区域中的所述有源层处于与所述第二区域中的所述有源层不同的水平面处。
13.如权利要求12所述的半导体器件，其中所述第一区域、所述第二区域和所述第三区域中的有源层具有不同的宽度并且堆叠在所述基板上，并且其中所述第一区域、所述第二区域或所述第三区域中的一个中的至少一个有源层不被包括在所述第一区域、所述第二区域或所述第三区域中的另一个中。
14.如权利要求1所述的半导体器件，其中：
所述第二区域具有邻近所述第二纳米线的另一纳米线，以及
所述第二环栅器件的栅极施加相同的信号到所述第二纳米线和所述第二区域中的所述另一纳米线。
15.如权利要求1所述的半导体器件，还包括：
应力层，在所述第一环栅器件上。
16.如权利要求1所述的半导体器件，其中所述第一环栅器件的阈值电压基于所述第二区域中的所述有源层的厚度。
17.一种半导体器件，包括：
结构，具有顺序地形成在基板上的第一牺牲层、第一有源层、第二牺牲层和第二有源层，其中所述第一有源层的第一宽度大于所述第二有源层的第二宽度，使得所述第一有源层相对于所述第二有源层朝向一侧突出；以及
第一环栅器件，在所述第一有源层的突出部分上并且包括第一纳米线，其中所述第一纳米线的厚度等于所述第二有源层的厚度。
18.如权利要求17所述的半导体器件，还包括：
第二环栅器件，在所述第二有源层上并且包括第二纳米线。
19.如权利要求18所述的半导体器件，其中所述第一环栅器件的第一阈值电压不同于所述第二环栅器件的第二阈值电压。
20.如权利要求18所述的半导体器件，其中所述第一纳米线的第一厚度不同于所述第二纳米线的第二厚度。
21.如权利要求18所述的半导体器件，其中所述第一环栅器件的第一栅极与所述第二环栅器件的第二栅极分离。
22.如权利要求17所述的半导体器件，其中所述有源层包括Si，所述牺牲层包括SiGe。
23.如权利要求17所述的半导体器件，其中所述第一环栅器件的源/漏区域是升高的源/漏区域。
24.一种半导体器件，包括：
基板上的结构，该结构包括交替地堆叠在彼此上的多个牺牲层和多个有源层，所述牺牲层具有不同的宽度并且所述有源层具有不同的宽度，从而在所述基板上形成多个台阶层；以及
在所述结构上的多个环栅器件，其中所述多个环栅器件设置在所述多个台阶层中的相应台阶层上。
25.如权利要求24所述的半导体器件，其中所述多个环栅器件具有不同厚度的多个纳米线。
26.如权利要求24所述的半导体器件，其中所述多个环栅器件的每个具有不同的阈值电压。
27.一种半导体器件，包括：
在基板上的牺牲层；
在所述牺牲层上的有源层；
在所述有源层上的绝缘层；
在所述绝缘层上的纳米线；以及
在所述绝缘层上以围绕所述纳米线的栅极，其中所述纳米线和所述有源层具有不同的宽度和不同的厚度。