陶瓷电子部件 |
|||||||
| 申请号 | CN201611224875.5 | 申请日 | 2016-12-27 | 公开(公告)号 | CN106971845A | 公开(公告)日 | 2017-07-21 |
| 申请人 | TDK株式会社; | 发明人 | 佐藤雅之; 今野阳介; 由利俊一; 伊藤康裕; 小田嶋努; 加纳裕士; | ||||
| 摘要 | 本 发明 涉及一种陶瓷 电子 部件，其具有 电介质 层以及 电极 层。电介质层具有多个陶瓷颗粒以及存在于多个陶瓷颗粒之间的 晶界 相。陶瓷颗粒的主成分为 钛 酸钡。晶界相的平均厚度为1.0nm以上并且晶界相的厚度偏差σ为0.1nm以下。 | ||||||
| 权利要求 | 1.一种陶瓷电子部件，其特征在于： |
||||||
| 说明书全文 | 陶瓷电子部件技术领域[0001] 本发明涉及陶瓷电子部件。 背景技术[0002] 陶瓷电子部件作为小型、高性能以及高可靠性的电子部件被广泛利用，在电气设备以及电子设备中被使用的个数也上升为多数。近年来，伴随于电气设备以及电子设备的小型化以及高性能化，对于陶瓷电子部件的小型化、高性能化以及高可靠性化的要求变得越来越严苛。 [0003] 相对于如此要求，在专利文献1中公开有一种层叠陶瓷电容器，其通过将钛酸钡的原料粉末的BET值和电介质陶瓷组合物的原料粉末的BET值设定为特定的关系，从而得到绝缘击穿电压等可靠性的提高。然而，现在要求进一步提高高温负荷寿命。进一步，要求高温负荷寿命的偏差也小。 [0004] 现有专利文献 [0005] 专利文献 [0006] 专利文献1：日本特开2006-290675号公报 发明内容[0007] 本发明是鉴于这样的实际情况而完成的发明，目的在于实现高温负荷寿命的提高以及高温负荷寿命的偏差的降低，并且提供一种可靠性高的陶瓷电子部件。 [0008] 解决技术问题的手段 [0009] 本发明人为了解决上述技术问题而进行了探讨，其结果着眼于存在于陶瓷电子部件的电介质层中的多个陶瓷颗粒之间的晶界相的厚度。于是，发现通过将晶界相的平均厚度以及晶界相的厚度偏差σ设定为特定的范围内从而就能够提高高温负荷寿命并且能够降低高温负荷寿命的偏差，其结果能够提高可靠性，以至于完成了本发明。 [0010] 本发明所涉及的陶瓷电子部件具体而言其特征为：是一种具有电介质层以及电极层的陶瓷电子部件，上述电介质层具有多个陶瓷颗粒以及存在于上述多个陶瓷颗粒之间的晶界相，上述陶瓷颗粒的主成分为钛酸钡，上述晶界相的平均厚度为1.0nm以上，并且上述晶界相的厚度偏差σ为0.1nm以下。 [0011] 上述电介质层含有钛酸钡、钇、镁、铬、钒、钙以及硅，在将上述钛酸钡的含量以BaTiO3进行换算并将其设定为100摩尔份的情况下，优选上述钇的含量以Y2O3进行换算为1.0～1.5摩尔份，上述镁的含量以MgO进行换算优选为1.8～2.5摩尔份，上述铬的含量以Cr2O3进行换算为0.2～0.7摩尔份，上述钒的含量以V2O5进行换算为0.05～0.2摩尔份，上述钙的含量以CaO进行换算为0.5～2.0摩尔份，上述硅的含量以SiO2进行换算为1.65～3.0摩尔份。 [0012] 上述陶瓷颗粒的d50优选为0.47μm以下。 [0014] 图1是本发明的一个实施方式所涉及的层叠陶瓷电容器的截面图。 [0015] 图2是表示电介质层中的陶瓷颗粒与晶界相的模式图。 [0016] 图3是威布尔图(Weibull plot)的示意图。 [0017] 符号说明 [0018] 1.层叠陶瓷电容器 [0019] 2.电介质层 [0020] 3.内部电极层 [0021] 4.外部电极 [0022] 10.电容器元件主体 [0023] 12、12’.陶瓷颗粒 [0024] 20.晶界相 具体实施方式[0025] 以下根据附图所示的实施方式说明本发明。 [0026] 层叠陶瓷电容器1 [0027] 如图1所示，本发明的一个实施方式所涉及的层叠陶瓷电容器1具备电介质层2和内部电极层3交替层叠的结构的电容器元件主体10。内部电极层3是以各个端面交替露出于电容器元件主体10的相对的2个端部的表面的形式进行层叠。一对外部电极4形成于电容器元件主体10的两端部，并连接于交替配制的内部电极层3的露出端面，从而构成电容回路。 [0028] 电容器元件主体10的形状并没有特别的限制，如图1所示通常是长方体状。另外，其尺寸也没有特别的限制，可以根据用途做成适当的尺寸。 [0029] 电介质层2 [0030] 电介质层2至少具有多个陶瓷颗粒以及存在于多个陶瓷颗粒之间的晶界相。于是陶瓷颗粒以钛酸钡为主成分。另外，所谓“以钛酸钡为主成分”是指相对于陶瓷颗粒整体，钛酸钡的含量为90wt％以上。 [0031] 本实施方式中所使用的钛酸钡以组成式BanTiO2+n表示。n以及Ba/Ti的摩尔比并没有特别的限定，可以适合使用n为0.995≤n≤1.010，并且Ba与Ti的摩尔比为0.995≤Ba/Ti≤1.010的钛酸钡。以下，将钛酸钡的组成式简单记为BaTiO3。 [0032] 如果扩大本实施方式所涉及的层叠陶瓷电容器1的电介质层2，则如图2所示，晶界相20存在于陶瓷颗粒12与陶瓷颗粒12’之间。本实施方式所涉及的层叠陶瓷电容器1的电介质层2具有平均厚度为1.0nm以上且厚度偏差σ为0.1nm以下的晶界相20。 [0033] 通过将晶界相20的平均厚度控制在1.0nm以上，从而高温负荷寿命就会显著提高。进一步，通过将晶界相20的厚度偏差σ控制在0.1nm以下，从而就能够减小高温负荷寿命的偏差。另外，对于晶界相20的平均厚度没有上限，但是通常为1.5nm以下，优选为1.2nm以下。 [0034] 对于晶界相20的厚度的测定方法没有特别的限制，例如能够用以下的测定方法来进行测定。 [0035] 晶界相20的厚度可以通过用STEM观察电介质层2的截面并拍摄如图2所示能够测定晶界相20的厚度的照片，并目视进行测定。另外，对于STEM的倍率以及视野面积来说并没有特别的限制，例如能够以500万～1000万的倍率做到视野面积为(15～25nm)×(15～25nm)。 [0036] 进一步，用STEM对多个视野进行观察，通过平均在各视野中测定的晶界相20的厚度从而就能够计算出晶界相20的平均厚度。 [0037] 进一步，多个晶界相20的厚度的标准偏差为厚度偏差σ。为了计算出晶界相20的平均厚度以及厚度偏差σ的视野个数最低为5个视野以上，优选为10个视野以上。 [0038] 对于晶界相20的平均厚度以及厚度偏差σ的控制方法没有特别的限制，例如可以列举控制电介质层2的组成的方法或控制电介质层2的制造条件(烧成条件等)的方法。另外，作为其他方法，通过控制添加物的分散状态也能够控制晶界相20的平均厚度以及厚度偏差σ。 [0039] 对于高温负荷寿命的测定方法、评价方法并没有特别的限制。以下，作为高温负荷寿命偏差的评价方法的一个例子，针对由威布尔分布(Weibull distribution)的评价方法进行说明。 [0040] 根据威布尔分布，相对于时间t的故障率λ(t)由下述式(1)表示。在此，m为威布尔系数，α称为尺度参数。 [0041] λ(t)＝(m/αm)×tm-1 (1) [0042] 在此，在m＜1的情况下，式(1)表示故障率随着时间而变小的性质。在m＝1的情况下，式(1)表示故障率相对于时间一定的性质。在m＞1的情况下，式(1)表示故障率随着时间而变大的性质。以下针对威布尔系数m的计算方法进行说明。 [0043] 具有上述故障λ(t)的产品的可靠性(没有故障的概率)R(t)由下述式(2)表示。 [0044] R(t)＝exp[-(t/α)m] (2) [0045] 于是，不可靠性(累计故障率)F(t)由下述式(3)表示。 [0046] F(t)＝1-R(t)＝1-exp[-(t/α)m] (3) [0047] 在此，如果将式(3)变形则如式(4)。 [0048] ln{ln[1/(1-F(t))]}＝mlnt-mlnα (4) [0049] 在此，如果设定y＝ln{ln[1/(1-F(t))]}，x＝lnt，则成为如下述式(5)。 [0050] y＝mx-mlnα (5) [0051] 即，相对于x＝lnt对y＝ln{ln[1/(1-F(t))]}作图则成为直线，能够从其倾斜度计算出威布尔系数m。将该方法称为威布尔图(Weibull plot)。 [0052] 在本实施方式中，测定多个层叠陶瓷电容器1的高温负荷寿命(上述式中的t)，通过将测定结果制作成威布尔图从而就能够求得威布尔系数m。威布尔图的制作方法并没有特别的限制。除了将试验结果绘制于威布尔概率纸(Weibull probability paper)并计算出m的方法之外，近年来也广泛使用在输入了试验结果之后自动进行威布尔图绘制并计算出威布尔系数的计算机程序。威布尔图的示意图例示于图3中。 [0053] 在m＞1的情况下，威布尔系数m越大不可靠率(累计故障率)F(t)就越会在某个时间t附近急剧上升。即，威布尔系数m越大，则到达各个产品发生故障的时间的偏差会变得越小。 [0054] 在图3中，在m＝3的情况下与m＝1.5的情况相比较，在某个时间t的附近F(t)急剧增加。即，在m较大的情况下，在某个时间t的附近多个产品会一起发生故障，且到达各个产品发生故障的时间偏差较小。另外，在威布尔图中直线越是往右移动，则到达各个产品发生故障的时间越会变长。 [0055] 如果适用于本实施方式的层叠陶瓷电容器1，则威布尔系数m越大高温负荷寿命的偏差就变得越小。另外，图3的直线越往右移动则平均高温负荷寿命变得越长。 [0056] 对于在本实施方式的层叠陶瓷电容器1的电介质层2中所包含的成分来说，针对钛酸钡以外的成分并没有特别的限制。作为钛酸钡以外的成分，例如既可以含有由钇、镁、铬、钒、钙和/或硅构成的成分也可以含有由其它元素构成的成分。另外，对于包含于电介质层2的成分的测定方法并没有特别的限制，例如能够由X线衍射装置来进行测定。 [0057] 相对于100摩尔份的钛酸钡优选含有以Y2O3进行换算为1.0～1.5摩尔份的钇，进一步优选为1.3～1.5摩尔份。通过将钇的含量控制在上述范围内，从而就会倾向于容易将晶界相20的平均厚度控制得较大并且容易将厚度偏差σ控制得较小。另外，在钇含量多的情况下，晶界相20的平均厚度会倾向于变小，并且厚度偏差σ倾向于变大。钇的含量越多静电容量温度特性就越会倾向于变得良好。另外，也可以取代钇而含有镝或者钬。优选相对于100摩尔份的钛酸钡含有以Dy2O3进行换算为1.0～1.5摩尔份的镝，进一步优选为1.3～1.5摩尔份。优选相对于100摩尔份的钛酸钡含有以Ho2O3进行换算为1.0～1.5摩尔份的钬，进一步优选为1.3～1.5摩尔份。即使是镝以及钬的情况，通过将含量控制在上述的范围内，从而也会有晶界相20的平均厚度变大并且厚度偏差σ变小的倾向。 [0058] 优选相对于100摩尔份的钛酸钡含有以MgO进行换算为1.8～2.5摩尔份的镁，进一步优选为1.8～2.2摩尔份。通过将镁含量控制在上述范围内，从而就会有容易控制增大晶界相20的平均厚度并且减小厚度偏差σ的倾向。另外，镁含量越多，晶界相20的平均厚度就越有变大的倾向，并且厚度偏差σ有变小的倾向。镁的含量越多就越会有高温负荷寿命变得良好的倾向。镁的含量越少就越会有相对介电常数变得良好的倾向。 [0059] 优选相对于100摩尔份的钛酸钡含有以Cr2O3进行换算为0.2～0.7摩尔份的铬，进一步优选为0.2～0.4摩尔份。通过将铬含量控制在上述范围内，从而就会有容易控制增大晶界相20的平均厚度并且减小厚度偏差σ的倾向。另外，铬含量越多晶界相20的平均厚度就越会倾向于变大，并且厚度偏差σ倾向于变小。铬的含量越多高温负荷寿命就越会倾向于变得良好。铬的含量越少相对介电常数以及静电容量温度特性就越会倾向于变得良好。另外，可以替代铬而使用锰。优选相对于100摩尔份的钛酸钡含有以MnO进行换算为0.2～0.7摩尔份的锰，进一步优选为0.2～0.4摩尔份。即使是锰的情况，通过将其含量控制在上述范围内，从而倾向于晶界相20的平均厚度变大并且厚度偏差σ变小。 [0060] 优选相对于100摩尔份的钛酸钡含有以V2O5进行换算为0.05～0.2摩尔份的钒，进一步优选为0.05～0.10摩尔份。通过将钒的含量控制在上述范围内，从而就会倾向于容易控制增大晶界相20的平均厚度并减小厚度偏差σ。另外，钒含量越多就越会有晶界相20的平均厚度变大的倾向，并且有厚度偏差σ变大的倾向。钒的含量越多就越会有高温负荷寿命以及静电容量温度特性变得良好的倾向。钒的含量越少就越有相对介电常数变得良好的倾向。 [0061] 优选相对于100摩尔份的钛酸钡含有以CaO进行换算为0.5～2.0摩尔份的钙，进一步优选为0.5～1.5摩尔份。通过将钙的含量控制在上述范围内，从而就会倾向于容易控制增大晶界相20的平均厚度并减小厚度偏差σ。另外，钙含量越多就越会有晶界相20的平均厚度变大的倾向，并且有厚度偏差σ变大的倾向。钙的含量越多就越会有高温负荷寿命变得良好的倾向。钙的含量越少就越会有静电容量温度特性变得良好的倾向。 [0062] 优选相对于100摩尔份的钛酸钡含有以SiO2进行换算为1.65～3.0摩尔份的硅，进一步优选为1.7～2.5摩尔份。通过将硅的含量控制在上述范围内，从而就会倾向于容易控制增大晶界相20的平均厚度并减小厚度偏差σ。另外，硅含量越多就越会有晶界相20的平均厚度变大的倾向，并且有厚度偏差σ变大的倾向。硅的含量越多就越会有高温负荷寿命变得良好的倾向。硅的含量越少就越会有相对介电常数以及静电容量温度特性变得良好的倾向。 [0063] 进一步，对于陶瓷颗粒12、12’的粒径并没有特别的限制，但是优选使得d50成为0.47μm以下。在将d50减小到0.47μm以下的情况下，会有容易控制增大晶界相20的平均厚度并且减小厚度偏差σ的倾向。另外，d50越大就越会有晶界相20的平均厚度变小的倾向，并且有厚度偏差σ变大的倾向。优选使得d50的下限成为0.26μm以上。另外，陶瓷颗粒12、12’的粒径越大越会有相对介电常数提高的倾向，陶瓷颗粒12、12’的粒径越小就越会有静电容量温度特性提高的倾向。陶瓷颗粒12、12’的粒径是通过用FE-SEM观察贴片侧面经镜面研磨后得到的试样，并得到放大30000倍后的图像，从而通过由该图像获得的颗粒的当量直径来测定的。另外，d50是指累计值为50％的粒度的直径。 [0064] 进一步，在本实施方式中，优选将以R2O3进行换算的稀土类的含量与以SiO2进行换算的硅的含量的摩尔比(R2O3/SiO2)控制在0.40以上且0.79以下，进一步优选为0.40以上且0.60以下。通过将R2O3/SiO2控制在0.40以上且0.79以下，从而就会有晶界相20的平均厚度变大且厚度偏差σ变小的倾向。进一步，会有高温负荷寿命、高温负荷寿命的偏差以及静电容量温度特性提高的倾向。另外，在R2O3/SiO2较大的情况下，晶界相20的平均厚度容易变小，在R2O3/SiO2为较小的情况下，厚度偏差σ容易变大。 [0065] 电介质层2的厚度并没有特别的限定，但是优选每一层的厚度为2～10μm。 [0066] 电介质层2的层叠数并没有特别的限定，但是优选为300～400层左右。层叠数的上限并没有特别的限定，例如可以是2000层左右。 [0067] 内部电极层3 [0068] 内部电极层3中所含的导电材料并没有特别的限定，但是由于电介质层2的构成材料具有耐还原性，所以能够使用比较廉价的贱金属。作为用作导电材料的贱金属，优选为Ni或者Ni合金。作为Ni合金优选选自Mn、Cr、Co以及Al中的1种以上的元素与Ni的合金，合金中的Ni含量优选为95重量％以上。还有，在Ni或者Ni合金中也可以含有0.1重量％左右以下的P等各种微量成分。内部电极层3的厚度可以根据用途等适当决定，不过优选为1～1.2μm的程度。 [0069] 外部电极4 [0070] 外部电极4中所含的导电材料并没有特别的限定，在本发明中可以使用廉价的Ni、Cu、或者这些金属的合金。外部电极4的厚度可以根据用途等适当决定，通常优选为10～50μm左右。 [0071] 层叠陶瓷电容器1的制造方法 [0072] 本实施方式的层叠陶瓷电容器1与现有的层叠陶瓷电容器同样可以通过下述方法来进行制作，即，通过使用了浆料的通常的印刷法或薄片法制作生坯芯片，将其烧成之后，通过印刷或者转印外部电极而烧成。以下针对制造方法作具体说明。 [0073] 首先，准备包含于电介质层用浆料的电介质原料(混合原料粉末)，对该原料实行涂料化并调制出电介质层用浆料。 [0074] 作为电介质原料，首先准备钛酸钡的原料和稀土化合物的原料。作为这些的原料，可以使用上述的成分的氧化物或它们的混合物、复合氧化物，除此之外还能够适当选择、混合使用通过烧成而成为上述氧化物或复合氧化物的各种化合物，例如碳酸盐、草酸盐、硝酸盐、氢氧化物、有机金属化合物等。 [0075] 钛酸钡的原料可以使用除所谓的固相法之外还可由各种液相法(例如草酸盐法、水热合成法、醇盐法、溶胶-凝胶法等)制造出的原料等通过各种方法制造的原料。 [0076] 另外，钛酸钡的原料粉末的BET比表面积值优选为2.0～5.0m2/g，进一步优选为2.5～3.5m2/g。通过将BET比表面积值控制在上述的范围内从而容易适宜地控制晶界相20的平均厚度以及厚度偏差σ。另外，BET比表面积值越大就越会有晶界相20的平均厚度变大的倾向，并且有厚度偏差σ变小的倾向。 [0077] 另外，也可以至少将稀土化合物的原料粉末包覆于钛酸钡的原料粉末的表面。包覆的方法并没有特别的限制，可以使用公知的方法。例如，可以通过将稀土化合物的原料粉末溶液化并进行热处理来包覆。另外，也可以将其它成分的原料粉末包覆于钛酸钡的原料粉末的表面。 [0078] 电介质原料中的各化合物的含量可以适当决定以使得烧成之后成为上述的晶界相20的平均厚度以及厚度偏差σ。另外，通常在烧成的前后电介质陶瓷组合物的组成不发生变化。 [0079] 另外，在上述电介质原料中也可以在钛酸钡粉末之外添加钡化合物粉末(例如氧化钡粉末或者通过烧成会成为氧化钡的粉末)。对于钡化合物粉末的添加量并没有特别的限制，也可以不添加钡化合物粉末。在添加钡化合物粉末的情况下的添加量为，例如相对于100摩尔份的钛酸钡以BaO进行换算可以控制在0.20～1.50摩尔份。通过添加钡化合物从而相对介电常数就会倾向于变得良好。钡化合物的添加量越大就越会有晶界相20的平均厚度变小的倾向，并且会有厚度偏差σ变小的倾向。另外，钡化合物的添加量越大就越会有静电容量温度特性变得良好的倾向。 [0080] 在本实施方式中，在作为钡化合物、钙化合物、硅化合物的原料粉末而使用各元素的氧化物的情况下，既可以分别以BaO粉末、CaO粉末、SiO2粉末的形式进行准备，又可以以作为复合氧化物的(Ba,Ca)SiO3粉末(BCG粉末)的形式进行准备。另外，(Ba,Ca)SiO3的组成即Ba、Ca、Si的含量之比没有特别的限制。 [0081] 在此，对于电介质原料的d50来说并没有特别的限制，但是优选为0.45μm以下。通过将电介质原料的d50控制在0.45μm以下从而就会容易将烧成后的陶瓷颗粒的d50控制在0.47μm以下。另外，电介质原料的d50越大就越会有相对介电常数变得良好的倾向。电介质原料的d50越小就越会有高温负荷寿命以及静电容量温度特性变得良好的倾向。 [0082] 电介质层用浆料既可以是混炼了电介质原料和有机载体的有机类的涂料也可以是水性的涂料。 [0083] 所谓有机载体是将胶粘剂溶解于有机溶剂中得到的混合物。用于有机载体的胶粘剂并没有特别的限定，可以从乙基纤维素、聚乙烯醇缩丁醛等通常的各种胶粘剂中适当选择。所使用的有机溶剂也没有特别的限定，可以根据印刷法或薄片法等所利用的方法从松油醇、丁基卡必醇、丙酮、甲苯等各种有机溶剂适当选择。 [0084] 另外，在将电介质层用浆料做成水性涂料的情况下，可以混炼使水溶性的胶粘剂或分散剂等溶解于水的水溶性载体和电介质原料。用于水性载体的水溶性胶粘剂没有特别的限定，例如可以使用聚乙烯醇、纤维素、水溶性丙烯酸树脂等。 [0085] 内部电极层用浆料是通过混炼由上述各种导电性金属或合金构成的导电材料、或者在烧成后成为上述导电材料的各种氧化物、有机金属化合物、树脂酸盐(resinate)等和上述有机载体来调制的。另外，在内部电极层用浆料中也可以含有共同材料(common material)，作为共同材料并没有特别的限制，但是优选具有与主成分相同的组成。 [0086] 外部电极用浆料可以与上述内部电极层用浆料同样进行调制。 [0087] 对于上述各浆料中的有机载体的含量来说没有特别的限制，通常的含量例如可以为胶粘剂为1～5重量％左右且溶剂为10～50重量％左右。另外，在各个浆料中，也可以根据需要含有选自各种分散剂、增塑剂、电介质、绝缘体等的添加物。这些物质的总含量优选为10重量％以下。 [0088] 在使用印刷法的情况下，将电介质层用浆料以及内部电极层用浆料印刷并层叠于PET等基板上，在切割成规定形状之后从基板上剥离从而制得生坯芯片。 [0089] 另外，在使用薄片法的情况下，使用电介质层用浆料形成生坯薄片，在其上印刷内部电极层用浆料并形成内部电极图案之后，层叠这些薄片从而制得生坯芯片。 [0090] 在烧成之前对生坯芯片实施脱胶粘剂处理。作为脱胶粘剂条件优选升温速度为5～300℃/小时，优选保持温度为180～400℃，优选温度保持时间为0.5～24小时。另外，脱胶粘剂气氛为空气或者还原性气氛。此外，脱胶粘剂时的保持温度越高，保持时间越长，晶界相20的平均厚度倾向于变得越大，并且厚度偏差σ倾向于变得越小。 [0091] 在生坯芯片的烧成中，优选升温速度为200～600℃/小时，进一步优选为200～500℃/小时。通过调整到如此升温速度从而变得容易适当控制晶界相20的平均厚度以及厚度偏差σ。另外，升温速度越大晶界相20的平均厚度就越倾向于变小，并且厚度偏差σ会倾向于变小。 [0092] 烧成时的保持温度优选为1200～1350℃，进一步优选为1220～1300℃，其保持时间优选为0.5～8小时，进一步优选为2～3小时。通过将保持温度控制在1200℃以上，从而电介质陶瓷组合物十分容易致密化。通过将保持温度控制在1350℃以下，从而容易防止由于内部电极层的异常烧结引起的电极中断、由于内部电极层构成材料的扩散引起的容量温度特性的恶化、电介质陶瓷组合物的还原等。另外，保持温度越高并且保持时间越长，晶界相20的平均厚度就越倾向于变大，并且厚度偏差σ越倾向于变大。 [0093] 烧成气氛优选做成还原性气氛，作为气氛气体例如可以加湿使用N2和H2的混合气体。 [0094] 另外，烧成时的氧分压可以根据内部电极层用浆料中的导电材料种类适当决定，但是在作为导电材料使用Ni或Ni合金等贱金属的情况下，烧成气氛中的氧分压优选为10-14～10-10MPa。通过将氧分压控制在10-14MPa以上，从而容易防止内部电极层的导电材料发生异常烧结，并且容易防止内部电极层发生中断。另外，通过将氧分压控制在10-10MPa以下，从而容易防止内部电极层的氧化。降温速度优选为50～500℃/小时。另外，氧分压越高，晶界相20的平均厚度就越倾向于变小，并且厚度偏差σ越倾向于变小。 [0095] 优选在还原性气氛中进行烧成之后，对电容器部件主体实施退火处理。退火处理是用于将电介质层再氧化的处理，由于这样就能够显著增长IR寿命(高温负荷寿命)，因此可靠性提高。 [0096] 退火气氛中的氧分压优选为10-9～10-5MPa。通过将氧分压控制在10-9MPa以上，从-5而容易有效地进行电介质层的再氧化。另外，通过将氧分压控制在10 MPa以下，从而容易防止内部电极层的氧化。另外，氧分压越高，晶界相20的平均厚度就越倾向于变小，并且厚度偏差σ越倾向于变小。 [0097] 退火时的保持温度优选为950～1150℃。通过将保持温度控制在950℃以上，从而容易使电介质层充分氧化，并且容易提高IR(绝缘电阻)以及IR寿命。另一方面，通过将保持温度控制在1150℃以下，从而容易防止内部电极层的氧化以及内部电极层与电介质基底的反应。其结果容易提高静电容量、静电容量温度特性、IR以及IR寿命。另外，退火也可以仅由升温过程以及降温过程构成。即，也可以将温度保持时间设定为零。在此情况下，保持温度与最高温度相同。 [0098] 作为除此之外的退火条件，优选温度保持时间为0～20小时，进一步优选为2～4小时；优选降温速度为50～500℃/小时，进一步优选为100～300℃/小时。另外，作为退火的气氛气体例如优选使用加湿了的N2气等。另外，退火温度高，退火时间越长，晶界相20的平均厚度就越倾向于变大，并且厚度偏差σ越倾向于变大。 [0099] 在上述脱胶粘剂处理、烧成以及退火中，对于加湿N2气或混合气体等来说，例如可以使用加湿机等。在此情况下，水温优选为5～75℃左右。 [0100] 脱胶粘剂处理、烧成以及退火既可以连续进行又可以单独进行。 [0102] 这样制造出的本实施方式的层叠陶瓷电容器可以通过焊接等安装于印刷线路板上等，并用于各种电子设备等。 [0103] 以上针对本发明的实施方式进行了说明，但是本发明完全不限定于上述实施方式，可以在不脱离本发明宗旨的范围内进行各种改变。 [0104] 另外，在上述实施方式中作为本发明所涉及的陶瓷电子部件而例示了层叠陶瓷电容器，但是本发明所涉及的陶瓷电子部件并不限定于层叠陶瓷电容器，只要是具有电介质层和电极层的陶瓷电子部件即可。例如，可以列举单层陶瓷电容器、压电致动器(piezoelectric actuator)、铁电存储器等。 [0105] 实施例 [0106] 以下根据详细的实施例进一步说明本发明，但是本发明并不限定于这些实施例。 [0107] 实施例1 [0108] 首先，准备钛酸钡粉末。作为钛酸钡粉末，使用了以组成式BanTiO2+n表示，n为0.995≤n≤1.010且Ba与Ti的摩尔比为0.995≤Ba/Ti≤1.010的钛酸钡粉末。以下将钛酸钡的组成式简记为BaTiO3。进一步分别准备作为钇的原料的Y2O3粉末、作为镝的原料的Dy2O3粉末、作为钬的原料的Ho2O3粉末、作为镁的原料的MgCO3粉末、作为铬的原料的Cr2O3粉末、作为锰的原料的MnO粉末、作为钒的原料的V2O5粉末、作为钡的原料的BaO粉末、作为钙的原料的CaO粉末、作为硅的原料的SiO2粉末。 [0110] 接下来，用球磨机混合所获得的混合原料粉末：100重量份、聚乙烯醇缩丁醛树脂：10重量份、作为增塑剂的邻苯二甲酸二辛酯(DOP)：5重量份、作为溶剂的乙醇：100重量份并进行浆料化，从而获得电介质层用浆料。 [0111] 另外，在上述之外，用三辊磨来混炼Ni颗粒：44.6重量份、松油醇：52重量份、乙基纤维素：3重量份、苯并三唑：0.4重量份，实行浆料化从而制作出内部电极层用浆料。 [0112] 然后，使用在上述过程中制作好的电介质层用浆料，在PET薄膜上形成生坯芯片至干燥后的厚度成为4.5μm。接着，在其上使用内部电极层用浆料以规定图案印刷电极层，之后从PET薄膜剥离薄片从而制作了具有电极层的生坯芯片。接下来，层叠多片具有电极层的生坯芯片，通过加压粘结从而做成生坯层叠体，通过将该生坯层叠体切割成规定尺寸从而获得生坯芯片。 [0113] 接下来，以下述条件对所获得的生坯芯片实行脱胶粘剂处理、烧成处理以及退火处理，从而获得层叠陶瓷烧成体。 [0114] 脱胶粘剂处理条件为：升温速度：25℃/小时；保持温度：260℃；温度保持时间：8小时；气氛：空气。 [0115] 烧成条件为：升温速度：200℃/小时；保持温度：1200～1350℃；保持时间：1小时。降温速度为200℃/小时。另外，气氛气体为加湿了的N2+H2混合气体，氧分压为10-12MPa。 [0116] 退火条件为：升温速度：200℃/小时；保持温度：1000℃；温度保持时间：2小时；降温速度：200℃/小时；气氛：加湿了的N2气(氧分压为10-7MPa)。 [0117] 另外，在烧成以及退火时的气氛气体的加湿中使用了加湿机。 [0118] 接下来，在用喷砂来研磨所获得的层叠陶瓷烧成体的端面之后，涂布作为外部电极的Cu并获得图1所示的层叠陶瓷电容器的试样。所获得的电容器试样的尺寸为3.2mm×1.6mm×0.6mm，电介质层的厚度为3.6μm，内部电极层的厚度为1.0μm，由内部电极层夹着的电介质层数为4。 [0119] 分别通过下述方法来对所获得的电容器试样进行烧成后的电介质颗粒的d50、晶界相的平均厚度、晶界相的厚度偏差σ、高温负荷寿命HALT-η以及高温负荷寿命的偏差HALT-m的测定。 [0120] 烧成后的电介质颗粒的d50 [0121] 烧成后的电介质颗粒的d50是根据用FE-SEM来观察对芯片侧面进行了镜面研磨的试样并获得扩大了30000倍的图像，从该图像获得的颗粒的当量直径测定的。另外，样品颗粒数为500～2000个。 [0122] 晶界相的平均厚度、厚度偏差σ [0123] 针对电容器试样的电介质层的截面进行STEM观察。将视野的尺寸设为15×15nm，并拍摄STEM图像以使视野内含有1个能够测定厚度的晶界相，STEM图像是对每一个试样分别在不同的观察地方观察10个视野。通过用目视对各个STEM图像测定晶界相的厚度并将其平均，从而计算出晶界相的平均厚度。另外，根据各个STEM图像上的晶界相的厚度计算出标准偏差σ，将该标准偏差σ作为晶界相的厚度偏差σ。 [0124] 高温负荷寿命HALT-η [0125] 在本实施例中，对电容器试样以200℃在25V/μm的电场下保持于直流电压的施加状态，将从施加开始到绝缘电阻下降一个数量级的时间定义为高温负荷寿命。另外，在本实施例中，对10个电容器试样实行了上述评价，并将其平均值作为高温负荷寿命HALT-η。评价基准是将10小时以上作为良好。将结果示于表1中。 [0126] 高温负荷寿命的偏差HALT-m [0127] 将对上述10个电容器试样测定了其高温负荷寿命的结果绘制成威布尔图并根据威布尔分析软件求得m值。在本实施例中，将该m值作为高温负荷寿命的偏差HALT-m。将HALT-m为3.0以上的情况评价为良好。将结果示于表1中。 [0128] [0129] 进一步对于表1的试样号1、5、9计算出通过改变各个试验条件从而使晶界相的平均厚度以及厚度偏差变化的试样的HALT-η以及HALT-m。将结果示于表2中。 [0130] [0131] 从表1以及表2可知，晶界相的平均厚度为1.0nm以上且晶界相的厚度偏差σ为0.1nm以下的试样号1a、2～8(除了5a、5b)、9a无论所含有的元素的种类以及含量，其HALT-η都成为10小时以上且HALT-m成为3.0以上。即，成为高温负荷寿命高并且高温负荷寿命的偏差小的试样。 [0132] 相对于此，晶界相的厚度偏差σ过大的试样号1、5a其HALT-m变小。即，高温负荷寿命的偏差变大。另外，晶界相的平均厚度过小的试样号5b、9其HALT-η变小，并且高温负荷寿命显著降低。 [0133] 另外，试样号1a是从试样号1(烧成温度1240℃)将烧成温度变更到1220℃而制作的试样。试样号5a是从试样号5(烧成温度1260℃)将烧成温度变更到1300℃而制作的试样。试样号5b是从试样号5(烧成温度1260℃)将烧成温度变更到1220℃而制作的试样。试样号 9a是从试样号9(烧成温度1280℃)将烧成温度变更到1340℃而制作的试样。 [0134] 实施例2 [0135] 对于除了变化了各成分的含量这一点之外其余均以与实施例1相同的方法制作的电容器试样测定了各种特性。将结果示于表3中。另外，关于表3的试样号13，在0.25～0.45nm的范围内改变材料粒径d50从而制作出电容器试样并且测定了各种特性。将结果示于表4中。表3以及表4中所记载的试样其所有晶界相的平均厚度为1.0nm以上，其厚度偏差σ为0.1nm以下。进一步，HALT-m为3.0以上。以下针对相对介电常数εs以及静电容量温度特性TC的测定方法进行说明。 [0136] 相对介电常数εs [0137] 针对电容器试样，使用LCR计在温度为20℃以及频率为1kHz的条件下测定相对介电常数εs。将结果示于表1中。另外，在本实施例中将εs≥1900评价为良好。 [0138] 静电容量温度特性TC [0139] 针对电容器试样，使用恒温槽和LCR计，在温度25℃以及125℃下测定静电容量。然后，求得在将以温度25℃下的静电容量作为基准的情况下的温度125℃下的静电容量的变化比例，并设定为静电容量温度特性TC＠125℃。将结果示于表1中。另外，在本实施例中，将-15.0％≤TC＠125℃≤15.0％的情况评价为良好。另外，确认了-15.0％≤TC＠125℃≤15.0％的电容器试样全部满足X7R特性。 [0140] 评价 [0141] 首先，高温负荷寿命HALT-η小于10小时的试样没有解决本发明的技术问题。在此情况下，不论相对介电常数以及静电容量温度特性的结果都评价为×。接着，在高温负荷寿命为10小时以上的情况下，将相对介电常数以及静电容量温度特性两者都良好的情况评价为◎，将相对介电常数以及静电容量温度特性中的任一者都良好的情况评价为○，将相对介电常数以及静电容量温度特性都不好的情况评价为△(但是在实施例2中没有被评价为△和×的试样)。还有，评价高低顺序为◎、○、△、×。 [0142] [0143] [表4] [0144] [0145] 从表3以及表4可知，通过控制电介质组合物的组成以及电介质颗粒的粒径从而在高温负荷寿命之外还能够良好地控制相对介电常数以及静电容量温度特性。 |
||||||
QQ群二维码
意见反馈
意见反馈