历史上，使用多达几百个分立组件并消耗差不多2至3瓦的功 率，完全在模拟域实现用于视频频带应用的调谐解调器(“盒状调 谐器(tuner can)”)。然而，尽管它们成本低且性能好，但盒状调谐 器通常只限于单通道选择，因此其通常在要求同时接收多于一个视 频通道的应用中重复，因此增加了所需组件的数量，从而由于将被 同时接收多个通道而浪费电能和空间。
附图说明
参照附图，通过但不限于实例示出了本发明，其中，相同的参 考标号表示相同的元件，并且其中:
图1示出了根据一个实施例的基于FFT的多通道视频接收机的 结构；
图2示出可在图1的多通道视频接收机中使用的基带处理电路 的实施例；以及
图3A和图3B示出可包括在图1或图2的基带处理电路中的 示例性解码器。

在下列描述和附图中，使用特定的术语和附图标号，以提供对 本发明的透彻理解。在一些实例中，术语和标号可表示无需在本发 明中实践的特定细节。例如，可将在电路元件或电路块之间的中间 连接表示或描述为多导体或单导体信号线。可选地，多导体信号线 中的每一条可为单导体信号线，以及可选地，单导体信号线中的每 一条可为多导体信号线。示出和描述为单终端的信号和信号路径也 可以是有区别的，反之亦然。当信号驱动电路确定(或不确定，如 果由上下文明确表示或指出)在连接在信号驱动电路和信号接收电 路之间的信号线上的信号时，信号驱动电路被描述为将信号“输出” 到信号接收电路。文中使用的术语“连接”表示直接连接以及通过 一个或多个中间电路或结构连接。文中使用的术语“示例性”表示 实例，不是优选的或必需的。
文中以各个实施例公开了可在单个集成电路(即，单芯片)中 实现并采用数字信号处理技术以同时解调多个视频通道的视频接 收结构。例如，在一个多通道接收机的实施例中，集成的调谐器和 解调器采用数字信号处理，其具体目标在于在保持整体调谐性能的 同时降低对模拟域的性能要求，从而提供了N并行盒状调谐器的等 效性能，其中，死区和功耗仅随着N成比例地减弱。
图1示出多通道视频接收机100的实施例，其包括信号输出端 101、高动态范围低噪声放大器103、模/数转换器(ADC)组105、 快速傅立叶变换(FFT)引擎107、内插频率校正电路109(IFC)、 傅立叶逆变换组111、基带处理组113、合成器115、压控振荡器 (117)、相位控制电路119、以及导频(pilot)提取电路121，它们 中的任意一个或全部均可集成到在文中称为主(host)IC的单个集 成电路(IC)装置上。主IC可为单IC管芯或包括两个或多个管芯 的IC封装件(例如，多芯片模块)。此外，主IC自身也可以是任 意数量主系统的组件，该主系统包括但不限于电视机、视频记录器、 移动电话、个人计算机、个人数字助理(PDA)、视频播放器、置 顶盒、或期望多通道视频接收的任何其他装置。主系统可包括各种 类型的用户接口，用于接收用户提供的通道选择和配置信息等；显 示器，用于显示由视频接收机100恢复的一个或多个视频信号；记 录介质，用于记录一个或多个视频信号；以及可选地，音频变换器， 用于生成由视频接收机100恢复的一个或多个音频信号的声频输 出。
通过低噪放大器103放大经由信号输入端101(例如，用于容 纳电缆或其他导电或导光介质的天线或插座)接收的信号，以提供 可在后续电路块中被数字化和处理的输入视频信号。在一个实施例 中，尽管在可选实施例中任意频带实际上均可以包括在放大器的范 围(例如，50MHz至1GHz的电缆频谱或者任何其他频谱)内，但 还将低噪放大器103设计成放大落在视频频带(例如，50MHz至 850MHz)内的信号。在放大器103的输出处，在放大的信号中添 加导频音(其可以相对于放大的频带在频带外或者是可能在频带 内)。放大的接收信号(即，放大器103的输出)连同带有导频一 起通过ADC组105转换成数字域。在示出的实施例中，ADC组105 包括一组K个M位分辨率的ADC(ADC1至ADCk)，其通过一组 错时(time-staggered)的采样时钟信号120(即，多相位时钟信号) 触发，以提供K乘以采样时钟频率的有效采样率。例如，在特定实 施例中，ADC组105包括8个10位ADC，其中每一个均由各个错 时的250MHz的采样时钟信号触发，以提供2GHz的有效采样率。 可使用后台校准(例如，正弦导频音或伪噪声序列)，以确保ADC 组105内子ADC之间的匹配以及校正它们之间的相对错时(时间 调整)。
将ADC组105的输出提供给FFT引擎107，其执行例如重叠 (overlap)/添加(add)型FFT运算，以生成接收到的信号和导频 音的等效频域表示。例如，假设接收到的信号包括在期望的频带的 上限和下限之间的全部视频通道(例如，在50MHz与850MHz之 间的所有6MHz视频通道)，则在FFT的每个“格元(bin)”中的 信息(即，在每个频谱偏移中出现的信息关系信号)可看成每个视 频通道自身的数据表示。此外，因为以频率(即，通过FFT的正交 特性)划分FFT和视频通道自身，所以相对于每个独立视频通道的 ADC组105的有效动态范围通常远远大于ADC输出的M位分辨 率。例如，继续使用250MHz的采样时钟，在上述8个ADC的实 例中，以2GHz有效采样在感兴趣视频频带内的每个视频通道，在 标准的6MHz视频通道的情况下产生极大的过采样比。通过实现过 采样增益来对FFT取平均值，从而增加了每个独立通道的信噪比 (SNR)。
在一个实施例中，相对于ADC组105的导频音校准，将具有 期望视频频带外频率的单一正弦导频118添加到放大的接收信号 (即，ADC组的输入)中。因为导频音118具有恒定的频率和振幅， 所以FFT引擎107将生成导频音频率的恒定输出。即，在导频音“格 元”中的数据将基本保持不随时间改变。因此，在导频提取电路121 中检测到的导频音“格元”的任意调制或误差均表示，由于在组成 ADC组105的各个ADC之间的相对定时中的相位噪声或误差所造 成的采样操作自身的不完整性。因此，通过测量由FFT引擎107生 成的FFT中的导频，导频提取电路121可调节VCO的频率和/或 ADC组105中ADC的定相，以实现改善的性能，从而减少采样时 钟信号120中的相位噪声以及补偿在子ADC自身中的运行变化(例 如，由于工艺、温度、电压等)。
还将在频域中执行最终的频率调节。例如，通过在内插频率校 正电路109中执行频域内插，可调节有效的解调载波频率，使其符 合解调视频传输所需的公差(例如，在NTSC标准视频传输中的 50KHz)。此外，在图1的实施例中，可在频域中执行整个载波-基 带操作，使得传统上在时域系统中模拟混频器级中执行的解调操作 可替代地在(数字)频域中使用直接数字转换操作来执行。
在电路109的频率校正和通道选择之后，可通过例如在IDFT 组111的子IDFT电路中执行逆FFT(IDFT)操作，来将期望通道 信号组的视频信号转回到时域中。在基带处理组113的各个基带处 理电路内，可进一步在时域中处理现在处于基带的期望视频信号， 以提取视频信息。参照图2中所示基带处理电路的实施例(其可被 用于实现图1的组113中的任意基带处理电路)，例如可在直接数 字合成器/混频器151(DDS)中校正任何残留频率误差，在低通滤 波器153中过滤校正的信号，以去除由混频操作所引入的高频成分。 如果存在分离的音频副载波，则可随后将生成的基带信号提供给副 载波分离电路155，以恢复视频输出和音频输出。更具体地，可在 副载波电路155中应用适当的视频解码器，来对视频信息进行解码。 例如，可应用NTSC(国家电视标准委员会)解码器来解码标准的 北美电视信号，应用如图3A中所示的ATSC(高级电视标准委员 会)8-VSB解码器来解码北美高清晰度电视(HDTV)信号，或者 应用如图3B中所示的DVB-T/H(数字视频宽广播，地面/手持) COFDM解码器来解码欧洲数字电视广播。还可应用其他视频解码 器来解码符合其他传统视频标准(例如，PAL(逐行倒相制式)或 SECAM(顺序彩色存储制)以及各种其他高清晰度视频标准)传 输的视频信息。
最终的视频输出是可流入视频显示器和/或MPEG(运动图像专 家组)解码器的数字流。数字流可符合许多行业标准(例如， CCIR/ITU 601/656或SPI)。
应当注意，编程的处理器可用于实现上述数字处理功能的功能 或其任意子集，其中，数字处理功能包括但不限于FFT引擎、内插 频率校正电路、IDFT电路、DDS频率校正电路、通道选择滤波器、 副载波分离电路、以及其中解码的任意MPEG的功能。可在具有视 频接收机的集成电路上形成处理器，或者可在相同或不同的集成电 路封装件中的单独集成电路管芯上形成处理器。实际上，处理器可 以是任意类型的处理器，包括但不限于通用处理器或特殊用途的处 理器(例如，微控制器(其可包括集成ADC组)、数字信号处理器 (DSP)等)，并且该处理器可包括内部程序存储器，用于存储由处 理器执行以实现上述功能的程序代码。可选地，可提供单独的芯片 上或芯片外的程序存储器(例如，易失性或非易失性存储器，未示 出的或任意其他处理器或包括但不限于半导体存储器以及磁和/或 光介质的计算机可读介质)，并且其通过例如专用或公用总线连接 至处理器。存储在程序存储器中的程序代码可包括当由处理器执行 时使处理器实现上述功能的指令和/或数据。
还应该注意，根据电路的行为、寄存器传输、逻辑元件、晶体 管、布局集合结构、和/或其他特性方面，可使用计算机辅助设计工 具描述这里所公开的多种电路，并将该电路表示(或表现)为包含 在各种计算机可读介质中的数据和/或指令。文件和可在其中实现这 种电路表示的其他对象的格式包括但不限于支持行为语言(例如， C、Verilog、和HLDL)的格式、支持寄存器等级描述语言(例如， RTL)的格式、支持几何描述语言(例如，GDSII、GDSIII、GDSIV、 CIF、MEBES)的格式、以及任何其他适合的格式和语言。可包含 这种格式化的数据和/或指令的计算机可读介质包括但不限于各种 形式的非易失性存储介质(例如，光、磁、或半导体存储介质)以 及可用于通过无线、光学、或有线信号传输介质或任何其组合来传 输这种格式化的数据和/或指令的载波。通过载波传输这种格式化的 数据和/或指令的实例包括但不限于通过一个或多个数据传输协议 (例如，HTTP、FTP、SMTP等)在互联网和/或其他计算机网络上 传输(上传、下载、电邮等)。
当在计算机系统中通过一个或多个计算机可读介质接收时，可 以通过计算机系统中的处理实体(例如，一个或多个处理器)连同 执行一个或多个计算机程序(包括但不限于网络列表生成程序、位 置和路由程序等)一起处理上述电路的基于这种数据和/或指令的表 示，以生成这种电路物理表现的表达或图像。例如，通过启动生成 用于在装置制造工艺中形成电路各个部件的一个或多个掩模，可将 这种表达或图像其后用于装置制造。
尽管参照其特定实施例描述了本发明，但应当理解，在不背离 本发明的更宽泛的精神和范围内，可作出各种修改和变化。因此， 说明书和附图被认为是示例性的而不是限定性的。在确定与文中参 考相结合的任意文件的条款冲突，或者与文中相似或相关的条款不 符合的情况下，文中条款将至少用于控制解释所附权利要求。
相关申请的交叉参考
本申请要求于2004年4月30日提交的题目为“FFT-BASED MULTICHANNEL TUNER/DECODER ARCHITECTURE”的美国临 时申请第60/567,333号的优先权，其内容结合于此作为参考。