수신기, 전송기, 신호로부터 추가 데이터를 검색하기 위한 방법 및 신호 내의 데이터 및 추가 데이터를 송신하기 위한 방법

수신기, 전송기, 신호로부터 추가 데이터를 검색하기 위한 방법 및 신호 내의 데이터 및 추가 데이터를 송신하기 위한 방법{RECEIVER, SENDER, METHOD FOR RETRIEVING AN ADDITIONAL DATUM FROM A SIGNAL AND METHOD FOR TRANSMITTING A DATUM AND AN ADDITIONAL DATUM IN A SIGNAL}

실시예는 수신기, 전송기, 신호로부터 추가 데이터를 검색하기 위한 방법, 신호 내의 데이터 및 추가 데이터를 송신하기 위한 방법 및 대응하는 컴퓨터-, 프로세서- 및 프로그램가능 하드웨어 관련 구현에 대한 것이다.

많은 기술 분야에서, 데이터는 디지털 인코딩 스킴을 사용하여 하나의 엔티티로부터 다른 엔티티로 송신된다. 이러한 어플리케이션 중 일부에서 매우 복잡한 송신 스킴이 이용되며, 많은 분야에서 높은 쓰루풋(throughput)과 단순한 구현을 가능하게 하는, 더욱 단순하지만 강인한 프로토콜을 사용하여 디지털 송신을 가능하게 하려는 추세가 있다. 따라서, 왜곡에 대한 송신의 강인성과, 구현의 단순성 및 높은 쓰루풋 사이의 상충 관계를 향상시키려는 일반적인 요구가 있다.

예를 들어, 저비용의 구현을 사용하는 큰 부피의 아키텍쳐의 분야에서, 이러한 상충 관계에 대한 해결책을 찾는 것이 기술의 다른 분야에서보다 더욱 적절할 수 있다. 예를 들어, 동력화 또는 동력화되지 않은 차량에 대한 통신 시스템의 분야에서, 센서, 제어 유닛 및 다른 디바이스를 포함하는 상이한 컴포넌트는 종종 거친 동작 조건 하에서도 왜곡에 대해 강인한 데이터의 송신을 가능하게 하는 통신 아키텍쳐를 요구한다. 그럼에도 불구하고, 이러한 아키텍쳐는 상이한 엔티티가 데이터를 송신할 수 있기에 충분한 대역폭을 제공해야 한다. 심지어 단일 차량에서 사용되는 이러한 컴포넌트의 더 큰 부피로 인해, 단순하고 그에 따라 비용 효율적인 구현이 또한 중요할 수 있다. 센서, 제어 유닛 및 다른 디바이스가 서로 통신할 필요가 있거나 적어도 한 방향으로 데이터를 제공하는 예가 자동차 섹터로부터 비롯된다.

하지만, 또한 크지 않은 부피의 아키텍쳐 및 시스템도 포함하여 다른 분야의 기술에서도 필적할 만한 요구가 있다.

따라서, 신호 송신의 강인성, 구현의 단순성 및 통신 아키텍쳐에 대해 이용가능한 쓰루풋 사이의 상충 관계를 향상시키려는 요구가 있다.

이러한 요구는 독립 청구항에 따라 수신기, 전송기, 신호로부터 추가 데이터를 검색하기 위한 방법, 데이터 및 신호 내의 추가 데이터를 송신하기 위한 방법과 대응하는 컴퓨터-, 프로세서- 및 프로그램가능 하드웨어-관련 구현에 의해 충족된다.

실시예에 따른 수신기는, 신호의 제 1 방향으로의 제 1 전이, 제 1 전이 후의 제 2 방향으로의 제 2 전이 및 제 2 전이 후의 제 1 전이로의 제 3 전이를 수신하는 수신기 회로를 포함하며, 제 1 전이와 제 3 전이 사이의 제 1 시간 구간이 수신되는 데이터를 적어도 부분적으로 나타낸다. 수신기 회로는 제 1 전이와 제 2 전이 사이의 제 2 시간 구간을 결정하고, 제 1 전이와 제 2 전이 사이의 결정된 제 2 시간 구간에 적어도 기초하여 수신되는 추가 데이터를 결정하도록 구성된다.

실시예에 따른 수신기를 사용하여, 제 1 및 제 2 전이 사이의 시간 간격은 추가 데이터를 송신하는 데 추가적으로 사용될 수 있으며, 이는 데이터의 더 높은 쓰루풋으로 귀결될 수 있다. 또한, 전이 스킴의 강인성과 대응 구현의 단순화에 대한 영향을 제한하는 것이 가능할 수 있다.

선택적으로, 수신기 회로는 제 1 및 제 3 전이 사이의 제 1 시간 구간을 결정하고 결정된 제 1 시간 구간에 적어도 기초하여 데이터를 결정하도록 추가로 구성될 수 있다. 즉, 수신기는 신호로부터의 데이터를 결정 또는 검색할 수 있다.

선택적으로, 수신기 회로는 공통의 사전정의된 제 1 신호 레벨로부터 공통의 사전정의된 제 2 신호 레벨로의 전이로서 제 1 전이 및 제 3 전이를 결정하도록 구성될 수 있다. 이는 데이터의 더욱 더 강인한 송신을 허용할 수 있다.

선택적으로, 수신기 회로는 데이터를 송신하기 위해 사전정의되거나 사전결정된 사양 또는 프로토콜에 따라 제 1 레벨로의 전이에 대한 제 1 전이 후의 최소 시간 구간보다 더 짧게 - 제 1 및 제 2 전이 사이의 - 제 2 시간 구간을 결정하도록 구성될 수 있다. 예를 들어, 데이터 송신을 위한 프로토콜에 대한 하위 호환성을 위반할 수 있으며, 이는 추가로 데이터의 쓰루풋의 증가도 허용할 수 있다. 하지만, 이러한 레거시 구현의 강인성에 따라, 이러한 수신기가 제 2 전이의 수정을 단지 무시하는 것이 가능할 수 있다. 이는 하위 호환성을 허용할 수 있다.

추가적으로 또는 대안적으로, 이러한 수신기에서 수신기 회로는 제 1 신호 레벨 및 제 2 신호 레벨과는 상이한 중간 신호 레벨로의 제 2 전이에 기초하여 제 2 시간 구간을 결정하도록 구성될 수 있다. 이것은 제 1 및 제 2 신호 레벨과 상이한 중간 신호 레벨을 사용하여 하위 호환성을 추가로 향상시킬 수 있다. 추가적으로 또는 대안적으로, 이는 추가 데이터에 대한 대역폭을 증가시키는 것을 허용할 수 있다. 이러한 구현에서, 제 2 전이는 제 1 및 제 2 신호 레벨에서 종료하지 않는 전이일 수 있다. 중간 신호 레벨은 제 1 및 제 2 신호 레벨 사이에 배치된 신호 레벨일 수 있다.

추가적으로 또는 대안적으로, 수신기 회로는 제 2 전이의 진폭에 기초하여 제 1 및 제 2 전이 사이의 제 2 시간 구간을 결정하도록 구성될 수 있다. 수신기 회로는 제 2 전이의 적어도 2개의 상이한 진폭에 기초하여 추가 데이터를 결정하도록 추가로 구성될 수 있다. 따라서, 추가적으로 진폭 변조 스킴을 사용하여 데이터의 쓰루풋이 증가될 수 있게 제 2 전이가 상이한 진폭을 추가로 포함할 수 있게 하여 추가로 전이 스킴의 쓰루풋 또는 대역폭도 증가시키는 것이 가능할 수 있다.

자연히, 다른 실시예에서, 수신기 회로는 또한 동일 진폭을 항상 포함하는 제 2 전이에 기초하여 제 1 및 제 2 전이 사이의 제 2 시간 구간을 결정하도록 구성될 수 있다. 이는 수신기가 레거시 프로토콜에 더욱 호환될 수 있게 할 수 있다. 추가적으로 또는 대안적으로, 진폭이 이 경우에 정보의 단편을 포함하지 않으므로 이는 송신 프로토콜이 왜곡에 대해 더욱 강인하게 할 수 있다.

추가적으로 또는 대안적으로, 수신기 회로는 가변이고 데이터에 의존하는, 제 1 및 제 3 전이 사이의 제 1 시간 구간에 기초하여 데이터를 결정하도록 구성될 수 있다. 즉, 수신기에 의해 수신되는 데이터는, 반드시 일정하도록 요구되지 않으며 송신되는 데이터에 의존할 수 있다. 즉, 송신된 신호는 전통적인 PWM 신호(펄스폭 변조 신호)와 상이할 수 있다.

추가적으로 또는 대안적으로, 수신기 회로는 추가 데이터에 관한 제 1 및 제 2 전이 사이의 제 2 시간 구간의 양자화 단계의 크기 이하인, 제 1 및 제 3 전이 사이의 제 1 시간 구간의 양자화 단계의 크기에 기초하여 데이터를 결정하도록 구성될 수 있다. 공통의 제 1 방향으로의 전이인 제 1 및 제 3 전이로 인해, 전이에 대한 하드웨어-관련, 제조-관련 및/또는 동작-관련 영향을 제한하는 것이 가능할 수 있다. 이는 제 1 및 제 3 전이의 위치를 더욱 정확하게 결정하는 것을 허용할 수 있다.

실시예에 따른 전송기는 송신되는 데이터에 기초하여, 생성되는 신호의 제 1 방향으로의 제 1 전이와 제 1 방향으로의 제 3 전이 사이의 제 1 시간 구간을 결정하는 전송기 회로를 포함한다. 전송기 회로는, 추가 데이터가 디폴트값과 다른 경우에, 송신되는 추가 데이터에 기초하여, 신호의 제 2 방향으로의 제 2 전이와 제 1 전이 사이의 사전결정된 제 2 시간 구간을 수정하도록 추가로 구성된다. 전송기 회로는 제 1 및 제 2 시간 구간에 기초하여 제 1 방향으로의 제 1 전이, 제 1 전이 후의 제 2 방향으로의 제 2 전이 및 제 2 전이 후의 제 1 방향으로의 제 3 전이를 포함하는 신호를 생성하도록 추가로 구성된다.

실시예에 따른 전송기를 사용하는 것은 추가 데이터를 송신하기 위해 제 1 및 제 3 전이 사이의 시간 구간을 사용하여 대응 구현의 단순성과 더 높은 데이터의 쓰루풋, 송신 스킴의 강인성 사이의 상술한 상충 관계를 향상시키는 것을 허용할 수 있다. 여기에서, 사전결정된 제 2 시간 구간에 기초하여, 전송기의 전송기 회로는, 추가 데이터가 대응 수정을 나타내는 경우에 이러한 제 2 시간 구간을 수정할 수 있다.

선택적으로, 전송기 회로는 공통의 사전정의된 제 1 신호 레벨로부터 공통의 사전정의된 제 2 레벨로의 전이로서 제 1 및 제 3 전이를 포함하는 신호를 생성하도록 구성될 수 있다. 앞서 개요를 설명한 바와 같이, 이는 송신 스킴의 강인성을 추가로 증가시킬 수 있고/있거나 전송기의 구현을 단순화할 수 있다.

선택적으로, 전송기 회로는, 추가 데이터가 최소 시간보다 더 짧은 제 2 시간 구간을 나타내는 경우에, 데이터를 송신하기 위한 사전결정되거나 사전정의된 사양 또는 프로토콜에 따라 제 1 레벨로의 전이를 위한 제 1 전이 후의 최소 시간 구간보다 더 짧게 - 제 1 전이와 제 2 전이 사이의 - 제 2 시간 구간을 수정하도록 구성될 수 있다. 즉, 데이터 쓰루풋을 더욱 더 증가시키기 위해 데이터를 송신시키기 위한 사전정의된 프로토콜을 위반할 수 있는 방식으로 전송기를 구현하는 것이 가능할 수 있다. 하지만, 이는 더 작은 호환성의 전송기 구현으로 귀결될 수 있다. 하지만, 이러한 레거시 구현의 강인성에 따라, 이러한 수신기가 제 2 전이의 수정을 단지 무시하는 것이 가능할 수 있다. 이것은 하위 호환성을 허용할 수 있다.

추가적으로 또는 대안적으로, 이러한 전송기에서, 전송기 회로는 제 1 신호 레벨 및 제 2 신호 레벨과 상이한 중간 신호 레벨로의 제 2 전이를 포함하는 신호를 생성하도록 구성될 수 있다. 이는 제 1 및 제 2 신호 레벨과 상이한 중간 신호 레벨을 사용하여 하위 호환성을 추가로 향상시킬 수 있다. 추가적으로 또는 대안적으로, 이는 추가 데이터에 대한 대역폭을 증가시키는 것을 허용할 수 있다. 이러한 구현에서, 제 2 전이는 제 1 및 제 2 신호 레벨에서 종료하지 않는 전이일 수 있다. 중간 신호 레벨은 제 1 및 제 2 신호 레벨 사이에 배치된 신호 레벨일 수 있다.

추가적으로 또는 대안적으로, 전송기 회로는 제 2 전이에 대한 적어도 2개의 상이한 진폭으로부터의 추가 데이터에 기초하여 제 2 전이에 대한 진폭을 추가로 결정하도록 구성될 수 있다. 전송기 회로는 제 2 전이에 대해 결정된 진폭을 갖는 신호의 제 2 전이를 생성하도록 추가로 구성될 수 있다. 따라서, 추가 데이터를 전송 또는 송신하기 위한 진폭 변조 스킴을 이용함으로써 데이터의 쓰루풋을 더욱 더 증가시키는 것이 가능할 수 있다. 예를 들어, 2 ⁿ 의 상이한 진폭이 가능한 전송기 회로를 구현함으로써, 추가 데이터에 대한 n개의 추가 비트가 송신될 수 있다. 자연히, 또한 진폭값의 논(non)-2 ⁿ -복수의 상태 세트가 사용될 수 있다.

하지만, 다른 실시예에서, 전송기 회로는 동일 진폭을 항상 포함하는 제 2 전이를 생성하도록 구성될 수 있다. 개요를 설명한 바와 같이, 이는 송신 스킴의 호환성 및/또는 강인성을 향상시킬 수 있다.

추가적으로 또는 대안적으로, 전송기 회로는 데이터에 따른 가변 시간 구간으로서 데이터에 기초한 제 1 시간 구간을 결정하도록 구성될 수 있다. 즉, 전송기는 데이터로서 정보의 하나의 고정된 단편을 송신할 수 있을 뿐 아니라 제 1 및 제 3 전이 사이의 적절한 가변 제 1 시간 구간을 결정함으로써 몇개의 데이터 중 하나를 송신할 수 있다.

추가적으로 또는 대안적으로, 전송기 회로는 추가 데이터에 관한 제 1 및 제 2 전이 사이의 제 2 시간 구간의 양자화 단계의 크기 이하인 양자화 단계의 크기에 기초하여 데이터에 대한 제 1 및 제 3 전이 사이의 제 1 시간 구간을 결정하도록 구성될 수 있다. 공통의 제 1 방향으로의 전이인 제 1 및 제 3 전이로 인해, 전이에 대한 하드웨어-관련, 제조-관련 및/또는 동작-관련 영향을 제한하는 것이 가능할 수 있다. 이는 제 1 및 제 3 전이의 위치를 더욱 정확하게 결정하게 할 수 있다. 따라서, 실시예에 따른 전송기는 레거시 사양에 따라 데이터를 동시에 송신하고 추가 데이터를 결정할 수 있는 실시예에 따라 수신기에 추가 데이터를 송신하는 데 사용될 수 있다.

또한, 실시예는 또한 상술한 바와 같이 전송기 및 수신기를 포함하는 트랜시버를 포함할 수 있다. 이러한 경우에, 전송기 회로 및 수신기 회로는 데이터 및/또는 추가 데이터를 전송 및 수신하는 양쪽에 사용되는 공통의 컴포넌트를 공유할 수 있다.

또한, 실시예는 또한 신호로부터 추가 데이터를 검색하기 위한 방법을 포함하며, 본 방법은 신호의 제 1 방향으로의 제 1 전이, 제 1 전이 후의 제 2 방향으로의 제 2 전이 및 제 2 전이 후의 제 1 방향으로의 제 3 전이를 수신하는 단계를 포함하며, 제 1 및 제 3 전이 사이의 제 1 시간 구간은 수신되는 데이터를 적어도 부분적으로 나타낸다. 본 방법은 제 1 전이와 제 2 전이 사이의 제 2 시간 구간을 결정하는 단계와 결정된 제 2 시간 구간에 적어도 기초하여 수신되는 추가 데이터를 결정하는 단계를 더 포함한다.

또한, 실시예는 신호 내의 데이터 및 추가 데이터를 송신하기 위한 방법을 포함하며, 본 방법은 데이터에 기초하여 신호의 제 1 방향으로의 제 1 전이와 제 1 방향으로의 제 3 전이 사이의 제 1 시간 구간을 결정하는 단계를 포함한다. 본 방법은 추가 데이터에 기초하여, 제 2 데이터가 디폴트값과 상이한 경우에 신호의 제 2 방향으로의 제 1 전이와 제 2 전이 사이의 사전결정된 제 2 시간 구간을 수정하는 단계를 더 포함한다. 본 방법은 또한 제 1 및 제 2 시간 구간에 기초하여 제 1 방향으로의 제 1 전이, 제 1 전이 후의 제 2 방향으로의 제 2 전이 및 제 2 전이 후의 제 1 방향으로의 제 3 전이를 포함하는 신호를 생성하는 단계를 포함한다.

실시예는 또한 컴퓨터 프로그램이 컴퓨터, 프로세서 또는 다른 프로그램가능 하드웨어 상에서 실행되는 경우, 상술한 바와 같은 방법들 중 임의의 것을 수행하기 위한 프로그램 코드를 갖는 컴퓨터 프로그램을 포함한다.

따라서, 실시예는 또한 신호로부터 추가 데이터를 검색하기 위한 방법과 상술한 바와 같이 신호 내의 데이터 및 추가 데이터를 송신하기 위한 방법 양쪽을 포함할 수 있다. 또한 이는 실시예에 따른 컴퓨터 프로그램에 적용된다.

실시예는 또한 통신 시스템의 관점에서 설명된 바와 같이, 수신기 또는 트랜시버 및 전송기 또는 트랜시버를 포함하는 적어도 하나의 센서를 포함하는 제어 유닛을 포함하는 차량형 차뿐만 아니라 적어도 하나가 실시예에 따라 구현되는 수신기 및 전송기를 포함하는 데이터 송신 시스템을 포함한다.

본 발명의 일부 실시예가 첨부 도면에서 설명될 것이다.
도 1은 실시예에 따른 데이터 송신 시스템의 단순화된 블록도를 나타내는 도면이다.
도 2는 데이터를 송신 및/또는 수신하기 위한 프로토콜을 나타내는 도면이다.
도 3은 제 1 방향 및 제 2 방향으로의 전이에 대한 신호의 비대칭을 나타내는 도면이다.
도 4는 실시예에 따른 수신기 및/또는 전송기에 의해 사용되는 프로토콜을 나타내는 도면이다.
도 5a는 데이터를 송신 및/또는 수신하기 위한 프로토콜을 나타내는 도면이다.
도 5b는 제 2 전이가 상이한 진폭을 포함하는 실시예에 따른 수신기 및/또는 전송기에 의해 사용되는 프로토콜을 나타내는 도면이다.
도 6은 실시예에 따른 데이터 송신 시스템을 포함하는 차량의 개략 블록도를 나타내는 도면이다.
도 7은 실시예에 따른, 신호로부터 추가 데이터를 검색하기 위한 방법의 흐름도를 나타내는 도면이다.
도 8은 실시예에 따른, 데이터와 추가 데이터와 신호를 송신하기 위한 방법의 흐름도를 나타내는 도면이다.

이하에서, 본 발명에 따른 실시예가 더욱 상세하게 설명될 것이다. 이와 관련하여, 요약 참조 부호가 몇 개의 객체를 동시에 설명하거나 이러한 객체의 공통의 피쳐, 치수 및 특징을 설명하기 위해 사용될 것이다. 요약 참조 부호는 그 개별 참조 부호에 기초한다. 또한, 몇몇 실시예 또는 몇몇 도면에 보이지만, 그 기능 또는 구조적인 피쳐의 적어도 일부의 관점에서 동일하거나 적어도 유사한 객체는 동일하거나 유사한 참조 부호로 표기될 것이다. 불필요한 반복을 피하기 위해, 명시적으로 또는 - 설명과 도면의 문맥을 고려하여 - 암시적으로 달리 언급되지 않았다면, 이러한 객체를 나타내는 설명의 일부는 또한 상이한 실시예 또는 상이한 도면의 대응 객체에 관련된다. 따라서, 유사하거나 관련된 객체가 적어도 일부 동일하거나 유사한 피쳐, 치수 및 특징으로 구현될 수 있지만, 또한 상이한 속성으로 구현될 수 있다.

많은 기술 분야에서, 시스템의 컴포넌트가 디지털 송신 스킴을 사용하여 하나의 컴포넌트로부터 다른 컴포넌트로 데이터를 송신할 수 있게 하려는 요구가 있다. 때때로, 통신은 단방향이 아니며, 데이터, 커맨드, 상태 정보 등의 교환을 가능하게 하는 양방향 통신이다. 이하의 설명에서 하나의 컴포넌트 또는 엔티티로부터 다른 컴포넌트 또는 엔티티로 송신되는 정보는 각각의 정보 단편의 내용 또는 의미에 관계없이 데이터로 칭해질 것이다.

이러한 어플리케이션에서 종종 매우 상이한 설계 목표가 고려되어야 한다. 하지만, 많은 경우에, 왜곡에 대한 데이터의 강인한 송신, 데이터의 높은 쓰루풋과 함께 단순한 구현은 중요한 설계 목표를 나타낸다. 따라서, 많은 어플리케이션 분야에서, 이러한 파라미터들 사이의 상충 관계를 향상시키려는 요구가 있다.

기술적으로 단순하고 그에 따라 비용 효율적인 해결책이 중요할 수 있는, 예를 들어 부피가 크고/크거나 저비용 구현으로부터 예들이 비롯된다. 예를 들어, 차량 내 통신을 위한 컴포넌트의 분야에서, 개별 컴포넌트는 어려운 환경 영향 하에서 동작하면서 종종 상당히 왜곡된다. 예를 들어, 점화 시스템, 전력 제어 시스템 등에 의해 야기된 전기 또는 전자 통신 시스템으로 예를 들어 전자기 버스트가 결합될 수 있다.

하지만, 더욱 어려운 동작 조건 하에서도, 개별 컴포넌트가 그 특정된 파라미터 내에서 적절히 동작할 수 있도록, 컴포넌트는 충분히 높은 쓰루풋 레이트로 데이터를 송신 및/또는 수신할 수 있고 신뢰성 있게 동작할 것이 종종 요구된다. 예를 들어, 승객의 안전에 대한 직접적인 영향을 갖는 안전 관련 시스템 및 부품이 포함될 수 있으므로, 이것은 중요할 수 있다.

예를 들어, 대응하는 전기 네트워크 또는 차량의 버스 시스템을 통해 서로 통신하는 동력화되거나 동력화되지 않은 차량의 센서 및 다른 전자 컴포넌트의 분야로부터 예들이 비롯된다. 차, 모터사이클 또는 유사 차량에 포함된 상이한 센서의 수로 인해, 센서 및 제어 유닛뿐만 아니라 다른 컴포넌트도 기술적으로 더욱 단순한 해결책에 유리한, 대응하는 비용 압박을 받는다. 또한, 단순한 해결책은 더욱 복잡한 프로토콜 및 구현에 비해 왜곡에 대해 더욱 강인할 수 있다.

하지만, 이러한 차량의 버스 시스템 또는 통신 시스템의 개수를 제한하기 위해, 통신 시스템을 통해 송신되는 데이터에 관한 대응 대역폭 또는 쓰루풋이 상이한 통신 시스템을 확립해야 하는 필요성을 방지하기 위해 충분히 높아야 한다. 이것은 이러한 차량에서의 통신 시스템의 수를 줄일 수도 있다.

앞서 개요를 서술한 예에서, 차량 관련 어플리케이션 시나리오가 설명되었지만, 다른 분야의 기술에서도 유사한 문제가 존재하여 유사한 요구로 귀결된다. 일반성을 잃지 않고, 이하에서, 예를 들어 차의 센서 또는 다른 컴포넌트가 제어 유닛 또는 유사한 다른 컴포넌트와 통신할 수 있도록, 통신 프로토콜 및 그 관련 인프라스트럭쳐의 차량 관련 어플리케이션에 대해 참조가 이루어질 것이다.

이하에서 설명되는 통신 프로토콜은 예를 들어, 데이터를 송신하기 위해 변조되거나 변화되고 있는 전기 전압 및/또는 전기 전류에 기초한 전기 통신 프로토콜로서 구현될 수 있다. 약간 더 구체적으로, 설명된 프로토콜에서 원칙적으로 임의의 개수의 상이한 상태를 포함할 수 있는 데이터가 송신 또는 수신된다. 하지만, 이하에서 대응하는 개수의 상이한 상태로 트랜슬레이팅되는 데이터가 특정된 개수의 비트를 포함할 수 있는 비트 기반 송신 프로토콜이 더욱 상세하게 설명될 것이다. 예를 들어, 4 비트를 포함하는 니블(nibble)의 경우에, 16(=2 ⁴ )개의 상이한 상태가 송신될 수 있다. 하지만, 비트의 개수는 다른 실시예에서는 상이할 수 있다. 또한, 비트 기반 송신 스킴을 구현하는 것이 반드시 요구되지는 않는다. 원칙적으로, 2의 거듭제곱(2 ⁿ , n은 정수) 대신 임의의 개수의 상태가 사용될 수 있다.

대응 프로토콜의 예는 예를 들어 SPC(Short PWM Code 또는 SENT 단일-에지 니블 송신)를 포함한다. 이러한 양쪽 프로토콜은 니블 또는 복수의 니블의 송신을 위한 펄스폭 변조(PWM) 인코딩 스킴에 기초하며, 니블의 각각은 4개 비트를 포함한다. 본 예에서, 평가는 단지 하강 에지에 기초한다. 이러한 프로토콜이 왜곡에 대해 비교적 강인하다고 해도, 달성가능한 데이터 레이트가 양쪽 프로토콜의 경우에 제한된다. 하지만, 양쪽 프로토콜은 데이터 송신에 사용되지 않는 니블 헤더의 상당히 긴 기간을 사용한다. 이하 더욱 상세하게 개진될 바와 같이, 니블의 초기 위상이 추가 데이터로서 적어도 하나의 추가 비트를 송신하는 데 사용될 수 있다.

언급된 프로토콜에서는 신호의 하강 에지만이 사용되지만, 다른 실시예에서는 또한 상승 에지가 데이터를 송신하는 데 사용될 수 있다. 따라서, 이하에서는 프로토콜의 예가 제 1 방향 및 제 2 방향으로의 전이의 관점에서 설명될 것이며, 제 2 방향은 제 1 방향과는 상이하다. SPC 구현 또는 SENT 구현의 경우에, 제 1 방향은 하강 에지와 연관된 방향일 수 있으며, 제 2 방향은 상승 에지와 연관될 수 있다. 언급한 바와 같이, 다른 실시예에서는 하강 및 상승 에지의 역할이 교환될 수 있다.

이하, 개요를 설명할 바와 같이, 전기 또는 전자 송신 스킴 대신 또한 예를 들어 광학 송신 스킴 및 자기 송신 스킴을 포함하는 다른 송신 스킴이 사용될 수 있다.

도 1은 실시예에 따른 데이터 송신 시스템(100)의 단순화된 블록도를 나타낸다. 시스템(100)은 예를 들어 적어도 한 방향으로 데이터를 송신하기 위한 버스를 포함할 수 있는 통신 링크(130)를 통해 연결되는 전송기(110) 및 수신기(120)를 포함한다. 자연히, 다른 실시예에서 통신 링크(130)는 데이터가 적어도 하나의 방향으로 송신될 수 있게 하는 하나 이상의 개별 데이터 라인을 포함할 수 있다. 그럼에도 불구하고, 통신 링크(130)가 양방향 통신 채널을 확립하는 양방향 링크이도록, 통신 링크는 또한 양방향으로 데이터를 송신할 수 있도록 구현될 수 있다.

전송기(110) 및 수신기(120)는 서로 공간적으로 이격될 수 있고 통신 링크(130)를 통해 연결될 수 있다. 자연히, 전송기(110)뿐만 아니라 수신기(120)는 예를 들어, 차, 트럭 또는 다른 동력화되거나 동력화되지 않은 차량과 같은 차량의 센서, 전자 제어 유닛(ECU) 또는 유사 컴포넌트인 더 큰 컴포넌트의 일부일 수 있다.

전송기(110)는 전송기 회로(140)를 포함하며, 수신기(120)는 수신기 회로(150)를 포함한다. 통신 링크(130)는 데이터가 전송기(110)로부터 수신기(120)로 송신될 수 있게 하는 단방향 통신 링크로서 구현될 수 있다. 하지만, 단지 전송기(110) 및 수신기(120)를 구현하는 대신, 2개의 컴포넌트가 각각 선택적인 수신기 회로(150')와 선택적인 전송기 회로(140')를 추가로 포함할 수 있어, 전송기(110) 및 수신기(120)를 데이터를 전송하고 수신하는 양쪽 모두가 가능한 트랜시버로 만든다. 이 경우에, 통신 링크(130)는 2개의 컴포넌트 사이의 데이터 교환을 허용하는 양방향 통신 링크로서 구현될 수 있다.

하지만, 도 1에서는 각각의 전송기 및 수신기 회로(140, 150)가 별개의 블록으로 나타내어졌지만, 실제 구현에서는 대응 회로가 신호 및 데이터를 프로세싱하는 데 사용되는 컴포넌트를 적어도 일부 공유할 수 있다.

도 2는 전송기(110)로부터 수신기(120)(도 2에 미도시)로 데이터를 송신하기 위한 프로토콜의 예를 나타낸다. 약간 더 구체적으로, 도 2에 나타낸 프로토콜은 상술한 SENT 표준에 기초한다. 프로토콜은 상이한 방향으로의 전이를 경험하는 신호(200)에 기초한다. 도 2에 나타낸 예에서, 제 1 방향은 신호(200)의 하강 에지에 대응하며, 반대의 제 2 방향의 전이는 상승 에지에 대응한다. 다른 예에서, 방향은 교환될 수 있다.

신호(200)는 여기에서 신호(200)의 하강 에지에 대응하는 제 1 방향에서의 제 1 전이(210)를 포함한다. 신호(200)는 여기에서 신호(200)의 상승 에지에 대응하는 제 2 방향으로의 제 1 전이(210) 후의 제 2 전이(220)를 추가로 포함한다. 제 2 전이(220) 후에, 신호(200)는 제 1 방향으로 다시 제 3 전이(230)를 추가로 포함한다. 일례로서 SENT 프로토콜뿐만 아니라 SPC 프로토콜에 대하여 더욱 상세하게 개요를 설명할 바와 같이, 제 1 및 제 3 전이(210, 230) 사이의 제 1 시간 구간(240)(T _f2f : f2f = 하강 대 하강 에지)는 송신되거나 수신되는 데이터를 적어도 일부 나타내고 있다.

자연히, 신호(200)는 신호(200)를 통상의 제 1 레벨(260)로 다시 옮기는 제 4 전이(250)를 추가로 포함할 수 있다. 제 1 및 제 3 전이(210, 230)는 통상의 사전정의된 제 1 신호 레벨(260)로부터 통상의 사전정의된 제 2 신호 레벨(270)로의 전이로서 구현될 수 있다. 구현된 프로토콜에 따라, 상이한 신호 레벨(260, 270)이 전기 또는 전자 신호 송신 스킴의 경우에 전압, 전위 또는 전류의 상이한 값에 대응할 수 있다. 자연히, 실시예는 전기 신호 전송에 절대 한정되지 않으며, 또한 광, 자기 또는 다른 송신 스팀에 기초할 수 있다. 대응 송신 스킴에 따라, 레벨은 예를 들어, 광 송신 스킴의 경우에 편광 레벨, 강도 레벨로서 구현될 수 있거나 자기 송신 스킴의 경우에 자기장 강도 또는 자기장 방향으로서 구현될 수 있다.

2-레벨 프로토콜만을 구현함으로써, 송신 스킴의 강인성은, 전이(210, 220, 230, 250)가 2 레벨 송신 스킴의 경우의 단지 하나의 특정된 진폭보다 많은 것을 상정할 수 있는 다중-레벨 시스템에 비해 결국 더 양호할 수 있다. 따라서, 수신기(120) 또는 대응 트랜시버의 수신기 회로(150)는 결정된 제 1 시간 구간(240)에 적어도 기초하여 데이터를 결정하기 위해 제 1 전이(210)와 제 3 전이(230) 사이의 제 1 시간(240)에서 그에 따라 결정할 수 있다. 대응하여, 전송기 회로(140)는 송신되는 데이터에 기초하여, 전송기 회로(140)에 의해 생성되는 신호의 제 1 방향으로의 제 1 전이(210)와 제 1 방향으로의 제 3 전이(230) 사이의 제 1 시간 구간(240)을 결정할 수 있다.

도 2에 나타낸 프로토콜에서, 송신 또는 수신되는 데이터는 제 1 및 제 3 전이(210, 230)의 하강 에지 사이의 시간 T _f2f (하강 대 하강 에지)에 여기에서 대응하는 제 1 시간 구간(240)에서 인코딩된다. 제 1 및 제 3 전이(230) 사이에 반대 방향 또는 제 2 방향으로의 제 2 전이(220)가 위치된다. 도 2에 나타낸 예에서 제 1 전이(210)와 제 2 전이(220) 사이에서, 신호(200)는 제 2 신호 레벨(270)을 상정한다. 따라서, 도 2에서 제 1 및 제 2 전이(210, 220) 사이의 제 2 시간 구간(280)은 제 1 전이(210)(제 1 방향)의 하강 에지와 제 2 전이(220)(제 2 방향)의 상승 에지 사이의 시간 구간을 나타내는 T _f2r (하강 대 상승 에지)로 나타내어진다. 하지만, 하강 에지로서의 제 1 방향과 상승 에지로서의 제 2 방향의 연관은 다른 예에서 용이하게 절환될 수 있다는 것에 유의해야 한다. 또한, 도 2에 나타낸 바와 같이 신호가 단지 2개의 신호 레벨(260, 270)을 상정하는 것이 반드시 요구되지는 않는다.

도 2에 나타낸 예에서, 시간 구간(240, 280)은 도 2의 하부에 나타낸 타임스케일에 양자화된다. 여기에서, 타임스케일은, 예를 들어 제 1 시간 구간(240)에 기초하여 데이터를 결정하는 데 사용되는 양자화 단계의 크기를 또한 나타내는 비트 시간 또는 틱(tick)으로 분할된다.

SENT 표준 또는 SPC 표준과 같은 통상적인 프로토콜에서, 하위 시간 또는 제 2 시간 구간(280)은 4 틱의 4 비트 시간보다 긴 것으로 특정된다. 즉, 통상적인 표준의 일부에서 2 니블을 분리하는 하위 시간은 4 비트 시간보다 긴 것으로 특정된다. 자연히, 다른 사양에서는 최소값이 상이한 값이 되도록 특정될 수 있다.

예를 들어, 12 비트 시간 또는 틱에서 0의 값을 나타내는 후속하는 제 3 전이(230)(도 2의 하강 에지) 전에 필요한 제 2 전이(220)(도 2의 상승 에지)의 최종 가능한 위치와 4 비트 시간 또는 틱의 최소 길이 사이의 갭을 사용하여 추가 정보를 부가할 수 있다. 이하 더욱 상세하게 개요를 설명할 바와 같이, 제 1 및 제 3 전이 사이의 다운타임은 추가 데이터를 송신 또는 수신하는 데 사용된다.

구현에 따라, 원래 표준과의 하위 호환성은 구체적인 구현에 따라 위반되거나 위반되지 않을 수 있다. 예를 들어, 상술한 최소 시간이 준수된다면, 레거시 수신기가 추가 데이터를 결정할 수 없어도, 하위 호환성이 유지될 수 있다. 즉, 4 비트 시간 초과를 갖는 한 초기 하위 시간의 길에 제한이 없으므로, 제 1 레벨(260)로의 전이에 대한 최소 시간이 준수되면 원래 SENT 표준의 경우에 하위 호환성이 반드시 위반되지는 않는다. 예를 들어, 단지 하나의 예를 부여하기 위해 차량 내의 센서 버스에 접속될 수 있는 전송기(110)의 출력을 위한 푸시-풀(push-pull) 구동기를 도입함으로써 예를 들어, 1 비트 시간 또는 심지어 그 이하의 상승 또는 하강 에지의 최대 길이를 보장할 수 있다.

하지만, 데이터를 송신하기 위한 사양에 따라 제 1 레벨(260)로의 전이를 위한 상술한 최소 시간을 위반함으로써, 추가 데이터에 포함된 더 많은 정보를 송신하는 것도 가능할 수 있다. 예를 들어, 수신기 회로는 데이터의 송신에 대한 사양에 따라 제 1 레벨(260)로의 전이에 대한 상술한 최소 시간보다 짧은, 제 2 전이(220)와 제 1 전이(210) 사이의 제 2 시간 구간(280)을 결정하도록 구성될 수 있다. 마찬가지로, 송신되는 추가 데이터가, 제 2 시간 구간(280)이 데이터를 송신하기 위한 사양의 최소 시간보다 더 짧다는 것을 나타내는 경우에, 전송기 회로는 그에 따라 제 2 시간 구간(280)을 수정하도록 구성될 수 있다.

SENT 표준에서, 데이터는 정확하게 4 비트를 포함하는 니블이다. 즉, 16개의 상이한 상태가 데이터로서 SENT 표준에서 송신될 수 있다. 자연히, 데이터가 4개 비트 또는 니블을 포함하도록 실시예가 반드시 요구되지는 않는다. 데이터에 대한 상이한 크기가 용이하게 구현될 수 있다.

16개의 상이한 상태 0, 1, 2, ... 15는 12 비트 시간 또는 12 틱의 상술한 오프셋에 추가되는 틱의 개수에 직접 대응하는 추가 시간 구간으로서 제 1 시간 구간(240)에서 인코딩된다. 예를 들어, 니블값 0은 12 틱 길이인 제 1 시간 구간(240)에 대응한다. 니블값 7은 제 1 시간 구간(240)에 대한 19 비트 시간 또는 틱에 대응한다. 마찬가지로, 니블에 대한 값 15는 27(=12+15) 틱 또는 비트 시간의 제 1 시간 구간(240)에 대응한다.

즉, 제 1 및 제 3 전이(210, 230) 사이의 제 1 시간 구간(240)은 가변이며 송신 또는 수신되는 데이터에 따른다. 따라서, 수신기 회로는 이러한 가변 시간 구간에 기초하여 데이터를 결정하도록 구성될 수 있다. 마찬가지로, 썬더 회로(thunder circuit)는 데이터에 따른 가변 시간 구간으로서 데이터에 기초하여 제 1 시간 구간을 결정하도록 구성될 수 있다.

도 2 아래의 시간 인덱스에서 데이터의 상이한 값이 각각의 틱 또는 비트 시간 아래에 나타내어진다. 또한, 도 2에서 단순화를 위해 단지 하나가 기준 부호(230)로 표기되었지만, 점선으로 상이한 제 3 전이(230)가 나타내어진다. 도 2에 표기된 제 3 전이(230)는 21 틱 또는 비트 시간에서 니블값 9에 대응한다.

도 2에 나타낸 바와 같이, 여기에서 사용되는 프로토콜은, 클럭 신호가 병렬로 송신되는 것을 요구하지 않는 비동기식 송신 스킴이다. 동기화 및 공통 시간 기반은 신호(200)에 동기화 프레임 또는 동기화 데이터를 포함함으로써 확립될 수 있다.

도 3은 제 1 전이(210), 제 2 전이(220) 및 제 1 레벨(260)과 제 2 신호 레벨(270) 사이의 제 3 전이(230)를 다시 한번 포함하는 신호(200)의 개략도를 나타낸다. 앞서 개요를 설명한 바와 같이, 제 1 전이(210) 및 제 3 전이(230)는 제 1 방향을 따라 전이하며, 제 2 전이(220)는 반대 또는 제 2 방향으로의 전이이다.

하지만, 도 3은 구현에서 종종 직면되는 효과를 나타낸다. 제 1 및 제 2 방향으로의 전이 시간은 종종 서로 벗어난다. 예를 들어, 제 1 방향으로의 전이(여기에서 제 1 전이(210))에 대한 기간(290-1)은 대응하는 반대의 제 2 방향으로의 전이(여기에서 제 2 전이(220))에 대한 기간(290-2)보다 짧을 수 있다. 이것은 예를 들어, 신호(200)를 생성하는 전송기 회로(140)의 구동기 회로의 완전하지 않은 대칭 구현에 의해 야기될 수 있다. 예를 들어, SENT 표준에서 최대 고장 시간은 최대 6.5 ㎲가 되도록 특정되며, 최대 상승 시간은 18.0 ㎲이다.

상이한 방향으로의 에지 또는 전이의 이러한 수용되는, 그리고 어느 정도 예측도 되는 비대칭으로 인해, 통상적으로 동일 방향을 따른 전이가 송신 또는 수신되는 데이터를 결정하는 데 사용된다. 예를 들어, 전이의 존재를 결정하는 데 사용되는 신호 레벨이 개시 신호 레벨을 떠나는 신호(200)에 대하여 더욱 균등하게 시간차를 분배하는 것으로 귀결되므로, 이것은 대응 전송기 또는 수신기 회로(140, 150)의 구현을 단순화할 수 있다. 즉, 제 1 및 제 3 전이(210, 230)가 동일 방향의 전이이므로, 전이의 존재를 결정하기 위해 구체적인 수신기 회로(150)에 의해 사용되는 신호 레벨은, 신호(200)가 제 1 신호 레벨(260)을 떠날 때 시점과 더욱 일치하는 것으로 상정된다. 상이한 방향을 따른 전이를 사용하는 것은 단순한 구현의 관점에서 덜 바람직한 것으로 고려될 수 있는 추가적인 교정 또는 더욱 복잡한 구현을 요구할 수 있다. 하지만, 전송기 회로(140) 내의 푸시-풀 구동기를 구현함으로써, 제 1 및 제 2 방향으로의 전이 사이의 비대칭이 구현의 복잡성의 관점에서 상당한 증가없이 감소될 수 있다.

도 4는 도 2에 나타낸 것과 유사한 도면을 나타낸다. 하지만, 도 4에서 제 1 및 제 2 전이(210, 220) 사이의 제 2 시간 구간(280)(T _f2r )은 또한 가변이고 송신되는 추가 데이터를 나타낸다. 이를 예시하기 위해, 도 4는 제 2 신호 레벨(270)로부터 제 1 신호 레벨(260)까지의 제 2 방향(도 4의 상승 에지)을 따른 4개의 상이한 전이를 점선으로서 나타낸다. 여기에서, 도 4에 나타낸 제 2 시간 구간 Tf2r은, 도 4에 나타낸 구현에서 데이터가 도 4의 하부에서 다시 한번 나타내어진 바와 같이 값 0을 상정할 때 후속하는 제 3 전이(230)도 안전하게 구현될 수 있다는 것을 보장하는 제 2 전이(220)의 "제한" 위치에 대응하는 제 2 전이(220)를 나타낸다.

하지만, 조금 더 구체적으로, 도 4에 나타낸 예에서, 제 2 시간 구간(280)은 4 비트 시간 또는 틱으로부터 10 틱 또는 비트 시간 사이에서 변할 수 있다. 하지만 여기에서 나타내어진 예에서, 전송기 회로(140)에 대한 대응 구동기 기술을 사용하여 제한될 수 있는 가능한 비대칭으로 인해, 추가 데이터에 대한 양자화 단계의 크기는 2 틱 또는 2 비트 시간이 되도록 선택된다. 즉, 여기에서 추가 데이터에 대한 양자화 단계의 크기는 데이터에 대한 양자화 단계의 2배만큼 크다. 도 4에 나타낸 예에서, 이러한 프로토콜 확장의 작동 원리는 3개의 상이한 추가 데이터의 값이 송신될 수 있게 하는 4 내지 6, 6 내지 8 또는 8 내지 10 틱의 시간 윈도우 또는 비트 시간에서 보이는 니블 송신 내의 상승 에지(제 2 전이(220))를 사용한다. 여기에서 값은 시간 윈도우 4 내지 6 틱에 대하여 0으로 나타내어지고, 비트 시간 6 내지 8에 대하여 1, 비트 시간 8 내지 10에 대하여 2로 나타내어진다. 시간 윈도우는 추가로 송신된 정보에 대하여 3개의 상이한 값에 할당된다.

도 4에 나타내어진 구현은, 상승 및 하강 에지가 상이한 기울기를 가질 수 있다는 것을 고려한 더욱 신중한 설계에 대응한다. 따라서, 본 예에서, 심볼의 구분은 여기에서 2개의 인접 하강 에지에 의해 정의되는 예를 들어 SENT 또는 SPC 송신 스킴의 윈도우인 표준 시간에 대해서보다 크게 선택될 수 있다는 것이 상정된다. 본 예는 서브-니블로서 나타내어질 수도 있는 새로운 추가 데이터가 표준 SENT 또는 SPC 니블보다 동일하거나 더욱 양호한 신호 대 잡음비(SNR)를 갖는다는 가정을 사용한다.

추가 데이터를 검색하기 위해, 전송기 회로는 제 1 전이(210)와 제 2 전이(220) 사이의 제 2 시간 구간(280)을 결정할 수 있고, 상술한 전이(210, 220) 사이의 결정된 제 2 시간 구간(280)에 적어도 일부 기초하여 수신된 추가 데이터를 결정할 수 있다. 마찬가지로, 전송기(110)의 전송기 회로(140)는, 추가 데이터가 디폴트값(예를 들어 도 4의 예에서 2)과 상이하거나 대응 수정을 나타낼 때 신호(200)의 제 1 전이(210)와 제 2 전이(220) 사이의 사전결정된 제 2 시간 구간(예를 들어 도 4의 예에서 10 틱), 송신되는 추가 데이터에 기초하여 수정할 수 있다.

그 후, 전송기 회로는 데이터에 대해 제 1 시간 구간과 추가 데이터에 대해 선택적으로 수정된 제 2 시간 구간(280)에 기초하여 신호(200)를 생성할 수 있다. 다른 실시예에서, 시간 측정에 대해 더 높거나 더 낮은 안전 마진이 있을 수 있다. 예를 들어, 비트 시간 또는 틱 4 내지 7에 값 0을 연관시키고 비트 시간 또는 틱 7 내지 10에 값 1을 연관시킴으로써 예컨대 인코딩될 수 있는 단일 비트만을 추가 데이터가 포함하도록 전송기(110) 및 수신기(120)를 구현하는 것을 권고할 수 있다. 하지만, 다른 실시예에서는 예를 들어, 수신기가 훨씬 더 많은 시간 해상도를 가질 수 있는 마이크로컨트롤러를 포함할 수 있으므로 정수 비트 시간을 사용하는 것이 반드시 요구되지는 않는다. 마찬가지로, 또한 전송기(110)는 훨씬 더 미세한 해상도를 허용하는 유사한 마이크로컨트롤러 기반 회로를 포함할 수 있다. 예를 들어, 추가 데이터를 포함하는 2 비트의 경우에 4 내지 5.5의 비트 시간이 값 0에 할당될 수 있고, 5.5 내지 7의 비트 시간 또는 틱이 값 1에 할당될 수 있고, 7 내지 8.5의 비트 시간 또는 틱이 값 2에 할당될 수 있고 8.5 내지 10의 비트 시간 또는 틱이 값 3을 할당받을 수 있다. 마찬가지로, 훨씬 더 많은 상태가 추가 데이터로서 송신될 수 있다. 예를 들어, 4 내지 5.5의 비트 시간이 값 0과 연관될 수 있으며, 5.5 내지 7의 비트 시간이 값 1과, 7 내지 8.5가 값 2와, 8.5 내지 10이 값 3과, 값 10 내지 11.5가 값 4와 연관될 수 있다.

구현에서, 추가 데이터에 대한 양자화 단계 크기는 데이터에 대한 대응 양자화 단계 크기와 동등하거나 더 클 수 있다. 예를 들어, 제 1 구간이 2개의 하강 에지와 같은 통상의 제 1 방향으로의 전이들 사이에서 측정될 수 있으므로, 제 2 시간 구간의 양자화는 제 1 시간 구간의 양자화보다 더 크도록 선택될 수 있다. 따라서, 이러한 전이는 하드웨어 파라미터에 덜 종속적이거나 심지어 독립적일 수 있으며, 제 2 구간은 예를 들어 하강 에지와 상승 에지 사이의 반대 방향으로의 전이들 사이에서 측정된다. 따라서, 이러한 전이는 가능한 풀-업 및 풀-다운 구동 회로 및 부하 설정의 비대칭, 온도 변화 및 공급 전압 종속성에 상이하게 종속될 수 있다. 즉, 2개의 하강 에지와 같은 공통 방향으로의 2개의 전이들 사이의 시간 구간은, 2개의 에지가 제조 파라미터 및 동작 조건에 따라 상이한 범위를 가질 수 있으므로 - 순서에 상관없이 - 하강 및 상승 에지 사이 중 하나보다 매칭으로 인해 더욱 정밀할 수 있다.

추가 데이터에 대한 양자화 단계의 크기는 데이터에 대한 양자화 단계의 크기보다 훨씬 더 적을 수 있다. 따라서, 데이터와 동일량의 정보 또는 더 많은 정보 컨텐츠도 포함하는 추가 데이터를 송신하는 것이 가능할 수 있다. 이것은, 수신기 회로(150)와 전송기 회로(140)가 제 2 전이(220)의 진폭을 결정할 수 있고, 각각 제 2 전이(220)의 결정된 진폭에 기초하여 추가 데이터를 결정하고 대응 신호(200)를 생성하는 진폭 변조 스킴을 사용하여 추가로 증가될 수 있다. 진폭 변조 스킴의 경우에, 진폭은 적어도 2개의 상이한 진폭을 포함할 수 있다. 왜곡이 풍부한 환경에서, 상술한 더 작은 양자화 단계 크기의 구현뿐만 아니라 진폭 변조 스킴은 덜 바람직할 수 있다. 이러한 경우에, 제 2 전이(220)가 제 1 전이(210) 및/또는 제 3 전이(230)로서 동일 진폭을 항상 포함하도록 회로를 구현하는 것이 더욱 흥미있을 수 있다.

앞서 개요를 설명한 바와 같이 SENT 또는 SPC와 같은 프로토콜과의 하위 호환성은, 그 내부에 포함된 추가 데이터 및 코드가 상술한 4 비트 시간 아래에서 개시할 수도 있도록 희생될 수 있다. 자연히, 추가 데이터가 예를 들어 리던던시 코드를 포함하는 에러 보정 코드 또는 에러 검출 코드로서 사용될 수 있다. 즉, 다른 어플리케이션으로 송신되고 사용된 데이터를 증가시키는 것 외에, 추가 데이터의 새로운 데이터 비트가 예를 들어, SENT 프로토콜 또는 SPC 프로토콜의 후속 니블에 대하여 리던던시 코드로서 사용되도록 송신될 수 있다. 자연히, 이러한 프로토콜의 특정 확장을 사용하여 가능한 한 많은 수신기(120)를 사용하는 것을 권고할 수 있다. 이는 가능하게 된 더 짧은 비트 시간으로 인해 데이터 레이트의 증가를 허용할 수 있다.

도 5a는 도 2의 도면과 닮은, 전송기(110)로부터 수신기(120)(도 5a에 미도시)로 데이터를 송신하기 위한 프로토콜의 예를 나타낸다. 다시, 도 5a에 나타낸 프로토콜은 SENT 표준에 기초하므로, PWM 신호(200)의 표준 형태를 나타낸다. 제 2 전이(220)는 제 2 신호 레벨(270)로부터 다시 제 1 신호 레벨(260)로 신호(200)를 옮겨온다.

도 5b는 전송기(110)로부터 수신기(120)(도 5b에는 미도시)로 데이터뿐만 아니라 추가 데이터도 송신하기 위한 프로토콜의 예를 나타낸다. 신호(200)는 신호(200)의 신호 레벨을 제 1 신호 레벨(260)로부터 제 2 신호 레벨(270)로 옮기는 제 1 전이(210)를 포함하며, 신호는 시간 구간에 대해 일정하다. 제 2 전이(220)는 신호 레벨을 제 2 신호 레벨(270)로부터 중간 신호 레벨(294)로 옮긴다. 중간 신호 레벨(294)은 제 1 및 제 2 신호 레벨(260, 270) 사이에 있을 수 있으며, 예를 들어, 데이터를 인코딩하는 데 사용되는 신호 레벨(제 1 신호 레벨(260))로부터 추가 데이터를 인코딩하는 데 사용되는 신호 레벨을 구분하는 데 사용될 수 있다.

하지만, 다른 실시예에서, 중간 신호 레벨(296)은 진폭 변조형 기술을 이용함으로써 이용가능한 대역폭을 추가로 증가시키는 데 사용되는 하나의 신호 레벨일 수 있다. 제 2 신호 레벨(270)과 중간 신호 레벨(294) 사이의 차이는 하나의 진폭일 수 있으며, 전송기 회로(140)는 추가 데이터에 기초하여 제 2 전이(220)에 대한 진폭을 결정할 때로부터 선택할 수 있다. 이 경우에, 제 1 신호 레벨(260)과 제 2 신호 레벨(270) 사이의 차이는 다른 진폭을 나타낼 수 있고 전송기 회로는 추가 데이터를 인코딩하기 위해 사용할 수 있다.

신호 레벨이 제 1 신호 레벨(260)로 옮기는 중에, 신호(200)가 추가적인 제 2 전이(296)를 포함하기 전에 제 2 전이(220)는 일정 신호 레벨(중간 신호 레벨(294))을 갖는 위상에 선행한다. 제 1 전이(210)와 추가적인 제 2 전이(296)(T' _f2r ) 사이의 시간 구간이 또한 예를 들어, 타이밍 요건 또는 다른 파라미터를 검증하기 위해 결정될 수 있다.

여기에서, 도 5b는 상이한 진폭을 갖는 펄스폭 변조된 신호(200)를 나타낸다.

도 6은 실시예에 따른 가능한 어플리케이션의 개략 블록도를 나타낸다. 이 도면은 적어도 하나의 센서(310)와 전자 제어 유닛 또는 제어기(320)를 포함하는 데이터 송신 시스템(100)을 포함하는 차(305) 형태의 차량(300)을 나타낸다. 약간 더 구체적으로, 도 6의 차량(300)은 사용되는 휠 속도 센서 또는 다른 센서일 수 있는 적어도 2개의 센서(310-1, 310-2)를 포함한다. 센서(310)는 단지 하나의 예로 칭해지는 버스로서 구현될 수 있는 통신 링크(130)를 통해 컨트롤러(320)에 연결된다. 각각의 센서(310)는, 센서(310)가 제어기(320)에 센서 데이터를 제공할 수 있게 하는 전송기(110)를 적어도 포함한다. 따라서, 제어기(320)는, 센서(310)에 의해 전송된 추가 데이터를 포함하는 데이터가 결정될 수 있게 하는 수신기(120)를 적어도 포함한다. 여기에서, 실시예는 예를 들어, 신호(200)의 하위 위상에서 추가 정보를 송신하기 위한 SPC-호환 센서 인터페이스를 포함할 수 있다.

도 7은 신호(200)로부터 추가 데이터를 검색하기 위한 방법의 흐름도를 나타낸다. 본 방법은 프로세스 P100에서 제 1 방향으로의 제 1 전이(210), 제 2 방향으로의 제 1 전이(210) 후의 제 2 전이(220) 및 신호(200)의 제 1 방향으로의 제 2 전이(220) 후의 제 3 전이(230)를 수신하는 것을 포함한다. 제 1 및 제 3 전이(210, 230) 사이의 제 1 시간 구간(240)은 수신되는 데이터를 적어도 일부 나타내고 있다.

프로세스 P110에서, 본 방법은 제 1 전이(210)와 제 2 전이(220) 사이의 제 2 시간 구간(280)을 결정하는 단계를 추가로 포함한다. 프로세스 P120에서 수신되는 추가 데이터는 결정된 제 2 시간 구간(280)에서 적어도 일부 결정된다.

마찬가지로, 도 8은 실시예에 따라 신호(200)로부터 추가 데이터를 검색하기 위한 방법의 흐름도를 나타낸다. 프로세스 P200에서 신호(200)의 제 1 방향으로의 제 1 전이(220)와 제 1 방향으로의 제 3 전이(230) 사이의 제 1 시간 구간(240)은 송신되는 데이터에 기초하여 결정된다. 프로세스 P210에서, 신호(200)의 제 2 방향으로의 제 1 전이(210)와 제 2 전이(220) 사이의 사전결정된 제 2 시간 구간이 수정된다. 이는 예를 들어, 추가 데이터가 디폴트값과 상이할 때 행해질 수 있다.

프로세스 P220에서, 제 1 방향으로의 제 1 전이(210), 제 1 전이(210) 후의 제 2 방향으로의 제 2 전이(220) 및 제 2 전이(220) 후의 제 1 방향으로의 제 3 전이(230)를 포함하는 신호(200)가 제 1 및 제 2 시간 구간(240, 280)에 기초하여 생성된다.

자연히, 프로세스의 순서는 도면 또는 설명에 나타내어진 순서에 반드시 한정되는 것은 아니다. 프로세스의 실행 순서는 실시예들에서 다를 수 있다. 또한, 프로세스는 시간의 중첩으로 또는 동시에도 실행될 수 있다. 특정 조건이 충족될 때까지 이는 또한 반복될 수 있으며, 예를 들어 루프 내에서 실행될 수 있다.

자연히, 앞서 개요를 설명한 바와 같이, 컴퓨터 프로그램이 컴퓨터, 프로세서 또는 다른 프로그램가능 하드웨어 상에서 실행할 때, 실시예는 설명된 임의의 방법을 수행하기 위한 프로그램 코드를 갖는 컴퓨터 프로그램을 또한 포함할 수 있다. 이러한 프로그램가능 하드웨어는 예를 들어, 차(305)에 대한 제어기(230)와 센서(310) 또는 다른 디바이스도 포함할 수 있다.

설명 및 도면은 단지 본 발명의 원리를 예시한다. 따라서, 여기에 명시적으로 설명되거나 도시되지 않았지만, 본 발명의 원리를 구현하고 그 사상 및 범주 내에 포함되는 다양한 실시예를 본 기술 분야의 당업자가 고안할 수 있을 것이라는 것이 이해될 것이다. 또한, 여기에 인용된 모든 예들은 기술을 발전시키기 위한 본 발명의 원리 및 발명자(들)에 의해 고안된 개념을 독자가 이해하는 것을 돕기 위한 명시적으로 단지 교육적인 목적을 위해서만 주로 의도되었으며, 이러한 구체적으로 인용된 예 및 조건으로 제한되지 않는 것으로 해석되어야 한다. 또한, 본 발명의 원리, 양태 및 실시예를 인용하는 여기에서의 모든 서술뿐만 아니라 특정예는 그 동등물을 포함하는 것으로 의도된다.

(특정 기능을 수행하는) "...하기 위한 수단"으로 표기되는 기능 블록은 각각 특정 기능을 수행하도록 또는 이의 수행을 위해 구성되는 회로를 포함하는 기능 블록으로서 이해될 것이다. 따라서, "무엇을 위한 수단"은 "무엇을 위해 구성되거나 적합한 수단"으로 또한 이해될 수 있다. 따라서, 특정 기능을 수행하기 위해 구성되는 수단은, 이러한 수단이 반드시 (소정의 시점에서) 상기 기능을 수행하고 있다는 것을 암시하지는 않는다.

여기에 설명된 방법은 소프트웨어, 예를 들어 컴퓨터 프로그램으로서 구현될 수 있다. 서브-프로세스는 예를 들어 메모리 위치에 기재함으로써 이러한 프로그램에 의해 수행될 수 있다. 마찬가지로, 데이터를 판독 또는 수신하는 것은 동일 또는 다른 메모리 위치로부터 판독함으로써 수행될 수 있다. 메모리 위치는 적절한 하드웨어의 레지스터 또는 다른 메모리일 수 있다. "수단", "형성하기 위한 수단", "결정하기 위한 수단" 등으로 표기된 임의의 기능 블록을 포함하는 도면에 나타내어진 다양한 요소의 기능은 "형성기", "결정기" 등과 같은 전용 하드웨어뿐만 아니라 적절한 소프트웨어와 연계하여 소프트웨어를 실행할 수 있는 하드웨어의 사용을 통해 제공될 수 있다. 프로세서에 의해 제공되는 경우, 기능은 그 일부가 공유될 수 있는 단일 전용 프로세서, 단일 공유 프로세서 또는 복수의 개별 프로세서에 의해 제공될 수 있다. 또한, "프로세서" 또는 "제어기"라는 용어의 명시적인 사용은 소프트웨어를 실행할 수 있는 하드웨어를 배타적으로 칭하는 것으로 해석되어서는 안되며, 제한 없이, 디지털 신호 프로세서(DSP) 하드웨어, 네트워크 프로세서, 어플리케이션 특정 집적 회로(ASIC), 필드 프로그램가능 게이트 어레이(FPGA), 소프트웨어를 저장하기 위한 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM) 및 비휘발성 스토리지를 암시적으로 포함할 수 있다. 한편, 통상의 및/또는 종래의 다른 하드웨어 또한 포함될 수 있다. 마찬가지로, 도면에 나타내어진 임의의 스위치는 단지 개념적인 것이다. 그 기능은 프로그램 로직의 동작을 통해, 전용 로직을 통해, 프로그램 제어와 전용 로직의 상호 작용을 통해, 컨텍스트로부터 더욱 구체적으로 이해되는 구현에 의해 선택가능한 특정 기술을 통해 수행될 수 있다.

여기에서의 임의의 블록도는 본 발명의 원리를 구현하는 예시적인 회로의 개념도를 나타낸다는 것이 본 기술분야의 당업자에 의해 이해되어야 한다. 마찬가지로, 임의의 흐름도, 흐름 다이어그램, 상태 전이 다이어그램, 의사 코드 등이 컴퓨터 판독가능 매체에 실질적으로 나타내어져서 이러한 컴퓨터 또는 프로세서가 명시적으로 나타내어지든 아니든 컴퓨터 또는 프로세서에 의해 실행될 수 있는 다양한 프로세스를 나타낸다는 것이 이해될 것이다.

또한, 각각의 청구항이 별개의 실시예로서 그 자체를 주장할 수 있는 이하의 청구항이 여기에서 상세한 설명에 통합된다. 각각의 청구항이 별개의 실시예로서 그 자체를 주장할 수 있지만, 종속항이 청구항 중에서 하나 이상의 다른 청구항과의 특정 연결을 나타낼 수 있지만, 다른 실시예가 또한 서로 다른 종속항의 청구물과 종속항의 연결을 포함할 수 있다는 것에 유의해야 한다. 특정 연결이 의도되지 않는 것이 아니라면 이러한 연결이 여기에 제시된다.

또한, 이러한 청구항이 독립항에 직접 종속되게 작성되지 않는 경우에도, 임의의 다른 독립항에 청구항의 특징을 또한 포함하는 것으로 의도된다.

상세한 설명 또는 청구항에 개시된 방법은 이러한 방법의 각각의 프로세스의 각각을 수행하기 위한 수단을 갖는 디바이스에 의해 구현될 수 있다는 것에 추가로 유의해야 한다.

또한, 상세한 설명 또는 청구항에 개시된 복수의 프로세스 또는 기능의 개시는 특정의 순서 내에 있는 것으로 해석되지 않을 수 있다는 것이 이해되어야 한다. 따라서, 복수의 프로세스 또는 기능의 개시는, 이러한 프로세스 또는 기능이 기술적 이유로 교환가능하지 않는 것이 아니라면, 이를 특정 순서에 한정하지 않을 것이다.

또한, 일부 실시예에서 단일 프로세스는 복수의 서브-프로세스를 포함할 수 있거나 이로 분할될 수 있다. 이러한 서브-프로세스는 명시적으로 배제하지 않는 한 이러한 단일 프로세스의 개시에 포함될 수 있으며 그 일부일 수 있다.