【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、復号装置及びデータの復号方法に関し、例えばビデオテープレコーダ、光ディスク装置等に適用することができる。 本発明は、入力信号より１クロックの期間の間だけ論理レベルが反転するタイミングを検出し、この検出結果によりほぼ１クロックの識別誤差により入力信号を識別した仮識別結果を補正した後、この仮識別結果に基づいて入力信号の取り得る状態遷移を制限して処理することにより、簡易な構成で最尤復号することができるようにする。 【０００２】また仮識別結果において、入力信号において許容される論理レベルが反転する期間より短い期間における論理レベルの反転が発生した場合に、該論理レベルが反転した期間を先の許容される論理レベルが反転する期間に補正した後、この仮識別結果に基づいて入力信号の取り得る状態遷移を制限して処理することにより、
簡易な構成で最尤復号することができるようにする。 【０００３】 【従来の技術】従来、ビデオテープレコーダ、光ディスク装置等においては、ビタビ復号により再生信号を処理することにより、高密度に記録したディジタル信号を確実に再生できるようになされている。 【０００４】すなわちビタビ復号は、符号間干渉により決まるｎ種類の状態を、直前の入力データの組み合わせにより定義し、入力データが変化する毎に、このｎ種類の状態を続くｎ種類の状態に更新して入力データを処理する。 具体的に、このｎ個の状態は、符号間干渉の長さがｍの場合、直前のｍ−１ビットにより決定され、例えば入力データが論理１又は論理０のシリアルデータの場合、ｎ＝２ (m-1)の状態が存在することになる。 【０００５】このようにして規定されるｎ個の状態について、各状態に推移する確からしさである尤度は、再生信号に含まれるノイズ成分がガウス分布によるものと仮定し、ノイズが存在しない場合の各状態に対応する再生信号の値を基準振幅値とすると、基準振幅値と実際の再生信号との差分を２乗し（基準振幅値からの距離である）、各状態に推移するまでこの２乗値を累積した値となる。 これによりビタビ復号は、直前ｎ個の状態からそれぞれ各状態へ推移する可能性のある経路についてそれぞれ累積値を計算し、この計算結果より最も尤度の大きな（累積値の小さな）経路により推移したものと判断して、ｎ個の状態を続くｎ個の状態に更新すると共に、各状態における識別値の履歴及び尤度を更新する。 【０００６】このようにして最も確からしい状態推移を順次検出すると、所定の段階で数ビット前までの履歴が１つの履歴に統一され（マージ）、それまでの識別結果が確定する。 これによりビタビ復号は、再生信号を識別する。 【０００７】このようにして再生信号を処理するビタビ復号においては、再生信号に重畳するノイズがランダムノイズの場合、再生信号の持つ信号電力を最大限利用して再生信号を識別できることにより、各ビット毎に、再生信号を所定のしきい値と比較して復号する復号方式に比して、エラーレートを改善することができる。 【０００８】図１４は、連続するシリアルビット列で１
クロックの期間だけの論理レベルの反転する場合を許容する記録符号、すなわちｄに制限のない記録符号について、ＥＰＲ（ Extended Partial Responce）４等化における状態の遷移を示す図表である。 なおＥＰＲ４は、Ｐ
Ｒ（１、１、−１、−１）であり、１の入力データに対して３ビット後まで符号間干渉が発生する。 【０００９】従ってこの組み合わせでは、３ビット前までの入力データの履歴により、その次に入力されたデータによる状態推移（出力）が一義的に決まる。 ここでａ
〔ｋ〕は、入力データを示し、ａ〔ｋ−１〕、ａ〔ｋ−
２〕、ａ〔ｋ−３〕は、それぞれ入力データａ〔ｋ〕より１クロック、２クロック、３クロック前の入力データである。 この入力データａ〔ｋ−１〕、ａ〔ｋ−２〕、
ａ〔ｋ−３〕による状態ｂ〔ｋ−１〕を、符号Ｓと各入力データａ〔ｋ−１〕、ａ〔ｋ−２〕、ａ〔ｋ−３〕の値により示す。 この場合、例えば状態（Ｓ０００）において、値０の入力ａ〔ｋ〕が入力すると、値０の出力ｃ
〔ｋ〕が得られ、状態ｂ〔ｋ〕は、（Ｓ０００）に変化する。 【００１０】この場合、ｄ＝１の制限がないことにより、連続する３つの入力データの組み合わせに対応する８個の状態状態（Ｓ０００）〜（Ｓ１１１）が得られ、
出力信号ｃ〔ｋ〕は、−２、−１、０、１、２の５つの基準振幅値を持つことになる。 これらの関係をトレリス線図により示すと、図１５に示すように表される。 【００１１】この場合ビタビ復号では、この図１５の繰り返しにより形成されるトレリス線図から、再生信号と基準振幅値との差分の２乗値（ブランチメトリック）を累積し、この累積値が最も小さくなるパスを選択して、
入力信号を復号することになる。 【００１２】図１６は、この種のビタビ復号器を適用した再生装置を示すブロック図である。 この再生装置１において、再生等化器２は、再生信号ＲＦよりクロックを再生可能に、再生信号ＲＦをナイキャスト等化して出力する。 ２値化回路３は、この再生等化器２より出力される等化信号を２値化し、２値化信号Ｓ２を出力する。 【００１３】ＰＬＬ回路４は、この２値化信号Ｓ２を基準にして動作することにより、再生信号ＲＦよりクロックＣＫを再生して出力する。 アナログディジタル変換回路（Ａ／Ｄ）５は、このクロックＣＫを基準にして再生信号ＲＦを順次アナログディジタル変換処理し、ディジタル再生信号を出力する。 再生等化器６は、このディジタル再生信号を演算処理することにより、例えばＥＰＲ
４等化信号を生成して出力し、ビタビ復号器７は、この再生等化器６より出力されるＥＰＲ４等化信号を処理して記録媒体への記録信号でなる２値復号出力Ｄ１を出力する。 これによりこの再生装置１は、ＰＲＭＬ（Pertia
l Respose Maximum Liklihood ）の手法を適用して２値復号出力Ｄ１を再生する。 【００１４】図１７は、このビタビ復号器７を示すブロック図である。 このビタビ復号器７において、ブランチメトリック計算回路７Ａは、ＥＰＲ４等化信号によるディジタル再生信号ＤＲＦを受け、ディジタル再生信号Ｄ
ＲＦの各サンプル値毎に、次式の演算処理を実行することにより、各基準振幅値に対するブランチメトリックＢ
Ｍ０〔ｋ〕〜ＢＭ４〔ｋ〕を計算して出力する。 ここでブランチメトリックＢＭ０〔ｋ〕〜ＢＭ４〔ｋ〕は、ノイズが存在しない場合の各状態に対応する再生信号の値（基準振幅値であり、この場合値２、値１、値０、値−
１、値−２の５種類である）と実際の再生信号レベルＺ
〔ｋ〕との差分の２乗値であり、各基準振幅値に対する再生信号レベルのユークリッド距離である。 【００１５】 【数１】 【００１６】具体的に、ブランチメトリック計算回路７
Ａは、ディジタル再生信号ＤＲＦより各基準振幅値を減算する複数系統の減算回路と、各減算結果を２乗する複数系統の乗算回路により構成される。 【００１７】ブランチメトリック処理回路７Ｂは、ブランチメトリック計算回路７Ａより出力されるブランチメトリックＢＭ０〔ｋ〕〜ＢＭ４〔ｋ〕を用いて、各メトリック計算回路７ＢＡ〜７ＢＨでそれぞれ次式の演算処理を実行することにより、各状態へのブランチメトリックの累積値でなるメトリック（Ｓ０００、ｋ）〜（Ｓ１
１１、ｋ）を計算する。 ここでｍｉｎ｛ａ，ｂ｝は、
ａ，ｂより小さな値を選択する処理である。 【００１８】 【数２】 【００１９】さらにブランチメトリック処理回路７Ｂ
は、各メトリック計算回路７ＢＡ〜７ＢＨによる判定結果ＳＥＬ０〜７を出力する。 【００２０】すなわち図１８は、ブランチメトリック処理回路７Ｂの構成を詳細に示すブロック図である。 なおブランチメトリック処理回路７Ｂにおいて、各メトリック計算回路７ＢＡ〜７ＢＦは、図１５に示す状態遷移に対応するように入出力が設定されている点を除いて同一の回路構成であることにより、ここでは状態Ｓ０００に対応するメトリック計算回路７ＢＡについてのみ説明し、重複した説明は省略する。 【００２１】すなわち状態（Ｓ０００）への推移についてのメトリックを計算する第１のメトリック計算回路７
ＢＡにおいて、加算回路１０は、この第１のメトリック計算回路７ＢＡにおいて１クロック前に計算された状態（Ｓ０００）のメトリックＬ（Ｓ０００，ｋ−１）と、
ブランチメトリック計算回路７Ａで計算されたブランチメトリックＢＭ２（ｋ）とを加算して出力する。 これにより加算回路１０は、（２−１）式の右辺、第１項に対応する加算結果を出力する。 【００２２】加算回路１１は、第５のメトリック計算回路７ＢＥにおいて１クロック前に計算された状態（Ｓ１
００）のメトリックＬ（Ｓ１００，ｋ−１）と、ブランチメトリック計算回路７Ａで計算されたブランチメトリックＢＭ３（ｋ）とを加算して出力する。 これにより加算回路１１は、（２−１）式の右辺、第２項に対応する加算結果を出力する。 【００２３】比較回路１２は、加算回路１０及び１１の出力データの比較結果を出力する。 これにより比較回路１２は、状態（Ｓ０００）へ遷移可能な状態（Ｓ００
０）及び（Ｓ１００）について、何れの状態より推移した方が尤度が大きいか（確からしいか）判断し、その判定結果ＳＥＬ０を出力する。 【００２４】セレクタ１３は、比較回路１２の判定結果ＳＥＬ０に応じて、加算回路１０又は１１の加算結果を選択出力し、これにより（２−１）式の右辺の演算処理結果を出力する。 ラッチ（Ｄ）１４は、このセレクタ１
３の選択出力をラッチすることにより演算処理結果を１
クロック周期だけ遅延させて出力する。 【００２５】パスメモリユニット７Ｃは（図１７）、ブランチメトリック処理回路７Ｂの計算結果をそれぞれパスメモリ７ＣＡ〜７ＣＨで処理することにより２値復号出力Ｄ１を生成して出力する。 【００２６】すなわち図１９及び図２０は、パスメモリユニット７Ｃの一部を示すブロック図である。 図１９において、パスメモリ７ＣＡは、所定段数（パスがマージする以上の段数であり、一般的には１６〜３２ビットに相当する段数である）のラッチ１６Ａ〜１６Ｎを直列接続し、これらラッチ１６Ａ〜１６Ｎ間に、第５のパスメモリ７ＣＥの履歴、又は直前のラッチの履歴を選択出力するセレクタ１７Ａ〜１７Ｍを配置して構成される。 【００２７】これらセレクタ１７Ａ〜１７Ｍは、判定結果ＳＥＬ０に応じて動作を切り換え、これにより対応するメトリック計算回路７ＢＡにおいて、第５の状態（Ｓ
１００）からのメトリックが選択されると、パスメモリ７ＣＥの履歴を選択出力するのに対し、第１の状態（Ｓ
０００）からのメトリックが選択されると、前段のラッチが保持する自己の履歴を選択出力する。 初段のラッチ１６Ａは、これら２つの推移に共通して対応する値０の固定データをラッチする。 また最終段のラッチ１６Ｎ
は、２値復号出力Ｄ１を出力する。 【００２８】なお第８の状態（Ｓ１１１）のパスメモリ７ＣＨは、この図１９に示す構成において、第５のパスメモリ７ＣＥの履歴に代えて、第４のパスメモリ７ＣＤ
の履歴を選択的に承継する点、履歴の承継に対応して値０の固定値データに代えて値１の固定値データを初段のラッチ１６Ａでラッチする点、履歴の送出先が異なる点、セレクタ１７Ａ〜１７Ｍの切り換え信号が異なる点を除いて、この第１のパスメモリ７ＣＡと同一に構成される。 【００２９】これに対して第２のパスメモリ７ＣＢは（図２０）、パスメモリ７ＣＣと同一段数のラッチ１６
Ａ〜１６Ｎと、初段のラッチ１６Ａを除くこれらラッチ１６Ｂ〜１６Ｎに、第１のパスメモリ７ＣＡの履歴、又は第５のパスメモリ７ＣＥの履歴を選択出力するセレクタ１７Ａ〜１７Ｍを配置して構成される。 【００３０】これらセレクタ１７Ａ〜１７Ｍは、判定結果ＳＥＬ１に応じて動作を切り換え、これにより対応するメトリック計算回路７ＢＢにおいて、第１の状態（Ｓ
０００）からのメトリックが選択されると、パスメモリ７ＣＡの履歴を選択出力するのに対し、第５の状態（Ｓ
１００）からのメトリックが選択されると、パスメモリ７ＣＥの履歴を選択出力する。 初段のラッチ１６Ａは、
これら２つの推移に共通して対応する値１の固定データをラッチする。 また最終段のラッチ１６Ｎは、２値復号出力Ｄ１を出力する。 【００３１】第３の状態（Ｓ０１０）のパスメモリ７Ｃ
Ｃは、この図２０に示す構成において、第１又は第５のパスメモリ７ＣＡ又は７ＣＥの履歴に代えて、第２又は第６のパスメモリ７ＣＢ又は７ＣＦの履歴を選択的に承継する点、履歴の承継に対応して値１の固定値データに代えて値０の固定値データを初段のラッチ１６Ａでラッチする点、履歴の送出先が異なる点、セレクタ１７Ａ〜
１７Ｍの切り換え信号が異なる点を除いて、この第２のパスメモリ７ＣＢと同一に構成される。 【００３２】また第４の状態（Ｓ０１１）のパスメモリ７ＣＤは、この図２０に示す構成において、第１又は第５のパスメモリ７ＣＡ又は７ＣＥの履歴に代えて、第２
又は第６のパスメモリ７ＣＢ又は７ＣＦの履歴を選択的に承継する点、履歴の送出先が異なる点、セレクタ１７
Ａ〜１７Ｍの切り換え信号が異なる点を除いて、この第２のパスメモリ７ＣＢと同一に構成される。 【００３３】さらに第５の状態（Ｓ１００）のパスメモリ７ＣＥは、この図２０に示す構成において、第１又は第５のパスメモリ７ＣＡ又は７ＣＥの履歴に代えて、第３又は第７のパスメモリ７ＣＣ又は７ＣＧの履歴を選択的に承継する点、履歴の承継に対応して値１の固定値データに代えて値０の固定値データを初段のラッチ１６Ａ
でラッチする点、履歴の送出先が異なる点、セレクタ１
７Ａ〜１７Ｍの切り換え信号が異なる点を除いて、この第２のパスメモリ７ＣＢと同一に構成される。 【００３４】また第６の状態（Ｓ１０１）のパスメモリ７ＣＦは、この図２０に示す構成において、第１又は第５のパスメモリ７ＣＡ又は７ＣＥの履歴に代えて、第３
又は第７のパスメモリ７ＣＣ又は７ＣＧの履歴を選択的に承継する点、履歴の送出先が異なる点、セレクタ１７
Ａ〜１７Ｍの切り換え信号が異なる点を除いて、この第２のパスメモリ７ＣＢと同一に構成される。 【００３５】さらに第７の状態（Ｓ１１０）のパスメモリ７ＣＧは、この図２０に示す構成において、第１又は第５のパスメモリ７ＣＡ又は７ＣＥの履歴に代えて、第４又は第８のパスメモリ７ＣＤ又は７ＣＨの履歴を選択的に承継する点、履歴の承継に対応して値１の固定値データに代えて値０の固定値データを初段のラッチ１６Ａ
でラッチする点、履歴の送出先が異なる点、セレクタ１
７Ａ〜１７Ｍの切り換え信号が異なる点を除いて、この第２のパスメモリ７ＣＢと同一に構成される。 【００３６】これらの構成により、各パスメモリ７ＣＡ
〜７ＣＨは、所定段数だけ履歴を承継すると、対応するラッチにおいて、同一の履歴が保持されることになる。
ビタビ復号器７においては、これにより何れかのパスメモリ７ＣＡ〜７ＣＧの最終段のラッチ１６Ｎより２値復号出力Ｄ１を選択的に出力するようになされている。 【００３７】 【発明が解決しようとする課題】ところでこの種の記録再生系においては、符号間干渉長ｍを増大させることにより再生データの識別性を向上することができる。 ところが上述したように符号間干渉長ｍによる状態数Ｓは、
２ (m-1)で表し得ることにより、符号間干渉長ｍを増大させると状態数が指数関数的に増大する。 これに対して従来のビタビ復号器７においては、状態の数だけメトリック計算回路７ＢＡ〜７ＢＨ、パスメモリ７ＣＡ〜７Ｃ
Ｈが必要になり、状態数が増大するとその分構成が著しく煩雑になる問題がある。 【００３８】これによりこの種の記録再生系においては、結局、回路規模より符号間干渉長ｍをある程度の長さで妥協せざるを得なかった。 【００３９】本発明は以上の点を考慮してなされたもので、簡易な構成で最尤復号することができる復号装置及びデータの復号方法を提案しようとするものである。 【００４０】 【課題を解決するための手段】かかる課題を解決するため請求項１又は請求項１１に係る発明においては、復号装置又はデータの復号方法に適用して、入力信号より１
クロックの期間の間だけ論理レベルが反転するタイミングを検出して、ほぼ１クロックの識別誤差により入力信号を識別した仮識別結果を補正し、この補正した仮識別結果に基づいて、入力信号の取り得る状態遷移を制限し、該制限した状態遷移の中から最も確からしい状態遷移を検出して入力信号の識別結果を出力する。 【００４１】また請求項６又は請求項１５に係る発明においては、ほぼ１クロックの識別誤差により入力信号を識別して仮識別結果を得、入力信号において許容される論理レベルが反転する期間より短い期間における論理レベルの反転が発生した場合、該論理レベルが反転した期間を補正し、この補正した仮識別結果に基づいて、入力信号の取り得る状態遷移を制限し、該制限した状態遷移の中から最も確からしい状態遷移を検出して入力信号の識別結果を出力する。 【００４２】請求項１又は請求項１１に係る構成によれば、仮識別結果に基づいて、入力信号の取り得る状態遷移を制限し、該制限した状態遷移の中から最も確からしい状態遷移を検出して入力信号の識別結果を出力すれば、その分不必要な状態遷移についての演算処理を省略して簡易な構成により最尤判定による識別結果を得ることができる。 【００４３】このとき入力信号より１クロックの期間の間だけ論理レベルが反転するタイミングを検出して、ほぼ１クロックの識別誤差により入力信号を識別した仮識別結果を補正することにより、１クロックの識別誤差により入力信号を識別して充分な位相余裕により仮識別結果を得るようにしても、１クロックの期間の間だけの論理レベルの反転を許容する符号化方式による入力信号を確実に仮識別して、最尤復号することができる。 【００４４】また請求項６又は請求項１５に係る構成によれば、同様に、仮識別結果に基づいて、入力信号の取り得る状態遷移を制限し、該制限した状態遷移の中から最も確からしい状態遷移を検出して入力信号の識別結果を出力すれば、その分不必要な状態遷移についての演算処理を省略して簡易な構成により最尤判定による識別結果を得ることができる。 【００４５】このときほぼ１クロックの識別誤差により入力信号を識別して仮識別結果を得、入力信号において許容される論理レベルが反転する期間より短い期間における論理レベルの反転が発生した場合、該論理レベルが反転した期間を補正することにより、１クロックの識別誤差により入力信号を識別して充分な位相余裕により仮識別結果を得るようにして、誤って仮識別した場合でも精度の高い仮識別結果を得ることができ、これによりこの仮識別結果よる最尤復号の精度を向上することができる。 【００４６】 【発明の実施の形態】以下、適宜図面を参照しながら本発明の実施の形態を詳述する。 【００４７】（１）第１の実施の形態 （１−１）第１の実施の形態の構成 図１は、本発明の実施の形態に係る再生装置を示すブロック図である。 この再生装置２１において、図１６について上述した再生装置１と同一の構成は、対応する符号を付して示し、重複した説明は省略する。 この再生装置２１においては、仮識別器２２における仮識別結果Ｄ３
を基準にして最尤復号器２３でディジタル再生信号ＤＲ
Ｆを処理することにより２値識別出力Ｄ１を再生する。 【００４８】すなわち再生装置２１において、再生等化器２４は、再生信号ＲＦを等化して出力することにより、２値化回路３により２値化してＰＬＬ回路４によりクロックを再生可能に、またこの２値化回路３より出力される２値化信号Ｓ２をＰＬＬ回路４より出力されるクロックＣＫによりラッチして、ほぼ復号出力Ｄ１と等しい仮識別結果Ｄ３を出力可能に、再生信号ＲＦを処理して出力する。 なお具体的に、再生等化器２４は、再生信号ＲＦを例えばＰＲ（１，１）による等化信号に変換して出力する。 【００４９】仮識別器２２は、図２に示すように、ラッチ（Ｒ）２６において、クロックＣＫを基準にして２値化回路３の出力信号Ｓ２を順次ラッチすることにより、
仮識別結果Ｄ２を生成する。 【００５０】ここで図３に示すように、ＰＲ（１，１）
等化信号を２値化してなる２値化信号Ｓ２をクロックＣ
Ｋによりラッチすると（図３（Ａ）及び（Ｂ））、ＥＰ
Ｒ４等化信号によるディジタル再生信号ＤＲＦを２値識別する場合に比して、振幅方向に２ 1/2倍の識別マージン（すなわち振幅余裕である）を得ることができる。 【００５１】仮識別器２２においては、この２値化信号Ｓ２をラッチする際に、クロックＣＫの生成基準である再生等化器２４の出力信号が２値化回路３のしきい値を横切るタイミング（この実施の形態では、図３に示すようにクロックＣＫの立ち上がりエッジのタイミング）で順次２値化信号Ｓ２をラッチする。 【００５２】これによりこの識別結果Ｄ２（図３
（Ｃ））は、スライスレベルを横切るタイミングがノイズにより変化することより、記録時における対応する記録符号に対して、各エッジのタイミングが同位相か（以下前エッジのタイミングと呼び、符号ａを用いて示す）、又は１クロック遅延したもの（以下後ろエッジのタイミングと呼び、記号ｂを用いて示す）となり、これにより仮識別結果Ｄ２においては誤りを含んで識別されることになる。 【００５３】しかしながら単にナイキャスト等化して得られるディジタル再生信号ＤＲＦを２値識別する場合に比して、位相方向には２倍の識別マージンにより識別していることにより、各エッジにおいて１クロックの識別誤差を有してはいるものの、この１クロックの識別誤差を除いて記録符号を比較的正しく識別していることになる。 これによりこの実施の形態では、この仮識別結果Ｄ
２を基準にしてディジタル再生信号ＤＲＦを処理することより、全体構成を簡略化すると共に、十分な位相余裕を確保して確実に復号出力Ｄ１を再生する。 【００５４】ところでこのようにして位相余裕が極めて小さなタイミングにより２値化信号Ｓ２をラッチして仮識別結果Ｄ２を生成すると、図４に示すように、２値化信号Ｓ２の信号レベルが１クロック周期分だけ立ち上がっている場合（図４（Ａ）及び（Ｂ））、仮識別結果Ｄ
２においては（図４（Ｃ））、ジッター等によりこの信号レベルの立ち上がりをラッチできない恐れがある。 【００５５】これにより仮識別器２２において（図２）、孤立波形検出回路２７は、ラッチ（Ｒ）２８によりクロックＣＫの立ち下がりエッジのタイミングで２値化信号Ｓ２を順次ラッチすると共に、続く遅延回路（Ｄ）２９及び３０によりラッチ結果を順次転送し、これにより仮識別結果Ｄ２に対して１／２クロック周期だけ異なるタイミングによる連続する３クロック分のラッチ結果を取得する。 【００５６】孤立波形検出回路２７は、これら連続する３クロック分のラッチ結果のうちの、遅延回路２９より出力される中央のタイミングによるラッチ結果について、インバーター３１により論理レベルを反転し、他のラッチ結果と共にアンド回路３２に入力する。 これにより孤立波形検出回路２７は、負側に１クロック分だけ２
値化信号Ｓ２の信号レベルが立ち下がると論理レベルが立ち下がる負側孤立波形の検出信号Ｓ２Ｎを生成する。 【００５７】また同様に、孤立波形検出回路２７は、これら連続する３クロック分のラッチ結果のうちの、ラッチ２８及び遅延回路３０より出力される先頭及び最後尾のタイミングによるラッチ結果について、インバーター３３及び３４により論理レベルを反転し、他のラッチ結果と共にアンド回路３５に入力する。 これにより孤立波形検出回路２７は、正側に１クロック分だけ２値化信号Ｓ２の信号レベルが立ち上がると論理レベルが立ち上がる正側孤立波形の検出信号Ｓ２Ｐを生成する。 【００５８】仮識別器２２は、クロックＣＫの立ち上がりエッジのタイミングを基準にして２値化信号Ｓ２をラッチして生成した仮識別結果Ｄ２に対して、ゲート回路３６によりこれら負側孤立波形の検出信号Ｓ２Ｎ及び正側孤立波形の検出信号Ｓ２Ｐを重畳し（図４（Ｄ））、
このゲート回路３６の出力信号を仮識別結果Ｄ３として出力する。 【００５９】最尤復号器２３は（図１）、この仮識別結果Ｄ３を基準にしてディジタル再生信号ＤＲＦを処理することにより、再生信号ＲＦを最尤判定してなる復号出力Ｄ１を出力する。 【００６０】すなわち図５に仮識別結果Ｄ３（図５
（Ａ））と状態遷移（図５（Ｂ））との関係を示すように、仮識別結果Ｄ３におけるエッジのタイミングは、記録符号に対して１クロック分だけ遅延したものか、又は正しいタイミングかの何れかであることにより、この仮識別結果Ｄは、正確には状態遷移を反映していないことになる。 【００６１】しかしながら例えばデータの伝送開始の時点ｋ−１で状態（Ｓ０００）にマージしている場合、ディジタル再生信号ＤＲＦは、時点ｋ及びｋ＋１でそれぞれ２つのパスに別れる可能性があるのに対し、時点ｋにおいて仮識別結果Ｄ２が立ち上がるとすると、時点ｋ＋
１で状態Ｓ０００に至るパスにあっては、取り得ないことが判る。 すなわちこの仮識別結果Ｄ３が前エッジのタイミングで立ち上がっている場合、ディジタル再生信号ＤＲＦは、時点ｋにおいて、状態（Ｓ００１）に遷移し、仮識別結果Ｄ２が後ろエッジのタイミングが立ち上がっている場合には続く時点ｋ−１において、状態（Ｓ
００１）に遷移することになる。 【００６２】なおこの図５においては、仮識別結果Ｄ３
におけるビット反転のノイズによる変化を矢印により示し、前エッジ及び後ろエッジに対応する符号ａ及びｂ
と、何らビット反転を特定しないことを意味する符号＊
とを用いた過去３クロックの期間における仮識別結果Ｄ
３との対比により各パスを示す。 従って時点ｋ−１から時点ｋに至るパスｂ＊＊は、時点ｋにおける仮識別結果Ｄ３において、後ろエッジが正しい場合に対応するパスであり、続くパスｂｂ＊は、時点ｋ及びｋ＋１における仮識別結果Ｄ３のビット反転において、何れも後ろエッジが正しい場合に対応するパスであり、このパスより続く時点ｋ＋２までのパスも同様に、パスｂｂ＊により表されることになる。 【００６３】また同様に、パスａ＊＊は、時点ｋにおける仮識別結果Ｄ３において、前エッジが正しい場合に対応するパスであり、このパスに続くパスａａ＊及びａｂ
＊は、それぞれ時点ｋ及びｋ＋１における仮識別結果Ｄ
３のビット反転において、何れも前エッジが正しい場合と、時点ｋにおいては前エッジが時点ｋ＋１においては後ろエッジが正しい場合のパスである。 【００６４】このようにして過去３クロックの期間における仮識別結果Ｄ３のビット反転を基準にしてパスを記述するにつき、ＥＰＲ４においては、１つのマージ（合流）までに取り得る可能性のあるパスは、直前３ビットの仮識別結果Ｄ３に基づいて判断することができる。 従って仮識別結果Ｄ３の状態を特定するためには、この１
クロックの仮識別結果Ｄ３が１クロックの誤差を有していることにより、直前３ビットと直後１ビットの仮識別結果Ｄ３により、１つのマージに至るパスを特定することができる。 【００６５】すなわち１ビットの仮識別結果Ｄ３に対して可能性のある状態遷移は、直前３ビットから直後１ビットまでの仮識別結果Ｄ３より推定される状態遷移以外は取り得ず、これら直前３ビットから直後１ビットまでの仮識別結果Ｄ３より推定される状態遷移以外を計算から排除すれば、その分復号回路の構成を簡略化することができる。 【００６６】ＥＰＲ４においては、符号間干渉長が４ビットであることにより、仮識別結果Ｄ３において、１回論理レベルが反転するとパスの分岐が発生し、４クロック後に分岐したパスが合流することになる。 この図５の場合、始めのビット反転により１つのパスを計算対象より除外するとし、またこの間で仮識別結果Ｄ３におけるビット反転が連続しないとすれば（すなわち４クロックの期間で、最大３回ビット反転するものとすれば）、この合流に至るまでの間では、符号ａａｂで記述されるパスに対して符号ｂａｂで記述されるパスのように、最初のビット反転に対応する符号ａ及びｂだけが異なるパスが合流することになる。 【００６７】従ってこの場合、この合流したパスａａｂ
及びｂａｂについて、メトリックを判定して対応する仮識別結果を選択するようにすれば、これらパスａａｂ及びｂａｂのうちで確からしいパスを選択して対応する識別結果を得ることができる。 【００６８】すなわち１クロック周期の識別誤差を有する仮識別結果を基準にして、メトリックを計算することにより、この実施の形態では、ＥＰＲ４においてディジタル再生信号ＤＲＦの取り得る状態数の１／２である最大で４つの状態についてメトリックを計算すれば良いことが判る。 具体的に、図５に示す例においては、時点ｋ
の４クロック目である時点ｋ＋３においては、時点ｋのビット反転により分岐したパスｂｂｂとａｂｂとが合流することになる。 なおこの図５の例では、状態（Ｓ００
０）と状態（Ｓ００１）ではパスが合流していないが、
この場合、本来はそれぞれこの図５に示す例に加えて、
パスｂａｂ及びｂａａが合流するものが、時点ｋ＋１においても仮識別結果Ｄ３でビット反転していることにより、これらのパスｂａｂ及びｂａａが仮識別結果により除外されていることが示されている。 【００６９】なおこの時点ｋ＋１から４クロック目である時点ｋ＋４においても、この時点ｋ＋１により分岐したパスが合流することになる。 従ってこの合流点において、ブランチメトリックの累積結果によりパスを選択すれば、時点ｋ＋１におけるビット反転について、前エッジが正しいものか後ろエッジが正しいものかを判定することができる。 【００７０】これによりこの実施の形態では、８つの状態（Ｓ０００〜Ｓ１１１）に代えて、この仮識別結果Ｄ
３における過去３クロック周期における仮識別結果Ｄ３
より状態を推定して対応するメトリックを計算し、このメトリックより尤度を判定してパスを特定する。 すなわち過去３クロック周期における仮識別結果Ｄ３より可能性のあるパスａａａ〜ｂｂｂについて、対応する基準振幅値を順次設定すると共に、この基準振幅値を基準にしてメトリックを順次計算し、合流点においては合流する２つのパスについてメトリックの判定によりパスを選択する。 【００７１】なお、図５の説明については、符号＊を用いて対応する仮識別結果Ｄ３においてビット反転を特定しないことを示したが、以下においては、便宜上、この符号＊を符号ａ又はｂとおいて説明する。 【００７２】ところでこのようにしてパスａａａ〜ｂｂ
ｂについて、順次ブランチメトリックを累積して尤度を判定する場合、ｄ＝１の制限の無い符号化方式にあっては、図５において時点ｋ＋１１〜時点ｋ＋１４に示すよう、仮識別結果Ｄ３において、連続してビット反転する場合がある。 【００７３】この場合、時点ｋ＋１０で分岐したパスが時点ｋ＋１４において合流するものの再び分岐することになり、この場合符号間干渉長が４ビットであることにより、状態（Ｓ００１）に至るパスにあっては、符号ａ
ａｂｂにより特定されることになる。 しかしながら仮識別結果Ｄ３により、この符号ａａｂｂのパスは、符号ｂ
ａｂｂによるパスにより状態（Ｓ００１）に至ることが無いことにより、順次メトリックを計算して符号ａｂｂ
により特定されるパスとなる。 すなわちこの場合は、この時点ｋ＋１４に至る前の時点で、可能性の無いパスについては、メトリックの選択において除外されるように、対応する基準振幅値を各状態に対応する所定の値に設定して大きな値のメトリックが計算されるようにすることにより、上述したようにして順次パスを選択することができる。 【００７４】また状態（Ｓ０１０）に至るパスにあっては、符号ａａａａにより特定されることになり、この場合も仮識別結果Ｄ３によりｂａａａによるパスにより状態（Ｓ０１０）に至ることが無いことにより、順次メトリックを計算して符号ａａａにより特定されるパスとなり、同様に、上述したようにして順次パスを選択することができる。 【００７５】さらに状態（Ｓ０１１）に至るパスにあっては、符号ａａａｂにより特定されることになり、この場合も仮識別結果Ｄ３によりｂａａｂによるパスにより状態（Ｓ０１１）に至ることが無いことにより、順次メトリックを計算して符号ａａｂにより特定されるパスとなり、同様に、上述したようにして順次パスを選択することができる。 【００７６】これに対して状態（Ｓ１０１）にあっては、符号ｂｂｂｂによるパスと符号ａｂｂｂによるパスがマージし、それぞれこれら符号ｂｂｂｂによるパスと符号ａｂｂｂによるパスにあっては、仮識別結果Ｄ３によりａｂｂ及びｂｂｂによるパスが状態（Ｓ１０１）に遷移するパスであることにより、これらａｂｂ及びｂｂ
ｂによるメトッリクを上述したようにして処理して選択することにより、符号ｂｂ＊によるパスとすることができる。 【００７７】しかしながら過去３クロック周期における仮識別結果Ｄ３より可能性のあるパスａａａ〜ｂｂｂについて、対応する基準振幅値を順次設定してメトリックを順次計算する場合、この状態（Ｓ１０１）にマージする符号ａｂｂｂに至るパスａｂｂにあっては、状態（Ｓ
００１）について上述した符号ａａｂｂに対応するパスａｂｂと同じように記述されることになる。 【００７８】すなわち過去３クロック周期における仮識別結果Ｄ３より可能性のあるパスａａａ〜ｂｂｂについて、順次メトリックを計算して処理する場合にあって、
ｄ＝１の制限が無い場合で、かつ符号間干渉長が４の場合、仮識別結果Ｄ３における連続したビット反転において、順次前エッジ、前エッジ、後ろエッジ、後ろエッジに対応するパスにあっては、異なる状態に遷移するパスとの間で識別することが困難になる。 これによりこの実施の形態では、この場合に限り、別途基準振幅値を設定する。 さらにこの基準振幅値により別途ブランチメトリックを計算し、１のメトリック処理回路において、符号ａａｂｂに対応するパスａｂｂの処理を待って、別途計算したブランチメトリックによりパスメトリックを更新する。 【００７９】すなわち図６は、最尤復号器２３を詳細に示すブロック図である。 この最尤復号器２３において、
ＬＰＳ（Limited Path Seledtor ）４０は、連続する仮識別結果Ｄ３を順次遅延させて、符号間干渉長である連続する４クロック分の仮識別結果Ｄ３を同時並列的に出力する４つの遅延回路と、この連続する４クロック分の仮識別結果Ｄ３をアドレスにして対応する出力データを出力するメモリとにより構成され、これら連続する４クロック分の仮識別結果Ｄ３のうちの、現時点に近い側の３クロック分に対応してなる１系統の基準振幅値Ｃａａ
ａ〜Ｃｂｂｂと、４クロック分に対応してなる基準振幅値Ｃａａｂｂを出力する。 【００８０】なお１系統の基準振幅値Ｃａａａ〜Ｃｂｂ
ｂにあっては、パスａａａ〜ｂｂｂにより特定される状態に対する各基準振幅値である。 ここで基準振幅値Ｃａ
ａａ〜Ｃｂｂｂにあっては、便宜上、符号ａ及びｂを用いた添え字により示すが、必ずしも仮識別結果Ｄ３における３回のビット反転に対応する基準振幅値ではなく、
ここでは連続する４クロック分の仮識別結果Ｄ３をアドレスにして出力される基準振幅値であることから、仮識別結果Ｄ３にビット反転が発生していない場合には、図６について上述した符号＊により遷移する状態に対応する基準振幅値に設定されることになる。 また基準振幅値Ｃａａｂｂにあっては、パスａａｂｂにより特定される状態に対する基準振幅値である。 【００８１】ＬＰＳ４０は、このようにして基準振幅値を出力するにつき、仮識別結果Ｄ３より遷移する可能性の無い状態に対応する基準振幅値にあっては、続くブランチメトリックの計算において大きな値が得られるように、所定の値を出力する。 【００８２】またＬＰＳ４０は、仮識別結果Ｄ３がビット反転すると、このビット反転のタイミングから符号間干渉長の分だけ遅延したタイミングで論理レベルが立ち上がるパス選択信号Ｃｍｐを出力する。 かくするにつき、このパス選択信号Ｃｍｐは、このビット反転のタイミングで分岐したパスについて、これらのパスが合流するタイミングを示すものであり、メトリックの選択を指示することになる。 【００８３】またＬＰＳ４０は、連続して４回のビット反転が発生した場合に論理レベルが立ち上がる連続ビット反転の識別信号Ｃｔを出力する。 さらにＬＰＳ４０
は、仮識別結果Ｄ３を所定期間遅延させ、それぞれ前エッジが正しい場合に対応するタイミングと後ろエッジが正しい場合に対応するタイミングの基準信号ＰＲＤＡ及びＰＲＤＢを生成し、これらの基準信号ＰＲＤＡ及びＰ
ＲＤＢを初期設定信号として出力する。 【００８４】ブランチメトリック計算回路（ＢＭＣ：Br
anch Metric Calulator ）４１は、基準振幅値Ｃａａａ
〜Ｃｂｂｂ、Ｃａａｂｂと、ディジタル再生信号ＤＲＦ
との間で次式の演算処理を実行してブランチメトリックＢＭａａａ〜ｂｍｂｂｂ、ＢＭａａｂｂを計算する。 【００８５】 【数３】 【００８６】ブランチメトリック処理回路（ＡＣＳ：Ad
d-Compare-Select）４２は、ブランチメトリックＢＭａ
ａａ〜ｂｍｂｂｂ、ＢＭａａｂｂを累積して各パスのメトリックを計算し、さらにこのメトリックよりパスの選択信号ＳＥＬａａ〜ＳＥＬｂｂを出力する。 【００８７】すなわち図７は、ブランチメトリック処理回路４２を示すブロック図である。 ブランチメトリック処理回路４２は、それぞれ合流する２つのパスに対応する４系統のメトリック計算回路４３ＡＡ〜４３ＢＢにより構成される。 これらメトリック計算回路４３ＡＡ〜４
３ＢＢは、仮識別結果Ｄ３において、過去２つのビット反転において共に前エッジのタイミングが正しいものするメトリック計算回路４３ＡＡ、この２つのビット反転において、前エッジ及び後ろエッジのタイミングが正しいものするメトリック計算回路４３ＡＢ、後ろエッジ及び前エッジのタイミングが正しいものするメトリック計算回路４３ＢＡ、共に後ろエッジのタイミングが正しいものするメトリック計算回路４３ＢＢとにより構成される。 【００８８】このうち第１のメトリック計算回路４３Ａ
Ａは、図８に示すように、加算回路（ＡＤＤ）４５及び遅延回路（Ｄ）４６によりブランチメトリックＢＭａａ
ａを累積加算する。 メトリック計算回路４３ＡＡは、マージにおいてパス選択信号Ｃｍｐが立ち上がると、この累積加算の帰還ループに介挿したセレクタ（ＳＥＬ）４
７によりこの第１のメトリック計算回路４３ＡＡで選択されたパスメトリックＰＭａａを加算回路４５に出力し、マージによりこのメトリック計算回路４３ＡＡで選択されたパスメトリックＰＭａａを基準にしてブランチメトリックＢＭａａａを累積加算する。 【００８９】またメトリック計算回路４３ＡＡは、同様に、加算回路（ＡＤＤ）４８及び遅延回路（Ｄ）４９によりブランチメトリックＢＭｂａａを累積加算し、パス選択信号Ｃｍｐが立ち上がると、この累積加算の帰還ループに介挿したセレクタ（ＳＥＬ）５０により第３のメトリック計算回路４３ＢＡで選択されたパスメトリックＰＭｂａを加算回路４８に出力する。 これによりメトリック計算回路４３ＡＡは、マージによりこのメトリック計算回路４３ＡＢで選択されたパスメトリックＰＭａｂ
を基準にしてブランチメトリックＢＭｂａａを累積加算する。 【００９０】比較回路（ＣＯＭＰ）５１は、パス選択信号Ｃｍｐが立ち上がると、加算回路４５及び４８の出力値を比較して比較結果を出力し、遅延回路５２は、この比較結果を遅延回路４６及び４９によるタイミングの遅れ分だけ遅延させてパスの選択信号ＳＥＬａａとして出力する。 セレクタ５３は、パス選択信号Ｃｍｐの立ち上がりに対応して、この選択信号ＳＥＬａａに応じて遅延回路４６及び４９の出力値を選択する。 これによりメトリック計算回路４３ＡＡは、ブランチメトリックを累積して２系統のパスメトリックを生成すると共に、このパスメトリックを基準にしてマージのタイミングでパスを選択し、その選択結果を出力するようになされている。 【００９１】なお第３及び第４のメトリック計算回路４
３ＢＡ及び４３ＢＢは、セレクタ４７及び４８への入力、加算回路４５及び４８への入力がそれぞれ対応するパスに応じて異なる点を除いて、この第１のメトリック計算回路４３ＡＡと同一に構成される。 これによりこれら第３及び第４のメトリック計算回路４３ＢＡ及び４３
ＢＢにおいても、同様に、それぞれブランチメトリックを累積して２系統のパスメトリックを生成すると共に、
このパスメトリックを基準にしてマージのタイミングでパスを選択し、その選択結果を出力するようになされている。 【００９２】これに対して図９は、第２のメトリック計算回路４３ＡＢを示すブロック図である。 このメトリック計算回路４３ＡＢにおいては、他のメトリック計算回路４３ＡＢと同様に、加算回路（ＡＤＤ）５４及び遅延回路（Ｄ）５５によりブランチメトリックＢＭａａｂを累積加算し、パス選択信号Ｃｍｐが立ち上がると、この累積加算の帰還ループに介挿したセレクタ（ＳＥＬ）５
６により第１のメトリック計算回路４３ＡＡで選択されたパスメトリックＰＭａａを加算回路５４に出力する。
これによりメトリック計算回路４３ＡＢは、マージによりメトリック計算回路４３ＡＡで選択されたパスメトリックＰＭａａを基準にしてブランチメトリックＢＭａａ
ｂを累積加算する。 【００９３】またメトリック計算回路４３ＡＢは、加算回路（ＡＤＤ）５７及び遅延回路（Ｄ）５８によりブランチメトリックＢＭｂａｂを累積加算し、パス選択信号Ｃｍｐが立ち上がると、この累積加算の帰還ループに介挿したセレクタ（ＳＥＬ）５９により第３のメトリック計算回路４３ＢＡで選択されたパスメトリックＰＭｂａ
を加算回路５７に出力する。 これによりメトリック計算回路４３ＡＢは、マージによりメトリック計算回路４３
ＢＡで選択されたパスメトリックＰＭｂａを基準にしてブランチメトリックＢＭｂａｂを累積加算する。 【００９４】比較回路（ＣＯＭＰ）６０は、パス選択信号Ｃｍｐが立ち上がると、加算回路５４及び５７の出力値を比較して比較結果を出力し、遅延回路６１は、この比較結果を遅延回路５５及び５８によるタイミングの遅れ分だけ遅延させてパスの選択信号ＳＥＬａｂとして出力する。 セレクタ６２は、パス選択信号Ｃｍｐの立ち上がりに対応して、この選択信号ＳＥＬａｂに応じて遅延回路５５及び６１の出力値を選択する。 これによりメトリック計算回路４３ＡＢは、ブランチメトリックを累積して２系統のパスメトリックを生成すると共に、このパスメトリックを基準にしてマージのタイミングでパスを選択し、その選択結果を出力するようになされている。 【００９５】さらにメトリック計算回路４３ＡＢは、加算回路（ＡＤＤ）６３において、ブランチメトリックＢ
ＭａａｂｂとパスメトリックＰＭａａとを加算し、連続したビット反転の識別信号Ｃｔが立ち上がると、加算回路５４及び遅延回路５５間に介挿したセレクタ（ＳＥ
Ｌ）６４の接点の切り換えにより、この加算回路６３の出力値を累積加算ループにセットする。 これによりメトリック計算回路４３ＡＢは、１クロック周期でビット反転が４回連続した場合には、他のメトリック計算回路と同様に、１系統の基準振幅値Ｃａａａ〜Ｃｂｂｂに対応するパスメトリックを処理して選択信号ＳＥＬａｂ及びパスメトリックＰＭａｂを出力した後、残りの基準振幅値Ｃａａｂｂに対応するブランチメトリックＢＭａａｂ
ｂとパスメトリックＰＭａａとによりパスメトリックを更新するようになされている。 【００９６】パスメモリユニット（ＰＭＵ：Path Memor
y unit）７０は、ブランチメトリック処理回路４２より出力される選択信号ＳＥＬａａ〜ＳＥＬｂｂを基準にして仮識別結果Ｄ３による基準信号ＰＲＤＡ及びＰＲＤＢ
を承継し、これにより復号出力Ｄ１を出力する。 【００９７】すなわち図１０に示すように、パスメモリユニット７０は、各パスに対応するセレクタ群７１ＡＡ
〜７１ＢＢと、各セレクタ群７１ＡＡ〜７１ＢＢに対応するシフトレジスタ群（ＳＲ（ａａ）〜ＳＲ（ｂｂ））
７２ＡＡ〜７２ＢＢとにより構成され、それぞれ対応する履歴を承継して復号出力Ｄ１を生成する。 【００９８】図１１は、このうちの第１のセレクタ群７
１ＡＡ及びシフトレジスタ群７２ＡＡを示すブロック図である。 ここでシフトレジスタ群７２ＡＡは、所定段数（パスがマージする以上の段数であり、一般的には１６
〜３２ビットに相当する段数である）のラッチ（Ｄ）７
３Ａ〜７３Ｎが直列に配列され、セレクタ群７１ＡＡ
は、これらラッチ７３Ａ〜７３Ｎ間に、前段のラッチにラッチされた履歴、又は第３のシフトレジスタ群７２Ｂ
Ａの対応するラッチでラッチされた履歴を続くラッチに選択出力するセレクタ（ＳＥＬ）７４Ａ〜７４Ｍを配置して構成される。 【００９９】ここで各セレクタ（ＳＥＬ）７４Ａ〜７４
Ｍは、パス選択信号Ｃｍｐが立ち上がると、選択信号Ｓ
ＥＬａａに応じて、第３のシフトレジスタ群７２ＢＡによる履歴又は前段のラッチにラッチされた履歴を続くラッチに出力するのに対し、パス選択信号Ｃｍｐが立ち下がっている場合には、前段のラッチにラッチされた履歴を続くラッチに出力する。 【０１００】また初段のラッチ７３Ａは、ＬＰＳ４０より出力される基準信号ＰＲＤＡ及びＰＲＤＢのうちの、
前エッジが正しい場合に対応する基準信号ＰＲＤＡを初期設定値として入力するのに対し、最終段のラッチ７３
Ｎは、復号出力Ｄ１を出力する。 【０１０１】かくするにつき第２のセレクタ群７１ＡＢ
及びシフトレジスタ群７２ＡＢは、同様の構成において、各セレクタ７４Ａ〜７４Ｍが、第１のシフトレジスタ群７２ＡＡによる履歴、第３のシフトレジスタ群７２
ＢＡによる履歴を続くラッチに選択出力するように構成されて、パス選択信号Ｃｍｐが立ち上がると、選択信号ＳＥＬａａに応じて、これらシフトレジスタ群７２ＡＡ
又は７２ＢＡによる履歴を続くラッチに出力するのに対し、パス選択信号Ｃｍｐが立ち下がっていると、単に履歴をシフトさせ、これにより同様にして復号結果Ｄ１を生成する。 【０１０２】また第３のセレクタ群７１ＢＡ及びシフトレジスタ群７２ＢＡは、同様の構成において、各セレクタ７４Ａ〜７４Ｍが、第２のシフトレジスタ群７２ＡＢ
による履歴、第１のシフトレジスタ群７２ＢＢによる履歴を続くラッチに選択出力するように構成されて、パス選択信号Ｃｍｐが立ち上がると、選択信号ＳＥＬｂａに応じて、これらシフトレジスタ群７２ＡＢ又は７２ＢＢ
による履歴を続くラッチに出力するのに対し、パス選択信号Ｃｍｐが立ち下がっていると、単に履歴をシフトさせ、これにより同様にして復号結果Ｄ１を生成する。 【０１０３】さらに第４のセレクタ群７１ＢＢ及びシフトレジスタ群７２ＢＢは、同様の構成において、各セレクタ７４Ａ〜７４Ｍが、第２のシフトレジスタ群７２Ａ
Ｂによる履歴、自己が保持する履歴を続くラッチに選択出力するように構成されて、パス選択信号Ｃｍｐが立ち上がると、選択信号ＳＥＬｂｂに応じて、これら履歴を続くラッチに出力するのに対し、パス選択信号Ｃｍｐが立ち下がっていると、単に履歴をシフトさせ、これにより同様にして復号結果Ｄ１を生成する。 【０１０４】（１−２）第１の実施の形態の動作 以上の構成において、再生装置２１において（図１）、
例えばハードディスク等の記録媒体より再生された再生信号ＲＦは、２値化により識別可能に、またクロックを再生可能に再生等化器２４により等化された後、２値化回路３により２値化され、その結果得られる２値化信号Ｓ２がＰＬＬ回路４に入力され、ここでクロックＣＫが再生される。 【０１０５】さらに２値化信号Ｓ２は、仮識別器２２において（図２及び図３）、クロックＣＫの生成基準側のエッジを基準にして順次ラッチされ、これにより再生装置２１では、ほぼ１クロックの識別誤差により入力信号である再生信号ＲＦを識別して仮識別結果Ｄ２が生成される。 【０１０６】これにより再生装置２１においては、充分な振幅余裕、位相余裕により再生信号ＲＦを仮識別することができ、その分簡易かつ確実に最終的な識別結果Ｄ
１を検出することができる。 【０１０７】さらに２値化信号Ｓ２は、この仮識別器２
２の孤立波形検出回路２７において、仮識別結果Ｄ２の生成に供したタイミングより１／２クロック周期だけずれたタイミングにより順次ラッチされた後、連続する３
クロックのラッチ結果の論理レベルがアンド回路３２及び３５により判定され、これにより再生信号ＲＦより１
クロックの期間の間だけ論理レベルが反転するタイミングが検出され、先の仮識別結果Ｄ２を補正してなる仮識別結果Ｄ３がゲート回路３６より出力される（図４）。 【０１０８】これにより再生装置２１においては、１クロックの識別誤差により再生信号ＲＦを識別して仮識別結果Ｄ３を生成する場合において、再生信号ＲＦの位相がジッター等により大きく変化した場合でも、再生信号ＲＦを正しく仮識別することができる。 【０１０９】これに対して再生信号ＲＦにおいては、再生等化器２４より等化された後、アナログディジタル変換回路５によりアナログディジタル変換処理されてディジタル再生信号に変換され、このディジタル再生信号が再生等化器２５によりナイキャスト等化されてＥＰＦ４
による等化信号であるディジタル再生信号ＤＲＦが生成される。 【０１１０】このディジタル再生信号ＤＲＦは、最尤復号器２３において、仮識別結果Ｄ３に基づいて、ディジタル再生信号ＤＲＦの取り得る状態遷移が制限され、該制限した状態遷移の中から最も確からしい状態遷移を検出して識別結果Ｄ１が生成される。 【０１１１】すなわち最尤復号器２３において（図６）、仮識別結果Ｄ３は、ＬＰＳ４０に入力され、ここで連続する４クロックの識別結果に応じて各パスに対応する基準振幅値Ｃａａａ〜Ｃｂｂｂ、Ｃａａｂｂが順次生成され、各振幅基準値Ｃａａａ〜Ｃｂｂｂ、Ｃａａｂ
ｂに対するディジタル再生信号ＤＲＦの距離であるブランチメトリックＢＭａａａ〜ＢＭｂｂｂ、ＢＭａａｂｂ
が続くブランチメトリック処理回路４１で計算される。 【０１１２】これら続くブランチメトリック処理回路４
２において（図７）、ブランチメトリックＢＭａａａ〜
ＢＭｂｂｂ、ＢＭａａｂｂは、合流するパス毎に、各メトリック計算回路４３ＡＡ〜４３ＢＢに入力され、各メトリック計算回路４３ＡＡ〜４３ＢＢにおける加算回路４５及び遅延回路４６による累積加算により、また加算回路４８及び遅延回路４９による累積加算により（図８）、ブランチメトリックが累積加算されてパスメトリックが計算され、識別結果Ｄ３におけるビット反転より４クロック分だけ経過してパスが合流（マージ）するタイミングで比較回路５１によりパスメトリックが比較される。 【０１１３】これにより最尤復号器２３においては、マージしたパスのうちの何れのパスが確からしか判定され、この判定結果が選択信号ＳＥＬａａ〜ＳＥＬｂｂとして続くパスメモリユニット７０に出力され、またこの選択されたパスメトリックがセレクタ４７、５０によりブランチメトリックの累積加算基準としてセットされる。 【０１１４】このとき最尤復号器２３においては、１クロックの識別誤差を有する仮識別結果Ｄ３を基準にして、この仮識別結果Ｄ３の連続する３クロック分の論理レベルに応じて１系統の基準振幅値Ｃａａａ〜Ｃｂｂｂ
を生成し、これら１系統の基準振幅値Ｃａａａ〜Ｃｂｂ
ｂからのディジタル再生信号ＤＲＦの距離を検出してブランチメトリックを計算した後、パスメトリックを計算する。 これにより最尤復号器２３は、取り得ることの無い状態遷移を除外して、これらディジタル再生信号ＤＲ
Ｆの取り得る状態遷移を制限し、全体として４系統のメトリック計算回路によりパスメトリックを計算して最尤判定することができ、さらに続くパスメモリについても４系統により処理することができる。 従ってその分簡易な構成によりディジタル再生信号ＤＲＦを最尤復号することができる。 【０１１５】またこのときこれら１系統の基準振幅値Ｃ
ａａａ〜Ｃｂｂｂのうち、遷移する可能性の無いパスについては、ブランチメトリックが大きな値となるように設定することにより、１つのビット反転によるパスの分岐が４クロック後に合流するまでの間で、３回のビット反転が発生した場合でも、仮識別結果Ｄ３を基準にしてディジタル再生信号ＤＲＦを正しく最尤復号することができる。 【０１１６】またさらに仮識別結果Ｄ３の連続する４クロック分の論理レベルにより、連続するビット反転において、前エッジ、前エッジ、後ろエッジ、後ろエッジが正しいものとするパスについての基準振幅値Ｃａａｂｂ
を別途生成し（図６及び図９）、この基準振幅値Ｃａａ
ｂｂについてブランチメトリックＢＭａａｂｂを計算し、このようなビット反転が連続した場合には、対応するパスの判定を待ってこのブランチメトリックＢＭａａ
ｂｂで対応するパスメトリックを更新することにより、
ディジタル再生信号ＤＲＦが連続したビット反転を許容する符号化方式による場合でも、正しく最尤復号することができる。 【０１１７】かくするにつき、最尤復号器２３においては、このようにして検出された選択信号ＳＥＬａａ〜Ｓ
ＥＬｂｂにより、続くパスメモリユニット７０において（図１０及び図１１）、対応する仮識別結果ＰＲＤＡ、
ＰＲＤＢによる履歴が順次承継されて復号結果Ｄ１が生成される。 【０１１８】（１−３）第１の実施の形態の効果 以上の構成によれば、１クロックの識別誤差により再生信号ＲＦを仮識別し、再生信号ＲＦより１クロックの期間の間だけ論理レベルが反転するタイミングを検出して仮識別結果Ｄ２を補正した後、この仮識別結果Ｄ３に基づいてディジタル再生信号ＤＲＦの取り得る状態遷移を制限して処理することにより、１クロックの期間だけビット反転するような符号化方式による場合であっても、
簡易な構成で最尤復号することができる。 【０１１９】すなわち仮識別結果Ｄ３における論理レベルの反転に対応するディジタル再生信号ＤＲＦの状態遷移と、仮識別結果Ｄ３における論理レベルの反転を１クロック周期だけ遅延させたタイミングにおけるディジタル再生信号ＤＲＦの状態遷移とに、ディジタル再生信号ＤＲＦの取り得る状態遷移を制限して処理することにより、従来に比してメトリック計算回路等の構成をほぼ１
／２に低減することができる。 【０１２０】またディジタル再生信号ＤＲＦの符号間干渉長ｎ（４）に対して、仮識別結果Ｄ３の連続するｎ−
１（３）ビットに対応する基準振幅値Ｃａａａ〜Ｃｂｂ
ｂからの距離ＢＭａａａ〜ＢＭｂｂｂを累積して１系統の確からしさＢＭａａ〜ＢＭｂｂを計算して確からしさの判定結果である選択信号ＳＥＬａａ〜ＳＥＬｂｂを出力し、仮識別結果Ｄ３の連続するｎビットが前エッジ、
前エッジ、後ろエッジ、後ろエッジが正しい場合である所定の論理レベルａａｂｂの場合に対応する基準振幅値Ｃａａｂｂからの距離ＢＭａａｂｂにより先の１系統の確からしさＭａａ〜ＢＭｂｂの対応する確からしさＭａ
ｂを更新することにより、メトリック計算回路等の構成をほぼ１／２に低減した場合であっても、１クロックの期間だけビット反転するような符号化方式による記録符号を確実に復号することができる。 【０１２１】（２）第２の実施の形態 この第２の実施の形態においては、ＥＥＰＲ４を適用して再生信号を最尤判定する。 なおこの第２の実施の形態においては、図１について上述した再生装置２１に対して、再生等化器２４、２５、最尤復号器の構成が異なる点を除いて同一の構成であることにより、この実施の形態では重複した説明は省略する。 【０１２２】すなわち図１２は、この実施の形態に係る最尤復号器８０を示すブロック図である。 この最尤復号器８０は、ＥＥＰＲ４による等化信号としてのディジタル再生信号ＤＲＦが入力される。 最尤復号器８０は、第１の実施の形態に係る最尤復号器２３と同様に、仮識別結果Ｄ３に基づいて、ディジタル再生信号ＤＲＦの取り得る状態遷移を制限し、この制限した状態遷移の中から最も確からしい状態遷移を検出してディジタル再生信号ＤＲＦの識別結果を出力する。 これによりこの実施の形態においても、簡易な構成により、また１クロックだけのビット反転を許容するような符号化方式によっても、
ディジタル再生信号ＤＲＦを復号できるようになされている。 【０１２３】ここでディジタル再生信号ＤＲＦは、符号間干渉長が５であり、仮識別結果Ｄ３のビット反転に対応してパスが分岐し、５クロック目に合流することになる。 またｄの制限が無い符号化方式による場合には、この５クロックの期間の間で、最大で５回論理レベルが反転することになる。 【０１２４】これによりこの場合、第１の実施の形態に係る最尤復号器２３と同様にディジタル再生信号ＤＲＦ
を処理して、８個のメトリック処理回路、パスメモリによりディジタル再生信号ＤＲＦを復号する。 【０１２５】すなわちＬＰＳ８１は、第１の実施の形態について上述したＬＰＳ４０と同様にして、仮識別結果Ｄ３の連続する４ビットに対応する１系統の基準振幅値Ｃａａａａ〜Ｃｂｂｂｂと、仮識別結果Ｄ３の連続する５ビットに対応する基準振幅値Ｃａａｂｂｂを出力する。 なおここで１系統の基準振幅値Ｃａａａａ〜Ｃｂｂ
ｂｂは、パスａａａａ、ｂａａａ、ａａａｂ、ｂａａ
ｂ、ａａｂａ、ｂａｂａ、ａｂａａ、ｂｂａａ、ａａｂ
ｂ、ｂａｂｂ、ａｂｂａ、ｂｂｂａ、ａｂａｂ、ｂｂａ
ｂ、ａｂｂｂ、ｂｂｂｂに対応する基準振幅値である。
また基準振幅値Ｃａａｂｂｂは、仮識別結果Ｄ３におけるビット反転が前エッジ、前エッジ、後ろエッジ、後ろエッジ、後ろエッジが正しいものとした場合の基準振幅値である。 【０１２６】またＬＰＳ８１は、仮識別結果Ｄ３におけるビット反転に対応するパスのマージを示すパス選択信号Ｃｍｐ、連続して５回のビット反転が発生した場合に論理レベルが立ち上がる連続ビット反転の識別信号Ｃ
ｔ、それぞれ前エッジが正しい場合に対応するタイミングと後ろエッジが正しい場合に対応するタイミングの基準信号ＰＲＤＡ及びＰＲＤＢを出力する。 【０１２７】ブランチメトリック計算回路８２は、これら基準振幅値Ｃａａａａ〜Ｃｂｂｂｂ、Ｃａａｂｂｂからディジタル再生信号ＤＲＦの距離であるブランチメトリックＢＭａａａａ〜ＢＭｂｂｂｂ、ＢＭａａｂｂｂを計算して出力する。 なおこの計算は、次式により表される。 【０１２８】 【数４】 【０１２９】 【数５】 【０１３０】ブランチメトリック処理回路８３は、これらブランチメトリックＢＭａａａａ〜ＢＭｂｂｂｂ、Ｂ
Ｍａａｂｂｂを処理してパスの選択信号ＳＥＬａａａ〜
ＳＥＬｂｂｂを出力する。 【０１３１】ここで図１３は、このブランチメトリック処理回路８３を示すブロック図であり、１系統の基準振幅値Ｃａａａ〜Ｃｂｂｂに対応してパスメトリックを計算してパスを選択する８個のメトリック計算回路８３Ａ
ＡＡ〜８３ＢＢＢにより構成される。 ここで第１の実施の形態について上述したと同様に、符号間干渉長５によるディジタル再生信号ＤＲＦにあっては、ｄの制限の無い符号化方式による場合、分岐したパスが５クロック目で合流するまでの間、１クロックのビット反転が連続する場合がある。 【０１３２】従ってこの場合も、８個のメトリック計算回路８３ＡＡＡ〜８３ＢＢＢによる処理においては、仮識別結果Ｄ３における連続したビット反転において、順次前エッジ、前エッジ、後ろエッジ、後ろエッジ、後ろエッジに対応するパスにあっては、異なる状態に遷移するパスとの間で識別することが困難になる。 【０１３３】なおこの場合、図５における記述との対比により説明すると、時点ｋ＋１４に代えて時点ｋ＋１５
でパスが合流し、符号ａａｂｂｂ、ａａａａａ、ａａａ
ａｂ、ａａａｂｂ、ｂｂｂｂｂ、ａｂｂｂｂによるパスが発生する。 これらのパスのうちパスａａａａａ及びａ
ａａａｂはパスａａａａから分岐するものであるが、第１及び第２のメトリック計算回路８３ＡＡＡ及び８３Ａ
ＡＢにおいて、パスが選択されてパスメトリックが承継される。 【０１３４】またパスｂｂｂｂｂ及びａｂｂｂｂにあっては、第８のメトリック計算回路８３ＢＢＢにおいて、
パスが比較、選択される。 これに対して第１のパスａａ
ｂｂｂにあっては、第１のパスａａｂｂと同様に、第４
のメトリック計算回路８３ＡＢＢにおいて、対応する１
系統のブランチメトリックの処理を待って、パスメトリックが更新され、これによりパスメトリック処理される。 【０１３５】これにより最尤復号器８０は、符号間干渉長が５の場合で、ｄに制限の無い符号化方式による場合にあっても、簡易な構成によりディジタル再生信号ＤＲ
Ｆを復号できるようになされている。 【０１３６】パスメモリユニット８４は、これら選択信号ＳＥＬａａａ〜ＳＥＬｂｂｂに基づいて、仮識別結果ＰＲＤＡ又はＰＲＤＢを選択的に承継し、これにより復号結果Ｄ１を出力する。 【０１３７】第２の実施の形態によれば、符号間干渉長が５の場合であっても、第１の実施の形態と同様の効果を得ることができる。 【０１３８】（３）他の実施の形態 なお上述の実施の形態においては、基準振幅値との差分を２乗してブランチメトリックを計算する場合について述べたが、本発明はこれに限らず、単に基準振幅値との差分値の絶対値をブランチメトリックとする場合にも広く適用することができる。 【０１３９】また上述の実施の形態においては、符号間干渉長４及び５の場合について述べたが、本発明はこれに限らず、他の符号間干渉長の場合にも広く適用することができる。 【０１４０】また上述の実施の形態においては、ＥＰＲ
４及びＥＥＰＲ４による場合について述べたが、本発明はこれに限らず、他の符号化方式による場合にも広く適用することができる。 【０１４１】また上述の実施の形態においては、再生等化器により順次再生信号を等化して処理する場合について述べたが、本発明はこれに限らず、例えば伝送経路の伝達特性等によっては、仮識別用の等化器と、最尤復号用の等化器とを並列に配置して処理するようにしてもよい。 【０１４２】また上述の実施の形態においては、ｄの制限が無い場合に、孤立波形を検出して識別結果を補正する場合について述べたが、本発明はこれに限らず、例えばｄ＝１の制限がある場合に、最小反転幅以下のビット反転が仮識別結果で検出される場合が考えられることにより、このような最小反転幅以下のビット反転を補正して仮識別結果より遷移する状態を制限するようにしても、簡易な構成により最尤復号することができる。 【０１４３】 【発明の効果】上述のように本発明によれば、入力信号より１クロックの期間の間だけ論理レベルが反転するタイミングを検出し、この検出結果によりほぼ１クロックの識別誤差により入力信号を識別した仮識別結果を補正した後、この仮識別結果に基づいて入力信号の取り得る状態遷移を制限して処理することにより、簡易な構成で最尤復号することができる。 【０１４４】また仮識別結果において、入力信号において許容される論理レベルが反転する期間より短い期間における論理レベルの反転が発生した場合に、該論理レベルが反転した期間を先の許容される論理レベルが反転する期間に補正した後、この仮識別結果に基づいて入力信号の取り得る状態遷移を制限して処理することにより、
簡易な構成で最尤復号することができる。 【図面の簡単な説明】 【図１】本発明の第１の実施の形態に係る再生装置を示すブロック図である。 【図２】図１の再生装置における仮識別器を示すブロック図である。 【図３】図２の仮識別器の動作を説明に供する信号波形図である。 【図４】図２の仮識別器における孤立波形検出回路の動作を説明に供する信号波形図である。 【図５】ディジタル再生信号の遷移を示す状態遷移図である。 【図６】図１の再生装置における最尤復号器を示すブロック図である。 【図７】図６の最尤復号器におけるブランチメトリック計算回路を示すブロック図である。 【図８】図７のブランチメトリック計算回路におけるメトリック計算回路を示すブロック図である。 【図９】図７のブランチメトリック計算回路における他のメトリック計算回路を示すブロック図である。 【図１０】図６の最尤復号器におけるパスメモリユニットを示すブロック図である。 【図１１】図１０のパスメモリユニットにおけるパスメモリを示すブロック図である。 【図１２】第２の実施の形態に係る最尤復号器を示すブロック図である。 【図１３】図１２の最尤復号器におけるブランチメトリック計算回路を示すブロック図である。 【図１４】ＥＰＲ４における状態遷移を示す図表である。 【図１５】図１４の状態遷移図である。 【図１６】従来のビタビ復号器を用いた再生装置を示すブロック図である。 【図１７】図１６のビタビ復号器を示すブロック図である。 【図１８】図１７のビタビ復号器におけるブランチメトリック処理回路を示すブロック図である。 【図１９】図１８のビタビ復号器におけるパスメモリユニットを示すブロック図である。 【図２０】図１９の続きを示すブロック図である。 【符号の説明】 １、２１……再生装置、２、６、２４、２５……再生等化器、３……２値化回路、４……ＰＬＬ回路、７……ビタビ復号器、７Ａ、４１、８２……ブランチメトリック計算回路、７Ｂ、４２、８３……ブランチメトリック処理回路、７Ｃ、７０、８４……パスメモリユニット、２
２……仮識別器、２３、８０……最尤復号器、２７……
独立波形検出回路、４０、８１……ＬＰＳ、４２……４
３ＡＡ〜４３ＢＢ……メトリック計算回路 |
