数据解码设备和数据解码方法

本发明涉及例如适合于应用到磁带录像机或光盘设备的最大似然解码 技术。

在现有技术中，在磁带录像机和光盘设备中，通过利用维特比(Viterbi) 解码处理再生信号来忠实地再生以高密度记录的数字信号。

在维特比解码中，输入数据是通过定义利用码间干扰以及利用前面紧 邻的输入数据的某种组合确定的n种类型的状态、并在此输入数据变化时 将这n种类型的状态更新为随后n种类型的状态来处理的。特别地，如果 码间干扰长度为m，则利用前面紧邻的m-1个比特来确定这n种状态，例 如，如果输入数据为逻辑1或逻辑0的串行数据，则具有n＝2(m-1)种状态。

至于如此定义的n种状态，假定包含在再生信号中的噪声是高斯分布 并取没有噪声出现时对应于每种状态的再生信号的值作为基准幅度值，转 换到每种状态的似然性或几率是通过对基准幅度值与实际再生信号之间的 差值取平方(这是距基准幅度值的距离)，并遍及到每种状态的转换对此平方 值求和而获得的值。这样，在维特比解码时，对于可能从前面紧邻的n种 状态转换到随后状态的路径分别计算和值，并假定转换发生在计算结果中 具有最大似然性(最小和值)的那些路径中，这n种状态更新为随后的n种状 态，并且也更新了每种状态中识别值的历史记载(history)与似然性。

通过以这种方式依次检测最有可能的状态转换，多达前面几个比特的 历史记载在一个预定级上合并成一个历史记载，从而指定至此时间的识别 结果，这就是维特比解码如何识别再生信号的。

在以这种方式处理再生信号的维特比解码中，如果叠加在再生信号上 的噪声是随机噪声，则尽可能利用再生信号的信号功率来识别此再生信 号，并且与其中通过将再生信号与每个比特的预定阈值进行比较来解码再 生信号的解码方法相比，这使误码率得到改善。

图14是一张表示状态转换的表，它表示对允许连续串行比特序列中一 个时钟间隔内逻辑电平反转的记录信号(即，其中不限制d的记录信号)的 EPR(扩展部分响应)4均衡中的状态转换。EPR 4是PR(1，1，-1，-1)，并且相 对于一个输入数据，码间干扰出现在多达三个比特之后。

因此在此组合中，由随后的输入数据而引起的状态转换(输出)是由多达 3个以前比特的输入数据的历史记载来唯一确定的。这里，a[k]表示输入数 据，而a[k-1]、a[k-2]、a[k-3]分别是输入数据a[k]之前一个时钟、二个时钟 与三个时钟的输入数据。由此输入数据a[k-1]、a[k-2]、a[k-3]而引起的状 态b[k-1]由代码S与输入数据a[k-1]、a[k-2]、a[k-3]的值来表示。在这种情 况下，例如，在状态(S000)中，如果输入值为0的输入a[k]，则得到值为0 的输出c[k]，并且状态b[k]变换为(S000)。

在这种情况下，由于没有限制d＝1，对应于三个连续输入数据的组 合获得8种状态(S000)-(S111)，并且输出信号c[k]具有5个基准幅度值-2、 -1、0、1、2。如果利用格栅图来表示这些关系，则如图15所示。

在这种情况下，在维特比解码中，根据通过重复图15画出的格栅图， 对再生信号与基准幅度值之间的差的分支测量进行求和，并选择具有此最 小和值的路径来解码输入信号。

图16是表示应用这种类型的维特比解码器的再生装置的方框图。在再 生装置1中，再生均衡器2执行奈奎斯特(Nyquist)均衡并输出再生信号RF， 以允许利用再生信号RF再生时钟。二进制化电路3对再生均衡器2输出的 均衡信号二进制化，以便输出二进制化的信号S2。

根据此作为基准的二进制化信号S2操作的PLL(锁相环)电路4从再生 信号RF中再生并输出时钟CK。模拟/数字(A/D)转换电路5根据此时钟CK 对此再生信号RF顺序执行模拟/数字转换，并输出数字再生信号。通过对 此数字再生信号执行计算处理，再生均衡器6生成并输出，例如，EPR 4 均衡的信号，而且维特比解码器7处理来自此再生均衡器6的EPR 4均衡 信号，以输出作为记录在记录介质上的记录信号的二进制解码输出D1。因 此，此再生装置1使用PRML(部分响应最大似然性)技术来再生二进制解码 输出D1。

图17是表示此维特比解码器7的方框图。在此维特比解码器7中，分 支测量计算器7A接收由EPR 4均衡信号引起的数字再生信号DRF，并通 过对数字再生信号DRF的每个样本值执行下面计算处理，计算并输出相对 于基准幅度值的分支测量BM0[k]-BM4[k]。这里，分支测量BM0[k]-BM4[k] 是在没有噪声出现时对应于每种状态的再生信号的值(在这种情况中基准幅 度值是五个值2，1，0，-1，-2)与真实再生信号电平z[k]之间的差值的2次方， 并且是再生信号电平相对于基准幅度值的Euclidian(欧几里得)距离。

BM0[k]＝(Z[k]-2)2

BM1[k]＝(Z[k]-1)2

BM2[k]＝(Z[k])2

BM3[k]＝(Z[k]+1)2

BM4[k]＝(Z[k]+2)2......(1)

具体地，分支测量计算器7A包括从数字再生信号DRF中计算基准幅 度值的多个减法器电路，和将相减结果自乘一次的多个乘法器电路。

分支测量处理电路7B利用分支测量计算器7A输出的分支测量 BM0[k]-BM4[k]分别在测量计算器7BA-7BH中执行如下等式的计算，从而 计算作为输入到每种状态的分支测量和值的测量(S000，k)-(S111，k)。这里， min{a，b}是选择a，b的最小值的处理。

L(S000，k)＝min{1(S000，k-1)+BM2[k]，(S100，k-1)+BM3[k]}…(2-1)

L(S001，k)＝min{1(S000，k-1)+BM1[k]，(S100，k-1)+BM2[k]}…(2-2)

L(S010，k)＝min{1(S001，k-1)+BM1[k]，(S101，k-1)+BM2[k]}…(2-3)

L(S011，k)＝min{1(S001，k-1)+BM3[k]，(S101，k-1)+BM1[k]}…(2-4)

L(S100，k)＝min{1(S010，k-1)+BM3[k]，(S110，k-1)+BM4[k]}…(2-5)

L(S101，k)＝min{1(S010，k-1)+BM2[k]，(S110，k-1)+BM3[k]}…(2-6)

L(S110，k)＝min{1(S011，k-1)+BM2[k]，(S111，k-1)+BM3[k]}…(2-7)

L(S111，k)＝min{1(S011，k-1)+BM1[k]，(S111，k-1)+BM2[k]}…(2-8)

分支测量处理电路7B也输出由测量计算器7BA-7BH而引起的确定结 果SEL0-7。

图18是表示分支测量计算器7B的详细结构的方框图。在分支测量计 算器7B中，测量计算器7BA-7BF除了对应于图15所示的状态转换设置输 入/输出之外具有相同的电路布局，所以在此将只描述对应于状态S000的测 量计算器7BA并省略对相同部分的描述。

具体地，在计算机转换到状态(S000)的测量的计算器7BA中，加法器 电路10将在此第一测量计算器7BA中前一个时钟计算的状态(S000)的测量 L(S000，k-1)与分支测量计算器7A计算的分支测量BM2[k]相加，并输出结 果。因而，加法器电路10输出对应于等式(2-1)右侧第一项的相加结果。

加法器电路11将在第五测量计算器7BE中前一个时钟计算的状态 (S100)的测量L(S100，k-1)与分支测量计算器7A计算的分支测量BM3[k] 相加，并输出结果。因此，加法器电路11输出对应于等式(2-1)右侧第二项 的相加结果。

比较器电路12输出对来自加法器电路10与11的输出数据进行比较的 结果。因此，比较器电路12确定状态(S000)与(S100)之中的哪一个状态最有 可能(最可几)转换到状态(S000)，并输出此确定结果SEL0。

选择器13根据比较器电路12的确定结果SEL0选择和输出加法器电 路10、11的相加结果，从而输出等式(2-1)右侧的计算处理结果。锁存器 (D)14通过锁存此选择器13的选择输出将此计算处理结果延迟一个时钟周 期，之后输出此结果。

路径存储单元7C(图17)通过分别利用路径存储器7CA-7CH处理分支 测量计算器7B的计算结果来生成二进制解码输出D1并输出此结果。

图19与图20是表示路径存储单元7C的一部分的方框图。在图19中， 路径存储器7CA包括串联的预定数量的锁存器(锁存器的数量等于或大于 合并路径的数量，一般来说锁存器的数量等效于16-32个比特)16A-16N， 而有选择地输出第五路径存储器7CE的历史记载或前面紧邻的锁存器的历 史记载的选择器17A-17M安排在这些锁存器16A-16N之间。

这些选择器17A-17M根据确定结果SEL0转换操作。以这种方式，在 相应的测量计算器7BA中，如果选择第五状态(S100)的测量，则选择并输 出路径存储器7CE的历史记载。另一方面，如果选择第一状态(S000)的测 量，则选择并输出在前面紧邻的锁存器中保持的自身历史记载。第一锁存 器16A为这两种转换锁存值为0的相应固定数据，而最后一个锁存器16N 输出二进制解码输出D1。

第八状态(S111)的路径存储器7CH除了图19所示的结构之外与第一路 径存储器7CA相同，有选择地接收第四路径存储器7CD的历史记载而不接 收第五路径存储器7CE的历史记载，由第一锁存器16A锁存值为1的固定 数据来替代对应于接收的历史记载的值为0的固定数据，此历史记载发送 的目的地是不同的，并且选择器17A-17M的转换信号也是不同的。

另一方面，第二路径存储器7CB(图20)包括与路径存储器7CC相同数 量的锁存器16A-16N；以及有选择地输出第一路径存储器7CA的历史记载 或第五路径存储器7CE的历史记载的、安排在除第一锁存器16A之外的锁 存器16B-16N之间的选择器17A-17M。

这些选择器17A-17M根据确定的结果SEL1转换操作，因此，在相应 的测量计算器7BB中，如果选择第一状态(S000)的测量，则选择并输出路 径存储器7CA的历史记载。另一方面，如果选择第五状态(S100)的测量， 则选择并输出路径存储器7CE的历史记载。第一锁存器16A为这两种转换 锁存值为1的相应固定数据。最后一个锁存器16N输出二进制解码输出 D1。

第三状态(S010)的路径存储器7CC除了图20所示的结构之外与第二路 径存储器7CB相同，有选择地接收第二或第六路径存储器7CB或7CF的历 史记载而不接收第一或第五路径存储器7CA或7CE的历史记载，由第一锁 存器16A锁存值为0的固定数据来替代对应于接收的历史记载的值为1的 固定数据，此历史记载发送的目的地是不同的，并且选择器17A-17M的转 换信号也是不同的。

第四状态(S011)的路径存储器7CD除了图20所示的结构之外与第二路 径存储器7CB相同，有选择地接收第二或第六路径存储器7CB或7CF的历 史记载而不接收第一或第五路径存储器7CA或7CE的历史记载，此历史记 载发送的目的地是不同的，并且选择器17A-17M的转换信号也是不同的。

第五状态(S100)的路径存储器7CE除了图20所示的结构之外与第二路 径存储器7CB相同，有选择地接收第三或第七路径存储器7CC或7CG的 历史记载而不接收第一或第五路径存储器7CA或7CE的历史记载，由第一 锁存器16A锁存值为0的固定数据来替代对应于接收的历史记载的值为1 的固定数据，此历史记载发送的目的地是不同的，并且选择器17A-17M的 转换信号也是不同的。

第六状态(S101)的路径存储器7CF除了图20所示的结构之外与第二路 径存储器7CB相同，有选择地接收第三或第七路径存储器7CC或7CG的 历史记载而不接收第一或第五路径存储器7CA或7CE的历史记载，此历史 记载发送的目的地是不同的，并且选择器17A-17M的转换信号也是不同 的。

第七状态(S110)的路径存储器7CG除了图20所示的结构之外与第二路 径存储器7CB相同，有选择地接收第四或第八路径存储器7CD或7CH的 历史记载而不接收第一或第五路径存储器7CA或7CE的历史记载，由第一 锁存器16A锁存值为0的固定数据来替代对应于接收的历史记载的值为1 的固定数据，此历史记载发送的目的地是不同，并且选择器17A-17M的转 换信号也是不同的。

由于这些构造，当路径存储器7CA-7CH接收预定级数的历史记载时， 相同的历史记载保持在相应的锁存器中。因此，在维特比解码器7中，从 路径存储器7CA-7CG的任何一个的最后一个锁存器16N中获得二进制解码 输出D1。

然而，在这种类型的记录与再生系统中，可以通过增加码间干扰长度 m来增强识别再生数据的能力。如上所述，由于码间干扰长度m而引起的 状态S的数量能用2(m-1)来表示，因此码间干扰长度m增加时，状态的数量 通过其指标和参数而增加。另一方面，在现有技术的维特比解码器7中， 要求测量计算器7BA-7BH和路径存储器7CA-7CH的数量与状态的数量相 同，并且当状态数量增加时，此结构变得非常复杂。

在这种类型的记录与再生系统中，考虑到电路的规模，必须容忍某一 长度的码间干扰长度m。

因此，鉴于上面问题，本发明的目的是提供一种能利用简单结构实现 最大似然解码的数据解码设备和数据解码方法。

为解决上述问题，在根据本发明的数据解码设备或数据解码方法中， 从输入信号中检测一个时钟间隔期间的逻辑电平反转定时，有效地利用一 个时钟识别误差来校正识别输入信号的临时识别结果，根据此校正的临时 识别结果限制能从输入信号中获得的状态转换的数量，并检测这些限制的 状态转换之中最可几的状态转换，以便输出输入信号识别结果。

还有，在根据本发明的数据解码设备或数据解码方法中，通过有效地 利用一个时钟识别误差识别输入信号来获得临时识别结果，在逻辑电平反 转间隔发生在比输入信号中允许的逻辑电平反转间隔更短的间隔中时校正 逻辑电平反转间隔，根据此校正的临时识别结果限制能从输入信号获得的 状态转换的数量，并检测这些限制的状态转换之中最可几的状态转换，以 便输出输入信号识别结果。

图1是表示根据本发明第一实施例的再生设备的方框图。

图2是表示图1的再生设备中的临时识别器的方框图。

图3A-图3C是用于描述图2的临时识别器的操作的信号波形图。

图4A-图4D是用于描述图2的临时识别器中信号波形检测电路的信号 波形图。

图5A和图5B是表示数字再生信号的转换的状态转换图。

图6是表示图1的再生设备中最大似然解码器的方框图。

图7是表示图6的最大似然解码器中分支测量计算器的方框图。

图8是表示图7的分支测量计算器中测量计算器的方框图。

图9是表示图7的分支测量计算器中另一个分支测量计算器的方框 图。

图10是表示图6的最大似然解码器中路径存储单元的方框图。

图11是表示图10的路径存储单元中路径存储器的方框图。

图12是表示第二实施例中最大似然解码器的方框图。

图13是表示图12的最大似然解码器中分支测量计算器的方框图。

图14是表示EPR4中的状态转换的表。

图15是图14的状态转换图。

图16是表示使用现有技术维特比解码器的再生设备的方框图。

图17是表示图16的维特比解码器的方框图。

图18是表示图17的维特比解码器中分支测量计算器的方框图。

图19是表示图18的维特比解码器中路径存储单元的方框图。

图20是表示图19的其余部分的方框图。

现在将结合适当的附图详细描述本发明。 (1)实施例1 (1-1)第一实施例的结构。

图1是表示根据本发明一个实施例的再生设备的方框图。在此再生设 备21中，与上面在图16中描述的再生设备1相同的那些特征用相应的符 号来表示，并且将不重复其描述。在此再生设备21中，通过参照临时识别 器22中的临时识别结果D3在最大似然解码器23中处理数字再生信号 DRF，以便获得二进制识别输出D1。

具体地，在再生设备21中，均衡并输出再生信号RF，以便时钟在利 用二进制化电路3进行二进制化之后能利用PLL电路4进行再生，和以便 由此二进制化电路3输出的二进制化信号S2能利用PLL电路4输出的时钟 CK进行锁存，而且临时识别结果D3输出有效地等于解码输出D1。具体 地，再生均衡器24利用例如PR(1，1)将再生信号RF变换为均衡的信号，并 输出此信号。

如图2所示，临时识别器22通过在锁存器(R)26中根据时钟CK顺序 锁存二进制化电路3的输出信号S2生成临时识别结果D2。

这里，如图3A-图3C所示，通过锁存利用时钟CK(图3A和图3B)二 进制化PR(1，1)均衡信号所得到的二进制化信号S2，与数字再生信号DRF 通过EPR4均衡信号经受二进制识别的情况相比，能在幅度方向上获得21/2 倍的识别余量(identification margin)(即，幅度容限(amplitude tolerance))。

在临时识别器22中，当锁存此二进制化信号S2时，利用借此作为生 成时钟CK基础的再生均衡器24的输出信号与二进制化电路3的阈值相交 的定时(在此实施例的情况下，如图3所示，时钟CK的边缘所在的定时)， 锁存顺序二进制化信号S2。

因此，在此识别结果D2(图3C)中，由于定时与限幅电平相交，所以每 个边缘的定时相对于记录期间相应的记录代码具有相同的相位(下文称为用 符号a表示的前缘定时)，或者延迟一个时钟(下文称为用符号b表示的后缘 定时)，因此在临时识别结果D2中，此识别包含误差。

与利用奈奎斯特均衡获得的数字再生信号DRF只经过二进制识别的情 况相比，在相位方向上利用两倍的识别余量来执行识别，所以在每个边缘 中有一个时钟识别误差，但是，除了这一个时钟识别误差之外，能够非常 正确地识别记录代码。

如果利用具有非常小的相位容限的定时锁存二进制化信号S2来以此方 法生成临时识别结果D2，如图4A-图4D所示，如果只有二进制化信号S2 的信号电平的一个时钟周期出现(图4A和图4B)，则存在着在临时识别结果 D2(图4C)中，由于抖动等原因，不可能锁存此信号电平的外部特征的危险 性。

因此，在临时识别器22(图2)中，在独立波形检测电路27中，由锁存 器(R)28利用时钟CK的下降沿定时顺序锁存二进制化信号S2，锁存结果 由相继的延迟电路(D)29与30顺序传送，从而利用与临时识别结果D2相差 1/2时钟周期的定时获得三个连续时钟的锁存结果。

在独立波形检测电路27中，三个连续时钟的锁存结果之中具有延迟电 路29输出的中间定时的锁存结果的逻辑电平由反转器31进行反转，并与 其他锁存结果一起输入到AND(“与”)电路32。以这种方式，在二进制化 信号S2的信号电平在负侧的一个时钟内下降时独立波形检测电路27利用 此逻辑电平下降的负独立波形生成检测信号S2N。

同样地，在独立波形检测电路27中，三个连续时钟的锁存结果之中具 有锁存器28与延迟电路30输出的第一与最后定时的锁存结果的逻辑电平 由反转器33与34进行反转，并与其他锁存结果一起输入到AND电路35。 以这种方式，在二进制化信号S2的信号电平在正侧的一个时钟内上升时此 独立波形检测电路27利用此逻辑电平上升的正独立波形生成检测信号 S2P。

在临时识别器22中，尽管临时识别结果D2是通过根据时钟CK的边 缘定时锁存二进制化信号S2生成的，但具有负独立波形的检测信号S2N与 具有正独立波形的检测信号S2P是利用门电路36(图4D)进行叠加的，并且 输出由此门电路36输出的信号作为临时识别结果D3。

最大似然解码器23(图1)通过根据此临时识别结果D3处理数字再生信 号DRF输出作为对再生信号RF执行最大似然性确定的结果的解码输出 D1。

从图5A和图5B中临时识别结果D3(图5A)与状态转换(图5B)之间的 关系中可看到，此临时识别结果中的边缘定时相对记录代码延迟一个时 钟，或者本身是正确的定时，因此此临时识别结果D没有准确地反映状态 转换。

然而，应该明白，例如，如果数据传送开始时在时间k-1合并到状态 (S000)，则数字再生信号DRF有可能分别在时间k与k+1分开为两条路 径，而如果此临时识别结果D2在时间k出现，则在时间k+1不能得到通 向状态S000的路径。换言之，如果此临时识别结果D3利用前缘定时出现， 数字再生信号DRF在时间k转换到状态(S001)，而如果此临时识别结果D2 利用后缘定时出现，则它在后一时间k-1转换到状态(S001)。

在图5A与图5B中，由临时识别结果D3中的比特反转噪声而引起的 变化利用箭头表示，并且使用对应于前缘与后缘的符号a与b和表示未规定 具体比特反转的符号*将前三个时钟间隔中的临时识别结果D3进行比较来 表示路径。因此，从时间k-1到时间k的路径b**是对应于其中在时间k在 临时识别结果D3中后缘是正确的情况的路径，下一条路径bb*是在时间k 和k+1在临时识别结果D3的比特反转中后缘是正确的情况的路径，类似 地，直至时间k+2的随后路径用路径bb*来表示。

同样，路径aa*是相应于在时间k在临时识别结果D3中前缘是正确的 情况的路径，而随后的路径a**与ab*是分别对应于在时间k和k+1在临 时识别结果D3的比特反转中前缘是正确的情况和在时间k+1后缘是正确 的同时前缘在时间k是正确的情况的路径。

通过以这种方式描述基于前三个时钟间隔中的临时识别结果D3的比 特反转的路径，在EPR4中，具有获得直到一个合并的可能性的路径能根 据前面紧邻三个比特的临时识别结果D3来确定。因此，为了指定临时识别 结果D3的状态，由于一个时钟的临时识别结果D3包括一个时钟误差，所 以能利用关于前面紧邻三个比特与前面紧邻一个比特的临时识别结果D3 指定导致直到一个合并的路径。

换言之，对于一个比特的临时识别结果D3的可能状态转换，不能得到 除了利用从前面紧邻三个比特到前面紧邻一个比特的临时识别结果D3指 定的那些状态转换之外的状态转换，于是，如果从计算中排除利用从前面 紧邻三个比特到前面紧邻一个比特的临时识别结果D3估算的那些状态转 换之外的状态转换，则能相应地简化解码电路的结构。

在EPR4中，由于码间干扰长度为4比特，在临时识别结果D3中，在 逻辑电平反转一次时发生路径分开，并且分开的路径在四个时钟之后合并 在一起。在图5的情况中，如果由于第一比特反转而从计算中排除一条路 径，并且如果在此周期期间在临时识别结果D3中比特反转不是连续的(即， 如果在四个时钟间隔中比特反转发生最多达三次)，那么，其中对应于第一 比特反转符号a与b是不同的路径如同在相对于用符号aab表示的路径的、 用符号bab表示的路径的情况下一样进行合并。

因此在这种情况下，对于合并的路径aab与bab而言，如果指定测量并 选择相应的临时识别结果，则能从路径aab、bab中选择出可能路径，以便 获得相应的识别结果。

通过根据包括一个时钟间隔的识别误差的临时识别结果计算测量，因 此明白：根据此实施例，计算能从EPR4中的数字再生信号DRF中得到的 状态数量一半的最多4种状态的测量是合适的。具体地，在图5所示的示 例中，在是时间k的第四时钟的时间k+3，在时间k由于比特反转而分 开的路径bbb、abb合并。可以注意到：在图5的示例中，路径在状态(S000) 与(S001)中不合并。这表示：虽然除图5所示的示例之外路径bab、baa的 确合并，但由于还在时间k+1在临时识别结果D3中存在比特反转的事实 而利用临时识别结果排除这些路径bab、baa。

在此时间k+1分开的路径也在从该时间k+1开始的第四时钟的时 间k+4合并。因此，如果在此合并点上从分支测量的总和中选择一条路 径，则能确定在时间k+1对于比特反转是前缘正确还是后缘正确。

因此，根据本实施例，代替八个状态(S000-S111)的是，可以对状态进 行估算以便从此临时识别结果D3中前面三个时钟间隔中的临时识别结果 D3计算相应的测量，并且能从该测量确定指定此路径的似然性。换言之， 对于根据前面三个时钟间隔中的临时识别结果D3认为可能的路径aaa- bbb，逐次设置相应的基准幅度值，根据此基准幅度值逐次计算测量，并在 合并点上，通过确定二条合并路径的测量来选择一条路径。

在图5的描述中，符号*用来表示没有指定相应临时识别结果D3中的 比特反转，但是在下文中，为方便起见，将利用a或b来代替此符号*。

对于路径aaa至bbb，如果对分支测量逐次求和来确定似然性，则对于 未限制d＝1的编码方案而言，比特反转可以逐次发生在临时识别结果D3 中，如在图5中的时间k+11至k+14所示。

在这种情况下，在时间k+10分开的路径在时间k+14合并，但是 又分开，并且由于码间干扰长度为4比特，由符号aabb指定导致状态(S001) 的路径。然而，由于临时识别结果D3，具有此符号aabb的路径由于具有 符号babb的路径而没有到达状态(S001)，因此可以通过逐次计算测量由符 号abb指定此路径。换而言之，在这种情况下，在时间k+14之前的时间 上，设置相应的基准幅度值为对应于每种状态的预定值，并计算具有大值 的测量，以便从测量的选择中排除不可能的路径，而且能按如上所述的那 样逐次选择路径。

利用符号aaaa指定导致状态(S010)的路径，并且同样在这种情况中， 在路径baaa由于临时识别结果D3的原因未到达状态(S010)时，能通过逐次 计算测量利用符号aaa指定此路径，并且同样地能按如上所述的那样逐次选 择路径。 

还有，利用符号aaab指定到达状态(S011)的路径，并且同样在这种情 况中，在路径baab由于临时识别结果D3的原因未到达状态(S010)时，能通 过逐次计算测量利用符号aab指定此路径，并且同样能按如上所述的那样逐 次选择路径。

另一方面，对于状态(S101)，具有符号bbbb的路径与具有符号abbb的 路径合并，并且在具有符号bbbb与abbb的路径中，路径abb、bbb由于临 时识别结果D3而转换到状态(S101)。因此，通过如上所述处理与选择由于 这些路径abb、bbb而引起的测量，这些路径能被描述为具有符号bb*的路 径。

然而，至于由于前面三个时钟间隔中的临时识别结果D3而成为可能路 径的路径aaa-bbb，如果逐次设置相应的基准幅度值来逐次计算测量，在此 状态(S101)中合并的导致符号abbb的路径abb可以以与对应于关于状态 (S001)的前述符号aabb的路径abb相同的方式进行描述。

换而言之，至于由于前面三个时钟间隔中的临时识别结果D3而成为可 能路径的路径aaa-bbb，在逐次计算测量时，不限制d＝1，和码间干扰长 度为4，而且在临时识别结果D3中存在相继的比特反转、则很难区分逐次 对应于导致不同状态的前缘、前缘、后缘与后缘的路径。因此，根据此实 施例并且只在这种情况下，设置另一基准幅度值。也从此基准幅度值中计 算另一分支测量，并且在一个测量处理电路中，等待对应于符号aabb的路 径abb的处理，以便利用该另一分支测量来更新此路径测量。

图6是表示最大似然解码器23的具体细节的方框图。在此最大似然解 码器23中，LPS(限制路径选择器)40包括：四个延迟电路，顺序延迟相继 的临时识别结果D3并同时并行输出作为码间干扰长度的四个相继时钟的 临时识别结果D3；和存储器，给四个相继时钟的临时识别结果D4分配地 址并输出相应的输出数据。输出四个相继时钟的这些临时识别结果D3之 中，对应于最接近当前时间的三个时钟的一条路由的基准幅度值Caaa-Cbbb 和对应于四个时钟的基准幅度值Caabb。

一条路由中的基准幅度值Caaa-Cbbb是关于由路径aaa至bbb指定的状 态的基准幅度值。在此，为方便起见，由符号a与b的几个字母表示基准幅 度值Caaa至Cbbb，但是它们不一定是对应于临时识别结果D3中三个反转 的基准幅度值。这里，由于它们是通过给四个相继时钟的临时识别结果D3 分配地址而输出的基准幅度值，因此，如果在临时识别结果D3中没有发生 比特反转，则在图6中将其设置为对应于利用上述符号*表示所转换到的状 态的基准幅度值。基准幅度值Caabb是关于利用路径aabb指定的状态的基 准幅度值。

在以这种方式输出基准幅度值时，对于对应于由于临时识别结果D3 而不可能转换到的状态的基准幅度值，LPS 40输出预定的值，以便在下一 个分支测量的计算中获得大值。

如果临时识别结果D3经受了比特反转，LPS 40输出路径选择信号 Cmp，在此信号中出现具有从此比特反转的定时开始延迟了码间干扰长度 的定时的逻辑电平。具体地说，此路径选择信号Cmp表示在此比特反转的 定时上分开的路径合并的定时，并且此信号发出测量选择的命令。

LPS 40输出相继比特反转识别信号Ct，在此信号中此逻辑电平在四个 比特反转依次发生时出现。LPS 40也将临时识别结果D3延迟一个预定间 隔，为对应于前缘是正确的情况的定时和后缘是正确的情况的定时分别生 成基准信号PRDA与PRDB，并将这些基准信号PRDA、PRDB作为初始 设置信号输出。

BMC(分支测量计算器)41通过在基准幅度值Caaa至Cbbb、Caabb与 数字再生信号DRF之间执行下列等式的计算来计算分支测量BMaaa- bmbbb、BMaabb。

BMaaa＝(Z-Caaa)2

BMaab＝(Z-Caab)2

BMaba＝(Z-Caba)2

BMabb＝(Z-Cabb)2

BMbbb＝(Z-Cbbb)2

BMbba＝(Z-Cbba)2

BMbab＝(Z-Cbab)2

BMbaa＝(Z-Cbaa)2

BMaabb＝(Z-Caabb)2   ……(3)

ACS(加法比较选择器)42相加分支测量BMaaa-bmbbb、Bmaabb来计 算路径测量，并从此测量中输出路径选择信号SELaa-SELbb。

图7是表示ACS 42的方框图。ACS 42包括分别对应于两条合并路径 的4个不同的测量计算器43AA至43BB。这些测量计算器43AA至43BB 包括假定在临时识别结果D3的前面二个的比特反转中前缘定时都是正确 的测量计算器43AA、假定在这两个比特反转中前缘与后缘定时都是正确的 测量计算器43AB、假定后缘与前缘定时都是正确的测量计算器43BA和假 定两个后缘定时都是正确的测量计算器43BB。

如图8所示，第一测量计算器43AA利用加法器电路(ADD)45与延迟 电路(D)46相加分支测量BMaaa。在路径选择信号Cmp出现在合并中时， 测量计算器43AA利用插入在此求和再循环环路中的选择器(SEL)47将此第 一测量计算器43AA选择的路径测量PMaa输出给加法器电路45，并根据 由于合并而由此测量计算器43AA选择的路径测量PMaa对分支测量BMaaa 求和。

测量电路43AA也利用加法器电路(ADD)48与延迟电路(D)49对分支测 量BMbaa求和，并在路径选择信号Cmp出现时，利用插入在此求和再循环 环路中的选择器(SEL)50将第三测量计算器43BA选择的路径测量PMba输 出给加法器电路48。以这种方式，测量计算器43AA根据由于合并而由此 测量计算器43AB选择的路径测量PMab对分支测量BMbaa求和。

当路径选择信号CMp出现时，比较器电路(COMP)51比较加法器电路 45、48的输出值，并输出比较结果，延迟电路52把该比较结果延迟由延 迟电路46、49引起的定时，并输出该结果作为路径选择信号SELaa。选 择器53根据该选择信号SELaa选择延迟电路46、49的输出值。这样，测 量计算器43AA对分支测量求和以产生两个路径测量(双向路径测量？*9)， 根据该路径测量选择具有合并定时的路径，和输出该选择结果。

第三和第四测量计算器43BA、43BB除根据相应的路径分别到选择器 47、48的输入端和到加法器电路45、48的输入端外与第一测量计算器 43AA具有相同结构。因此，同样地，在这些第三和第四测量计算器43BA、 43BB中，也分别对分支测量求和以产生两个路径测量，根据该路径测量通 过合并定时来选择路径，并输出该选择结果。

图9是表明第二测量计算器43AB的方框图。在该测量计算器43AB 中，如同另一个测量计算器43AB中的情况一样，由加法器电路(ADD)54 和延迟电路(D)55对分支测量BMaab相加，在路径选择信号Cmp出现时， 把由插入该求和再循环环路中的选择器(SEL)56在第一测量计算器43AA中 选择的路径测量PMaa输出到加法器电路54。这样，分支测量计算器43AB 根据因合并而由测量计算器43AA选择的路径测量PMaa将分支测量BMaab 相加。

另外，在该测量计算器43AB中，由加法器电路(ADD)57和延迟电路 (D)58将分支测量BMbab相加，在路径选择信号Cmp出现时，把由插入该 求和再循环环路中的选择器(SEL)59在第三测量计算器43BA中选择的路径 测量PMba输出到加法器电路57。这样，分支测量计算器43AB根据因合 并而由测量计算器43BA选择的路径测量PMba将分支测量BMbab相加。

当路径选择信号Cmp出现时，比较器电路(COMP)60比较加法器电路 54、57的输出值，并输出比较结果，延迟电路61把该比较结果延迟由延 迟电路55、58引起的定时，并输出该结果作为路径选择信号SELab。对 应于路径选择信号Cmp的出现，选择器62根据该选择信号SELab选择延 迟电路55、61的输出值。这样，测量计算器43AB对分支测量求和以产生 两个路径测量，根据该路径测量选择具有合并定时的路径，和输出该选择 结果。

另外，测量计算器43AB在加法器电路(ADD)63中将分支测量BMaabb 与路径测量PMaa相加，当出现具有相继比特反转的识别信号Ct时，通过 改变加法器电路54和延迟电路55之间插入的选择器(SEL)64的接触在求和 环路中设定该加法器电路63的输出值。因此，当在一个时钟周期中相继出 现四次比特反转时，如同另一个测量计算器中的情况一样，测量计算器 43AB处理与一个基准幅度值Caaa至Cbbb对应的路径测量，输出选择信号 SELab和路径测量PMab，并用与剩余的基准幅度值Caabb对应的分支测量 BMaabb和路径测量PMaa更新路径测量。

PMU(路径存储单元)70根据ACS 42输出的选择信号SELaa至SELbb 接收由临时识别结果D3引起的基准信号PRDA、PRDB，并由此输出解码 输出D1。

具体地说，如图10所示，路径存储单元70包括与每个路径对应的选 择器组71AA至71BB，和与选择器组71AA至77BB对应的移位寄存器组 (SR(aa)至SR(bb))72AA至72BB，并分别接收对应的历史记载，以产生解 码输出D1。

图11是表明第一选择器组71AA和移位寄存器组72AA的方框图。移 位寄存器组72AA包括预定数量串联排列的锁存器(锁存器的数量等于或大 于合并的路径的数量，一般是相当于16至32比特的数量)(D)73A-73N。选 择器组71AA包括有选择地输出刚好前一个锁存器的历史记载或由与第三 移位寄存器组72BA对应的锁存器锁存至下一个锁存器的历史记载的选择 器(SEL)74A至74M，选择器(SEL)74A至74M插在这些锁存器73A至73N 之间。

路径选择信号Cmp出现时，这些选择器(SEL)74A至74M根据选择信 号SELaa输出由第三移位寄存器组72BA引起的历史记载或由刚好前一个 锁存器锁存至下一个锁存器的历史记载，当路径选择信号Cmp下降时，它 们输出由刚好前一个锁存器锁存至下一个锁存器的历史记载。

在LPS 40输出的基准信号PRDA、PRDB中，第一锁存器73A输入 与前缘是正确的情况对应的基准信号PRDA作为初始值，而最后一个锁存 器73N输出解码输出D1。

在相同的结构中，第二选择器组71AB和移位寄存器组72AB包括有选 择地输出由第一移位寄存器组72AA引起的历史记载和由第三移位寄存器 组72BA引起的至下一个锁存器的历史记载的选择器74A至74M。当路径 选择信号Cmp出现时，根据选择信号SELaa将这些移位寄存器组72AA或 72BA的历史记载输出到下一个锁存器，当路径选择信号Cmp下降时，仅 移位历史记载。从而以相同方式生成解码结果D1。

在相同的结构中，第三选择器组71BA和移位寄存器组72BA包括有选 择地输出由第二移位寄存器组72AB引起的历史记载和由第一移位寄存器 组72BB引起的至下一个锁存器的历史记载的选择器74A至74M。当路径 选择信号Cmp出现时，根据选择信号SELba将这些移位寄存器组72AB或 72BB的历史记载输出到下一个锁存器，当路径选择信号Cmp下降时，仅 移位历史记载。从而以相同方式生成解码结果D1。

在相同的结构中，第四选择器组71BB和移位寄存器组72BB包括有选 择地输出由第二移位寄存器组72AB引起的历史记载和其自身至下一个锁 存器的历史记载的选择器74A至74M。当路径选择信号Cmp出现时，根 据选择信号SELbb将这些历史记载输出到下一个锁存器，当路径选择信号 Cmp下降时，仅移位历史记载。从而以相同方式生成解码结果D1。 (1-2)第一实施例的作用

在上述结构中，在再生装置21(图1)中，由再生均衡器24均衡从例如 硬盘之类的记录介质再生的再生信号RF，以便可通过二进制化识别或锁定 再生信号RF，并由二进制化电路3二进制化。把作为结果获得的二进制信 号S2输入到PLL电路4，并在其中再生时钟CK。

根据临时识别器22(图2和3)中的时钟CK的生成基准侧上的边缘顺序 地锁存二进制信号S2，并由此有效地由一个时钟识别误差识别作为输入信 号的再生信号RF，以便在再生装置21中产生临时识别结果D2。

这样，在再生装置21中，可用足够的幅度容限和相位容限临时识别再 生信号RF，可简单和确切地检测最终识别结果D1。

另外，在该临时识别器22的独立波形检测电路27中，以相对于用于 产生临时识别结果D2的定时1/2时钟周期的定时偏移顺序锁存二进制信号 S2，由AND电路32、35确定三个相继时钟锁存结果的逻辑电平，由此从 再生信号RF检测一个时钟间隔期间逻辑电平反转的定时，从门电路(图4) 输出通过校正前一个临时识别结果D2获得的临时识别结果D3。

因此，在再生装置21中，当通过用一个时钟误差识别再生信号RF来 产生临时识别结果D3时，即使是再生信号RF的相位因抖动等造成较大改 变时，仍能正确地临时识别再生信号RF。

与此同时，再生均衡器24均衡再生信号RF，模拟/数字转换电路5把 再生信号RF模拟/数字转换成数字再生信号。然后，再生均衡器25对该数 字再生信号进行奈奎斯特均衡，并由此生成作为来自EPF 4的均衡信号的 再生信号DRF。

在最大似然解码器23中，根据临时识别结果D3限制可从该数字再生 信号DRF获得的状态转换数量，检测这些所限制的转换的最可几状态转换 以产生识别结果D1。

具体地说，在最大似然解码器23(图6)中，临时识别结果D3输入到PS 40，根据四个相继时钟的识别结果顺序生成与路径对应的基准幅度值Caaa 至Cbbb、Caabb、由后续分支测量计算器41计算作为数字再生信号DRF 相对于基准幅度值Caaa至Cbbb、Caabb的距离的分支测量BMaaa至 BMbbb、BMaabb。

在后面的分支测量计算器42(图7)中，分支测量BMaaa至BMbbb、 BMaabb输入到每个合并路径的分支测量计算器43AA至43BB，通过用测 量计算器43AA至43BB(图8)中的加法器电路45和延迟电路46或加法器电 路48和延迟电路49求和来对分支测量求和以计算路径测量，比较器51在 从识别结果D3中的比特反转起经过四个时钟后该路径合并的定时来比较 路径测量。

因此，在最大似然解码器23中，确定合并路径的那一条是可几的，该 确定结果输出到后续路径存储单元70作为选择信号SELaa至SELbb，由选 择器47、50设定该选择的路径测量作为分支测量求和基准。

此时，在最大似然解码器23中，根据该临时识别结果D3的三个相继 时钟的逻辑电平生成一个路由的基准幅度值Caaa至Cbbb，为一个路由检 测数字再生信号DRF与这些基准幅度值Caaa至Cbbb的距离以计算分支测 量，并计算路径测量。这样，最大似然解码器23消除不能获得的状态转换， 并限制可从这些数字再生信号DRF获得的状态转换。总之，测量计算器对 四个路由计算路径测量以确定最大似然，并且也对后面的路径存储器由四 个路由进行处理。因此，可通过简单的结构对数字再生信号进行最大似然 解码。

在对于一个路由的这些基准幅度值Caaa至Cbbb中，将不可能转换的 路径的分支测量设定成大值，因此，即使从路径因一个比特反转而分开时 到其在四个时钟后合并时出现三个比特反转，也可根据临时识别结果D3对 数字再生信号正确地进行最大似然解码。

另外，当存在由临时识别结果D3的四个相继时钟的逻辑电平引起的相 继比特反转时，分开生成假设前缘、前缘、后缘、后缘正确的路径的基准 幅度值Caabb(图6和9)，通过等待对应路径的确定和用该分值测量BMaabb 更新对应的路径测量来为该基准幅度值Caabb计算分值测量BMaabb，即 使在数字再生信号DRF允许相继比特反转的编码方案的情况下也能正确地 进行最大似然解码。

因此，在最大似然解码器23中，由于以这种方式检测的选择信号SELaa 至SELbb，由后面的路径存储单元70(图10、11)中的对应临时识别结果 PRDA、PRDB造成顺序接收历史记载，并生成解码结果D1。 (1-3)第一实施例的优点

在上面的结构中，用一个时钟识别误差临时识别再生信号RF，由再生 信号RF检测在一个时钟间隔期间逻辑电平反转的定时以校正临时识别结 果D2，根据该临时识别结果D3限制可从数字再生信号DRF获得的状态转 换。因此，即使是在比特反转发生在一个时钟间隔期间的编码方案中，也 可用简单的结构进行最大似然解码。

具体地说，通过把可从数字再生信号DRF获得的状态转换限制为与临 时识别结果D3中的逻辑电平反转对应的数字再生信号DRF的状态转换， 和在其中将临时识别结果D3中的逻辑电平转换延迟一个时钟周期的定时 上的数字再生信号DRF的状态转换，与现有技术相比，可有效地将测量计 算器的结构减小1/2。

另外，对距与数字再生信号DRF的码向干扰长度有关的临时识别结果 D3的n-1(3)个比特反转对应的基准幅度值Caaa至Cbbb的距离BMaaa至 BMbbb求和，计算一个路由的几率BMaa至BMbb，输出作为该几率的确 定结果的选择信号SELaa至SELbb，当前缘、前缘、后缘、后缘对临时识 别结果D3的n个相继比特来说正确时，由距与预定逻辑电平对应的基准幅 度值Caabb的距离BMaabb更新与一个路由的上述几率BMaa至BMbb对应 的几率Mab，因此，即使测量计算器等的结构有效地减小到1/2，也肯定 能对比特反转发生在一个时钟间隔期间的解码方案中的记录码解码。 (2)实施例2

在该第二实施例中，利用EEPR4对再生信号进行最大似然确定。在第 二实施例中，该结构除再生均衡器24、25和最大似然解码器的结构不同 外，与图1描述的上述再生装置的结构相同，因此在此不再重复其说明。

图12是表示根据该实施例的最大似然解码器80的方框图。把因EEPR 4而作为均衡信号的数字再生信号DRF输入到该最大似然解码器80。如同 第一实施例的最大似然解码器23的情况一样，最大似然解码器80根据临 时识别结果D3限制可从数字再生信号DRF获得的状态转换，并从这些所 限制的状态转换检测最可几的状态转换，以便输出数字再生信号DRF的识 别结果。因此，同样在该实施例中，即使是对允许一个时钟的比特反转的 编码方案而言，也可用简单的结构对数字再生信号DRF解码。

在此，数字再生信号DRF的码间干扰长度为5，路径对应于临时识别 结果D3的比特反转而分离，并在第五时钟合并。另外，在不限制d的编码 方案的情况下，逻辑电平在五个时钟的间隔期间最多反转五次。

因此，这种情况下，以与第一实施例的最大似然解码器23相同的方式 处理数字再生信号DRF，并用8个测量计算器和路径存储器对数字再生信 号DRF解码。

具体地说，以与第一实施例中描述的LPS 40相同的方式，LPS 81针 对与临时识别结果D3的四个相继比特对应的一个路由输出基准幅度值 Caaaa至Cbbbb，和与临时识别结果D3的五个相继比特对应的基准幅度值 Caabb。Caaaa至Cbbbb是与路径aaaa、baaa、aaab、baab、aaba、 baba、abaa、bbaa、aabb、babb、abba、bbba、abab、bbab、abbb、 bbbb对应的基准幅度值。基准幅度值Caabb是前缘、前缘、后缘、后缘对 于临时识别结果D3中的比特反转来说是正确的情况下的基准幅度值。

在分别对应于针对表示与临时识别结果D3中的比特反转相对应的路 径合并的选择信号Cmp，和五个比特反转相继发生时出现逻辑电平的相继 比特反转识别信号Ct，当前缘是正确的且后缘也是正确的时的情况的定时 上，LPS 81输出基准信号PRDA、PRDB。

分支测量计算器82计算并输出作为数字再生信号距这些基准幅度值 Caaaa至Cbbbb、Caabb的距离的分支测量BMaaaa至BMbbbb、 BMaabbb。由下面的等式进行该计算：

BMaaaa＝(Z-Caaaa)2

BMbaaa＝(Z-Cbaaa)2

BMaaab＝(Z-Caaab)2

BMbaab＝(Z-Cbaab)2

BMaaba＝(Z-Caaba)2

BMbaba＝(Z-Cbaba)2

BMabaa＝(Z-Cabaa)2

BMbbaa＝(Z-Cbbaa)2    ……(4)

BMaabb＝(Z-Caabb)2

BMbabb＝(Z-Cbabb)2

BMabba＝(Z-Cabba)2

BMbbba＝(Z-Cbbba)2

BMabab＝(Z-Cabab)2

BMbbab＝(Z-Cbbab)2

BMabbb＝(Z-Cabbb)2

BMaabbb＝(Z-Caabbb)2  ……(5)

分支测量计算器83处理这些分值测量BMaaaa至BMbbbb、 BMaabbb，以便输出路径选择信号SELaaa至SELbbb。

图13是表示该分支测量计算器83的方框图。它包括针对一个路由计 算与基准幅度信号Caaa至Cbbb对应的路径测量并选择路径的8个测量计 算器83AAA至83BBB。如同上述第一实施例一样，对于具有码间干扰长 度为5的数字再生信号DRF，在不限制d的编码方案的情况下，可能发生 在一个时钟中相继发生比特反转，直到分开的路径在第五时钟合并为止。

因此，这种情况下，在由8个测量计算器83AAA至83BBB处理期间， 对于与临时识别结果D3中的相继比特反转中的前缘、前缘、后缘、后缘逐 次对应的路径，可能难以区分向不同状态转换的路径。

通过比较图5对此进行说明，路径在时间k+15，而不是在时间k+ 14合并，并生成代码aabbb、aaaaa、aaaab、aaabb、bbbbb、abbbb。 路径aaaaa和aaaab从路径aaaa分开，选择路径并在第一和第二测量计算器 83AAA和83AAB中接收路径测量。

在路径bbbbb和abbbb的情况下，在8个测量计算器83BBB中比较和 选择这些部分。另一方面，在第一路径aabbb的情况下，如同第一路径aabb 的情况一样，等待针对一个路由处理对应的分支测量，更新路径测量，并 由此在第四测量计算器83AABB中进行路径测量处理。

因此，对于码间干扰长度5，即使在对d没有限制的编码方案的情况 下，最大似然解码器80也利用简单的结构对数字再生信号DRF解码。

路径存储单元84根据这些选择信号SELaaa至SELbbb有选择地接收临 时识别结果PRDA、PRDB，从而输出解码结果D1。

根据第二实施例，即使当码间干扰长度为5时，也可获得与第一实施 例相同的优点。 (3)其它实施例

在上述实施例中，描述了通过对与基准幅度值的差值取平方来计算分 支测量的情况，但本发明不限于此，并且也可广泛应用于采取与基准幅度 值的差值的绝对值作为分支测量的情况。

根据上述实施例，描述了码间干扰长度是4或5的情况，但本发明不 限于此，并且也可广泛应用于其它码间干扰长度的情况。

根据上述实施例，描述了使用EPR4或EEPR4的情况，但本发明不限 于此，并且也可广泛用于其它编码方案。

根据上述实施例，描述了由再生均衡器逐次均衡再生信号的情况，但 本发明不限于此，例如，依据发送路径的传输特性，可以并行排列用于临 时识别的均衡器和用于最大似然解码的均衡器。

另外，根据上述实施例，描述了对d没有限制，并且检测独立波形以 校正识别结果的情况，但本发明不限于此。例如，可能出现，在临时识别 结果中检测等于或小于最小反转宽度的比特反转，但即使通过校正等于或 小于该最小反转宽度的比特反转来由临时识别结果限制进行转换的状态， 也仍可进行最大似然解码。

根据本发明的上述实施例，从输入信号检测逻辑电平在一个时钟间隔 期间反转的定时，通过来自该检测结果的实际上一个时钟识别误差校正识 别该输入信号的临时识别结果，并限制根据该临时识别结果可从该输入信 号获得的状态转换，从而可通过简单的结构进行最大似然解码。

另外，在临时识别结果中，当逻辑电平反转发生在比输入信号中允许 的逻辑电平反转间隔短的间隔中时，首先将该逻辑电平反转间隔校正成上 述允许的逻辑电平反转间隔，然后限制可根据该临时识别结果从该输入信 号获得的状态转换，以便可通过简单的结构进行最大似然解码。