디지털 신호를 아날로그 신호로 변환하는 장치

디지털 신호를 아날로그 신호로 변환하는 장치{A DEVICE FOR TRANSFORMING DIGITAL SIGNAL TO ANALOG SIGNAL}

본 발명은 디지털 신호를 아날로그 신호로 변환하는 장치에 관한 것으로서, 특히 일반화된 C-2C 사다리형 커패시터 어레이 구조를 이용하여 디지털 신호의 변환 외에 가산, 감산 등의 연산도 수행할 수 있는 디지털/아날로그 변환 장치에 관한 것이다.

디지털 신호를 아날로그 신호로 변환하는 장치(이하, "디지털/아날로그 변환장치"라고 함)에는 C-2C 사다리형 커패시터 어레이를 이용하는 것이 있는데, 이것의 회로도가 도 1에 도시되어 있다. 도 1에는 4 비트의 디지털 신호를 아날로그 신호로 변환하는 경우이다. 4 비트이므로 4개의 노드(n11, n12, n13, n14)를 가지며, 각 노드 사이에는 2C의 커패시턴스를 갖는 커패시터(101a, 101b, 101c)가 각각 연결되어 있다. 그리고 각각의 노드(n11, n12, n13, n14)에는 1C의 커패시턴스를 갖는 커패시터(103a, 103b, 103c, 103d)의 일단(一端)이 각각 연결되어 있다. 커패시터((103a, 103b, 103c, 103d)의 타단(他端)에는 스위치(107a, 107b, 107c, 107d)가 각각 연결되어 있어서 입력되는 디지털 신호의 값에 따라 기준전압(Vref)을 제공하는 기준전압단자 또는 접지전압(GND)을 제공하는 접지전압단자에 커패시터(107a, 107b, 107c, 107d)의 타단이 선택적으로 연결된다. 예를 들어 입력되는 디지털 신호의 값 (b0, b1, b2, b3)이 (1, 0, 0, 0)이면 스위치(107a)는 기준전압단자에 연결되나 다른 스위치들(107b, 107c, 107d)은 접지전압단자에 연결된다. 커패시터(103a)가 기준전압단자에 연결되면 기준전압(Vref)에 의해 커패시터(103a)에는 전하가 충전된다. 커패시터(103a)에 충전된 전하에 의해 버퍼(111)의 인버팅(-) 입력단에 Vref의 (1/2) ⁴ 의 전압이 나타난다. 이 전압은 버퍼(111)에 의해 버퍼링되어 동일한 크기의 출력신호(Vout)로서 출력된다. 디지털 신호의 값이 (0, 1, 0, 0)이면 버퍼(111)의 인버팅(-) 입력단에 Vref의 (1/2) ³ 의 전압이 나타난다. 즉 일반적인 디지털 신호 (b0, b1, b2, b3)에 대한 출력신호(Vout)는 다음 수학식 1과 표현된다.

Vout = Vref(2

^-4 ·b

₀ + 2

^-3 ·b

₁ + 2

^-2 ·b

₂ + 2

^-1 ·b

₃ )

그런데 이러한 종래의 디지털/아날로그 변환장치는 변환 전후에 회로 내에서 다른 연산, 예를 들어 가산, 감산 등이 요구되면 이러한 기능을 갖는 다른 회로를 별도로 부가해야 하므로 회로가 매우 복잡해지는 문제점이 있다.

따라서 본 발명은 별도의 추가회로를 거의 사용하지 않고, 기존의 디지털/아날로그 변환 기능은 물론 가산, 감산 등의 연산도 수행할 수 있는 디지털/아날로그 변환장치를 제공하는 것을 일 목적으로 한다.

또한 본 발명은 디지털/아날로그 변환은 물론 가산, 감산 등의 연산을 수행할 수 있는 장치를 간단한 구성과 적은 비용으로 구현하는 것을 다른 목적으로 한다.

도 1은 종래의 C-2C 사다리형 커패시터 어레이를 갖는 디지털/아날로그 변환장치의 회로도.

도 2는 본 발명에 의한 디지털/아날로그 변환장치의 회로도.

도 3은 본 발명의 제1 실시예에 의한 디지털/아날로그 변환장치의 회로도.

도 4는 본 발명의 제2 실시예에 의한 디지털/아날로그 변환장치의 회로도.

도 5는 본 발명의 제3 실시예에 의한 디지털/아날로그 변환장치의 회로도.

전술한 바와 같은 목적을 달성하기 위하여 본 발명은 N(≥2)개의 M 비트 디지털 신호를 아날로그 신호로 변환하는 장치에 있어서, 제1 내지 제M 노드와, 상기 제m 노드와 제(m+1) 노드 사이에 연결되며 2NC의 커패시턴스를 갖는 (M-1)개의 제1 커패시터―여기서, 상기 m은 1 내지 (M-1)임―와, 각각이 M개의 제2 트랜지스터로 구성된 N개의 제2 커패시터 그룹―여기서, 상기 제2 트랜지스터는 1C의 커패시턴스를 갖으며, n번째 제2 커패시터 그룹에 속한 m번째 제2 트랜지스터인 경우, 일단은 제m 노드에 연결되고, 타단은 제n 디지털 신호의 하위 제m 비트의 값에 따라 선택적으로 기준전압단자 또는 접지전압단자에 연결됨―과, 일단이 제1 노드에 연결되고, 타단이 접지전압단자에 연결되며 NC의 커패시턴스를 갖는 제3 트랜지스터를 구비한 것을 특징으로 한다.

리셋신호에 의해 제M 노드를 접지전압단자에 선택적으로 연결시키는 리셋 스위치와, 제M 노드에 연결된 버퍼와, 상기 디지털 신호의 극성을 반전시켜 상기 제2 커패시터 그룹에 제공하는 제1 인버팅 수단과, 상기 기준전압단자로부터 인가되는 기준전압의 극성을 반전시켜 상기 제2 커패시터 그룹에 제공하는 제2 인버팅 수단을 모두 또는 선택적으로 더 구비하는 것이 바람직하다.

이와 같은 구성에 의하면 추가회로를 거의 사용하지 않고 디지털/아날로그 변환은 물론 가산, 감산 등의 연산을 또한 수행할 수 있다. 따라서 디지털/아날로그 변환과 함께 가산, 감산 등의 연산이 필요한 경우 회로 구현을 위한 비용이 저렴하게 된다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소 또는 신호를 가리킨다.

먼저 도 2는 본 발명에 의한 디지털/아날로그 변환장치의 회로도이다. 도 2는 M 비트로 구성된 N개의 디지털 신호를 아날로그 신호로 변환하는 장치를 도시하고 있다. 여기서 N은 2 이상이다. 먼저 디지털 신호의 각 비트에 해당하는 M개의 노드(n21, n22 …n2M)가 제공된다. 1C의 커패시턴스를 갖는 M개의 커패시터(201a, 201b …201M)는 하나의 커패시터 그룹(점선으로 표시함)을 형성하고 있으며, M개의 스위치로 구성되며 하나의 디지털 신호에 의해 제어되는 하나의 스위치 그룹에 일단이 연결된다. 다른 일단은 각 커패시터마다 해당하는 노드에 연결된다. N개의 디지털 신호를 입력받을 수 있기 위해 이와 같은 커패시터 그룹과 스위치 그룹이 N개 구비된다. 일단이 노드(n21)에 연결되고, 타단이 접지전압단자에 연결되며 NC의 커패시턴스를 갖는 트랜지스터(105)가 또한 필요한데, 수학식 1에 표시된 바와 같이 2의 가중치를 디지털 신호의 각 비트에 적절히 제공하기 위해서이다. 스위치(109)는 리셋 스위치로서 리셋신호(도시되지 않음)에 의해 제어되며 노드(n2M)를 선택적으로 접지전압단자에 연결시키므로 버퍼(111)의 인버팅(-) 입력단을 리셋시킨다.

도 2에서는 도시되어 있지 않으나, N개의 디지털 신호 중에서 필요한 어떤 디지털 신호의 극성을 반전시켜 커패시터 그룹에 제공하는 인버팅 수단이 더 구비된다. 또한 기준전압단자로부터 인가되는 기준전압의 극성을 반전시켜 커패시터 그룹에 제공하는 인버팅 수단이 더 구비된다.

도 3은 본 발명의 제1 실시예에 의한 디지털/아날로그 변환장치의 회로도이다. 도 3은 2개의 디지털 신호를 가산하는 기능이 부가된 디지털/아날로그 변환장치를 도시하고 있다. 디지털 신호(b ₀₁ , b ₁₁ …b _(M-1)1 )는 스위치 그룹(305)을 제어하여 커패시터(303)가 기준전압단자 또는 접지전압단자에 연결되도록 한다. 다른 디지털 신호(b ₀₂ , b ₁₂ …b _(M-1)2 )는 스위치 그룹(309)을 제어하여 커패시터(307)가 기준전압단자 또는 접지전압단자에 연결되도록 한다. 디지털 신호(b ₀₁ , b ₁₁ …b _(M-1)1 )와 디지털 신호(b ₀₂ , b ₁₂ …b _(M-1)2 )는 각각 수학식 1과 같은 원리로 각 비트의 위치에 따라 2의 가중치를 갖고 V _A 에 영향을 미친다. 이는 두 디지털 신호에 대해 가산(加算) 연산이수행된 결과가 아날로그 신호로서 V _A 로 나타남을 의미한다.

도 4는 본 발명의 제2 실시예에 의한 디지털/아날로그 변환장치의 회로도이다. 도 3과 비교하여 구별되는 것은 디지털 신호(b ₀₂ , b ₁₂ …b _(M-1)2 )의 극성이 인버터(420)에 의해 반전되어 스위치 그룹(309)에 인가된다는 것이다. 다른 동작은 도 3의 경우와 동일하다. 이 경우는 V _A 에 디지털 신호(b ₀₁ , b ₁₁ …b _(M-1)1 )로부터 디지털 신호(b ₀₂ , b ₁₂ …b _(M-1)2 )를 뺀 값에 해당하는 전압이 V _A 에 나타난다. 즉, 도 4에 도시된 회로가 디지털/아날로그 변환은 물론 감산(減算) 연산까지 수행함을 알 수 있다.

도 5는 본 발명의 제3 실시예에 의한 디지털/아날로그 변환장치의 회로도이다. 도 3에 도시된 회로와 비교할 때 구별되는 것은 디지털 신호(b ₀₂ , b ₁₂ …b _(M-1)2 )에 해당하는 커패시터에 극성이 반전된 기준전압(-Vref)이 인가되고 있는 것이다. 다른 동작은 도 3의 경우와 동일하다. 두 디지털 신호가 동일하면 V _A 는 0이 될 것이다. 그러나 두 디지털 신호가 동일하지 않으면 V _A 는 0이 아닌 어떤 값이 될 것이다. 따라서 도 5에 도시된 회로를 이용하여 디지털/아날로그 변환은 물론 두 디지털 신호가 동일한가 여부를 판정할 수 있다.

지금까지 본 발명을 구체화하는 실시예에 관해 설명했는데, 이는 본 발명을 한정하려는 것이 아니다. 따라서 당업자들은 실시예와 관련된 구성에 대해 다양한 변형이나 변경이 본 발명의 권리범위 안에서 가능함을 주목하여야 한다. 본 발명의권리범위는 원칙적으로 후술하는 특허청구범위에 의하여 정하여진다.

전술한 바와 같은 구성에 의하여 디지털/아날로그 변환은 물론 추가회로를 거의 사용하지 않고 가산, 감산 등의 연산을 또한 수행할 수 있다는 효과가 있다. 따라서 디지털/아날로그 변환과 함께 가산, 감산 등의 연산이 필요한 경우 회로 구현을 위한 비용이 저렴하게 된다.