터보 디코더에 대한 소프트 판정 입력 메트릭을 계산하는방법 및 장치

터보 디코더에 대한 소프트 판정 입력 메트릭을 계산하는 방법 및 장치{METHOD AND APPARATUS FOR COMPUTING SOFT DECISION INPUT METRICS TO A TURBO DECODER}

발명의 배경

I. 발명의 기술분야

본 발명은 일반적으로 통신 분야에 관한 것으로서, 더욱 구체적으로는 터보 디코더에 대한 소프트 판정 입력 메트릭의 계산에 관한 것이다.

II. 배경기술

디지털 데이터의 전송은 내재적으로 간섭하는 경향이 있고, 이는 전송된 데이터에 에러를 발생시킬 수 있다. 전송된 데이터에 에러가 발생하였는지를 가능한 신뢰성있게 판단할 수 있는 에러검출방식이 제안되어 왔다. 예를 들면, 데이터를 패킷으로 전송하고 패킷 데이터의 체크섬(checksum) 을 운반하는 16 비트 길이의 순환 중복 검사(cyclic redundancy check; CRC) 필드를 각 패킷에 부가하는 것이 일반적이다. 수신기가 데이터를 수신할 때, 수신기는 수신 데이터에 대해 동일한 체크섬을 계산하고 계산 결과가 CRC 필드의 체크섬과 동일한 지를 확인한다.

전송된 데이터가 실시간으로 사용되지 않는 때는, 에러 검출 시 결함이 있는 데이터의 재전송을 요구할 수 있다. 그러나, 예를 들어, 전송이 일반 전화기또는 셀룰러 폰 상에서의 통화, 영상 회의 등과 같이 실시간으로 수행되는 때는 재전송을 요청할 수 없다.

컨벌루션 코드는, 전송중 에러가 발생하였을 때에도, 디지털 데이터의 수신기가 전송되는 데이터를 정확하게 판단할 수 있도록 개발되었다. 컨벌루션 코드는 전송된 데이터내에 리던던시(redundancy) 를 삽입하고, 각 비트의 값이 순서적으로 그 이전의 비트에 종속되는 패킷으로 전송되는 데이터를 압축한다. 따라서, 오류가 발생할 때, 수신된 데이터에서의 가능한 시퀀스를 추적함으로써 수신기가 원래의 데이터를 유도할 수 있다.

또한, 전송 채널의 성능을 향상시키기 위해, 어떤 코딩 방식은 인터리버(interleaver) 를 포함하며, 인터리버는 코딩 중 패킷내의 비트 순서를 혼합한다. 따라서, 전송 중 간섭이 인근 비트를 파괴시킬 때, 간섭의 영향이 원래의 패킷 전체에 확산되어 디코딩 처리에 의해 쉽게 극복될 수 있다. 다른 개선 방식들은, 병렬 또는 직렬로 하나 이상의 패킷을 인코딩하는 복수-요소 코드를 포함할 수 있다. 예를 들면, 적어도 2 개의 컨벌루션 코더를 병렬로 이용하는 에러교정회로를 적용하는 것이 알려져 있다. 그런 병렬 코딩을 주로 터보 코딩이라고 한다.

터보 코드는, 하나 이상의 인터리버에 의해 분리된, 직렬 또는 병렬 연결의 2 이상의 구성 코더이다. 터보 코드는 종종 섀논(Shannon) 한계에 근접하는 신호 대 잡음비(SNR) 에서 낮은 에러율을 얻기 위해, 상대적으로 효율적인 반복 알고리즘으로 디코딩된다. 인터리버와 디인터리버(deinterleaver)는 구성 코드 인코더및 디코더 사이에 각각 삽입된다.

상술한 바와 같이, 터보 코더에서의 인터리버는 인코더로부터의 코드워드 출력을 확산시켜, 주어진 코드워드의 개별 비트들이 서로 분리되고 상이한 시간에 전송된다. 그 결과, 주어진 코드의 개별 비트는 독립적인 페이딩을 경험하게 되고 에러 버스트(burst)에 의해 영향을 받은 비트들은 다른 코드워드에 속한다. 수신기에서, 수신된 샘플은 디코딩에 앞서 디인터리버된다. 따라서, 에러 버스트의 효과는 메시지 전체에 확산되고, 원래의 에러-교정 코드로 데이터를 복구하는 것이 가능하다. 터보 코드의 성능은 이용되는 코드 인터리버의 길이 및 구조에 의존한다. 다이애고널(diagonal) 인터리버, 컨벌루션 인터리버, 블록 인터리버, 인터블록 인터리버 및 의사 랜덤 인터리버 등을 포함한 다양한 형태의 인터리버가 해당 기술분야에 알려져 있다. 양호한 터보 코드 성능은, 의사 랜덤 구조를 갖는 인터리버를 사용함으로써 성취될 수 있다.

터보 코딩은 순방향 에러 교정(FEC)의 영역에서 중요한 진전을 나타낸다. 다양한 변종 터보 코딩이 있으나, 터보 코딩의 대부분 형태는 반복 디코딩 사용과 결합된, 인터리빙 단계에 의해 분리된 복수 인코딩 단계를 이용한다. 이 결합은, 통신 시스템의 잡음 허용도의 면에서 이전에는 얻을 수 없는 성능을 제공한다. 즉, 터보 코딩은, 기존 순방향 에러교정 기술을 사용하여 이전에 가능하였던 것보다 낮은, 잡음전력 스펙트럼밀도 대 비트당 에너지(E _b /N _o ) 에서 신뢰성있는 통신을 할 수 있게 한다.

터보 코드와 같은 복수-요소 코드에 대해서, 최적의 디코딩은 흔히 아주 복잡한 과제이고, 온라인 디코딩에 대해 일반적으로 이용가능하지 않은 큰 기간을 요구할 수 있다. 실제로, 우주 나이 차수의 횟수에서 이론적인 완벽함을 요구하는 과제는 거의 불가능하다. 반복 디코딩 기술은 이러한 문제점을 해결하기 위해 개발되어 왔다. 수신된 비트가 0 인지 1 인지를 즉시 판단하기보다, 수신기는 각 비트에 그 비트가 1 일 확률을 나타내는 다수레벨 스케일의 값을 지정한다. 대수 근사비(LLR) 확률이라는 통상의 스케일은, 예를 들어 {-32,31} 과 같은 일정 범위의 정수에 의해 각 비트를 나타낸다. 31 의 값은 전송된 비트가 0 일 확률이 아주 높다는 것을 의미하고, -32 의 값은 전송된 비트가 1 일 확률이 아주 높다는 것을 의미한다. 0 의 값은 논리 비트값이 결정될 수 없음을 나타낸다.

다수레벨 스케일의 값으로 나타낸 데이터는 "소프트 데이터"로 지칭되고, 반복 디코딩은 보통 소프트-인/소프트-아웃으로 지칭되며, 다시 말해 디코딩 처리는 비트값의 확률에 해당하는 일련의 입력을 수신하고, 코드의 제약을 감안한 교정된 확률을 출력으로서 공급한다. 일반적으로, 반복 디코딩을 수행하는 디코더는, 수신기에 의해 판독된 소프트 데이터를 디코딩하기 위해 이전의 반복으로부터의 소프트 데이터를 이용한다. 복수-요소 코드의 반복적인 디코딩 중, 디코더는 제 2 코드의 디코딩을 향상시키기 위해 하나의 코드의 디코딩 결과를 이용한다. 터보 코딩에서와 같이, 병렬 인코더가 이용되는 때, 편의상 2 개의 대응하는 디코더가 이러한 목적을 위해 병렬적으로 이용될 수 있다. 그런 반복 디코딩은, 소프트 데이터가 전송된 데이터를 거의 나타낸다고 신뢰될 때까지, 다수 반복된다.0 에 더 근접함을 나타내는 확률을 갖는 비트들(예를 들며, 상기한 스케일에서 0 과 31 사이의 값)은 이진수 0 으로 지정되고, 나머지 값은 이진수 1 로 지정된다.

따라서, LLR 은, 특정 수신 심볼인 경우 일정 심볼이 전송되었는지를 판단하기 위해 터보 디코더에 의해 이용되는 확률 메트릭이다. LLR 을 계산하기 위해, SNR 의 정확한 추정 및 채널 계수(채널에 의해 전송 신호에 인가된 복소수 스케일 팩터)가 요구된다. 정확한 LLR 값은 LLR 입력에 비선형 동작이 일반적으로 적용되는 터보 디코딩 애플리케이션에서 특히 중요하며, 비선형 동작은 LLR 값에서의 부정확성을 증폭하여 수용불가능한 디코더 성능을 요구할 수 있다.

고도의 정확성이 요구되는 밀집 신호 컨스털레이션에 대해 LLR 메트릭을 계산하는 것은 고강도의 연산이다. 정교한 계산 방식이 적용되어야 하거나 복잡한 디코더 구조가 이용되어야 한다. 터보 코더는 이미 컨벌루션 코더보다 실현하기가 훨씬 복잡하다. 따라서, 고강도 계산의 LLR 계산 기술을 이용하는 것을 희생하여서 터보 디코더 구조를 유지하는 것이 유익함이 증명된다. 그러나, 프로세서상의 관련 드레인 및 메모리 자원 때문에 계산이 복잡한 LLR 계산 알고리즘을 적용하는 것은 바람직하지 못하다. 또한, 8 위상 변조(8PSK) 및 16 직교 진폭 변조(16QAM)와 같은 일정 변조 방식에 대해 LLR 메트릭을 계산하는 것은 극도로 어렵다. 직접적인 계산보다 추정에 기초하여 LLR 메트릭을 유도하는 단순화된 방법을 제공하는 것이 바람직하다. 따라서, 디코더의 성능을 열화시키지 않고 터보 디코더에 대한 소프트 판정 입력 메트릭을 계산하는 단순화된 기술이 필요하다.

발명의 개요

본 발명은, 디코더의 성능을 열화시키지 않고 터보 디코더에 대한 소프트 판정 입력 메트릭을 계산하는 단순화된 기술에 관한 것이다. 따라서, 본 발명의 일면에서는, 그레이 코드 레이블링을 갖는 구형 직교 진폭 변조(square quadrature amplitude modulation) 신호 컨스털레이션으로 변조된 다수의 터보 인코딩된 심볼에 대한 대수근사비 메트릭을 근사화하는 방법이 제공된다. 바람직하게는, 이 방법은, 변조 심볼에 대한 복소수 변조 심볼 소프트 판정을 추출하는 단계; 복소수 변조 심볼 소프트 판정을 스케일링하여 변조 심볼 중 최상위 코드 심볼에 대한 대수근사비 메트릭을 구하는 단계; 삼각 함수 및 램프 함수의 선형적 결합을 복소수 변조 심볼 소프트 판정에 적용하여 변조 심볼 중 나머지 코드 심볼에 대한 대수근사비 메트릭을 구하는 단계를 포함하며, 변조 심볼은 다수의 터보 인코딩된 심볼과 관련되고, 복소수 변조 심볼 소프트 판정은 동상 성분 및 직교 성분을 갖는다.

발명의 또다른 일면에서는, 그레이 코드 레이블링을 갖는 구형 직교 진폭 변조 신호 컨스털레이션으로 변조된 다수의 터보 인코딩된 심볼에 대한 대수근사비 메트릭을 근사화하는 방법이 제공된다. 바람직하게는, 수신기는 수신한 변조 심볼에 대한 복소수 변조 심볼 소프트 판정을 추출하도록 구성된 복조기; 및 복조기에 접속되며, 복조기로부터 복소수 변조 심볼 소프트 판정을 수신하고, 복소수 변조 심볼 소프트 판정을 스케일링하여 변조 심볼 중 최상위 코드 심볼에 대한 대수근사비 메트릭을 구하고, 삼각 함수 및 램프 함수의 선형적 결합을 복소수 변조 심볼 소프트 판정에 적용하여 변조 심볼 중 나머지 코드 심볼에 대한 대수근사비메트릭을 구하도록 구성된 대수근사비 계산 모듈을 구비하며, 변조 심볼은 다수의 터보 인코딩된 심볼과 관련되고, 복소수 변조 심볼 소프트 판정은 동상 성분 및 직교 성분을 갖는다.

발명의 또다른 일면에서는, 그레이 코드 레이블링을 갖는 구형 직교 진폭 변조 신호 컨스털레이션으로 변조된 다수의 터보 인코딩된 심볼에 대한 대수근사비 메트릭을 근사화하도록 구성되는 수신기가 제공된다. 바람직하게는, 수신기는 수신한 변조 심볼에 대한 복소수 변조 심볼 소프트 판정을 추출하는 수단; 복소수 변조 심볼 소프트 판정을 스케일링하여 변조 심볼 중 최상위 코드 심볼에 대한 대수근사비 메트릭을 구하는 수단; 및 삼각 함수 및 램프 함수의 선형적 결합을 복소수 변조 심볼 소프트 판정에 적용하여 변조 심볼 중 나머지 코드 심볼에 대한 대수근사비 메트릭을 구하는 수단을 구비하며, 변조 심볼은 다수의 터보 인코딩된 심볼과 관련되고, 복소수 변조 심볼 소프트 판정은 동상 성분 및 직교 성분을 갖는다.

발명의 또다른 일면에서는, 그레이 코드 레이블링을 갖는 구형 직교 진폭 변조 신호 컨스털레이션으로 변조된 다수의 터보 인코딩된 심볼에 대한 대수근사비 메트릭을 근사화하도록 구성되는 수신기가 제공된다. 바람직하게는, 수신기는 프로세서; 및 프로세서에 접속되며, 수신한 변조 심볼에 대한 복소수 변조 심볼 소프트 판정을 추출하고, 복소수 변조 심볼 소프트 판정을 스케일링하여 변조 심볼 중 최상위 코드 심볼에 대한 대수근사비 메트릭을 구하고, 및 삼각 함수 및 선형 함수의 선형적 결합을 복소수 변조 심볼 소프트 판정에 적용하여 변조 심볼의 나머지 코드 심볼에 대한 대수근사비 메트릭을 구하는, 프로세서에 의해 실행가능한 명령 세트를 포함하는 프로세서-판독가능한 기억장치를 구비하며, 변조 심볼은 다수의 터보 인코딩된 심볼과 관련되고 복소수 변조 심볼 소프트 판정은 동상 성분 및 직교 성분을 갖는다.

발명의 또다른 일면에서는, 그레이 코드 레이블링을 갖는 M 위상변조된(M-ary phase shift keyed) 신호 컨스털레이션으로 변조된 다수의 터보 인코딩된 심볼에 대한 대수근사비 메트릭을 근사화하는 방법이 제공된다. 바람직하게는, 이 방법은 변조 심볼에 대한 복소수 변조 심볼 소프트 판정을 추출하며, 변조 심볼은 다수의 터보 인코딩된 심볼과 관련되고 복소수 변조 심볼 소프트 판정은 동상 성분 및 직교 성분을 갖는 단계; 직교 성분을 스케일링하여 변조 심볼 중 최상위 코드 심볼에 대한 대수근사비 메트릭을 구하는 단계; 동상 성분을 스케일링하여 변조 심볼 중 두번째로 중요한 코드 심볼에 대한 대수근사비 메트릭을 구하는 단계; 및 제 1 수치 및 제 2 수치의 곱을 복소수 변조 심볼 소프트 판정에 적용하여 변조 심볼 중 나머지 코드 심볼에 대한 대수근사비 메트릭을 구하는 단계를 포함하며, 제 1 수치는 복소수 변조 심볼 소프트 판정의 크기에 의존하고, 제 2 수치는 복소수 변조 심볼 소프트 판정의 위상에 의존한다.

발명의 또다른 일면에서는, 그레이 코드 레이블링을 갖는 M 위상변조된(M-ary phase shift keyed) 신호 컨스털레이션으로 변조된 다수의 터보 인코딩된 심볼에 대한 대수근사비 메트릭을 근사화하도록 구성된 수신기가 제공된다. 바람직하게는, 수신기는 수신한 변조 심볼에 대한 복소수 변조 심볼 소프트 판정을 추출하기 위해 구성된 복조기; 및 복조기에 접속되며, 복조기로부터 복소수 변조 심볼소프트 판정을 수신하고, 직교 성분을 스케일링하여 변조 심볼 중 최상위 코드 심볼에 대한 대수근사비 메트릭을 구하고, 동상 성분을 스케일링하여 변조 심볼 중 두번째로 중요한 코드 심볼에 대한 대수근사비 메트릭을 구하고, 제 1 수치 및 제 2 수치의 곱을 복소수 변조 심볼 소프트 판정에 적용하여 변조 심볼 중 나머지 코드 심볼에 대한 대수근사비 메트릭을 구하도록 구성된 대수근사비 계산 모듈을 구비하며, 변조 심볼은 다수의 터보 인코딩된 심볼과 관련되고, 복소수 변조 심볼 소프트 판정은 동상 성분 및 직교 성분을 갖는다.

발명의 또다른 일면에서는, 그레이 코드 레이블링을 갖는 M 위상변조된 신호 컨스털레이션으로 변조된 다수의 터보 인코딩된 심볼에 대한 대수근사비 메트릭을 근사화하도록 구성된 수신기가 제공된다. 바람직하게는, 수신기는 수신한 변조 심볼에 대한 복소수 변조 심볼 소프트 판정을 추출하며, 변조 심볼은 다수의 터보 인코딩된 심볼과 관련되고 복소수 변조 심볼 소프트 판정은 동상 성분 및 직교 성분을 갖는 수단; 직교 성분을 스케일링하여 변조 심볼 중 최상위 코드 심볼에 대한 대수근사비 메트릭을 구하는 수단; 동상 성분을 스케일링하여 변조 심볼 중 두번째로 중요한 코드 심볼에 대한 대수근사비 메트릭을 구하는 수단; 및 제 1 수치 및 제 2 수치의 곱을 복소수 변조 심볼 소프트 판정에 적용하여 변조 심볼 중 나머지 코드 심볼에 대한 대수근사비 메트릭을 구하는 수단을 구비하며, 제 1 수치는 복소수 변조 심볼 소프트 판정의 크기에 의존하고, 제 2 수치는 복소수 변조 심볼 소프트 판정의 위상에 의존한다.

발명의 또다른 일면에서는, 그레이 코드 레이블링을 갖는 M 위상변조된 신호컨스털레이션으로 변조된 다수의 터보 인코딩된 심볼에 대한 대수근사비 메트릭을 근사화하도록 구성된 수신기가 제공된다. 바람직하게는, 수신기는 프로세서; 및 프로세서에 접속되며, 수신한 변조 심볼에 대한 복소수 변조 심볼 소프트 판정을 추출하고, 변조 심볼은 다수의 터보 인코딩된 심볼과 관련되고 복소수 변조 심볼 소프트 판정은 동상 성분 및 직교 성분을 가지며, 직교 성분을 스케일링하여 변조 심볼 중 최상위 코드 심볼에 대한 대수근사비 메트릭을 구하고, 동상 성분을 스케일링하여 변조 심볼 중 두번째로 중요한 코드 심볼에 대한 대수근사비 메트릭을 구하고, 제 1 수치 및 제 2 수치의 곱을 복소수 변조 심볼 소프트 판정에 적용하여 변조 심볼 중 나머지 코드 심볼에 대한 대수근사비 메트릭을 구하는, 프로세서에 의해 실행가능한 명령 세트를 포함하는, 프로세서-판독가능한 기억장치를 구비하며, 제 1 수치는 복소수 변조 심볼 소프트 판정의 크기에 의존하고, 제 2 수치는 복소수 변조 심볼 소 프트 판정의 위상에 의존한다.

발명의 또다른 일면에서는, 그레이 코드 레이블링을 갖는 8 위상 변조된(8PSK) 신호 컨스털레이션에 따라 복조된, 동상 성분 및 직교 성분을 갖는 소프트 판정으로부터 대수근사비(LLR) 디코더 메트릭을 추정하는 장치가 제공된다. 바람직하게는, 이 장치는 동상 성분에 제 1 상수값을 승산하여 제 1 LLR 메트릭을 생성하도록 구성되는 제 1 승산기; 직교 성분에 제 1 상수값을 승산하여 제 2 LLR 메트릭을 생성하도록 구성되는 제 2 승산기; 및 동상 성분의 절대값으로부터 직교 성분의 절대값을 감산하여, (1) 상이한 값을 발생시키고, (2) 동상 성분의 절대값을 직교 성분의 절대값에 가산하여 합산값을 생성하고, (3) 동상 성분의 제곱 및직교 성분의 제곱의 합산에 대한 루트값으로 제 2 상수값을 제산하고, 및 (4) 상이한 값, 합산값, 및 제산값을 승산하여 제 3 LLR 메트릭을 생성하도록 구성되는 모듈을 구비한다.

발명의 또다른 일면에서는, 그레이 코드 레이블링을 갖는 8 위상 변조된(8PSK) 신호 컨스털레이션에 따라 복조된, 동상 성분 및 직교 성분을 갖는 소프트 판정으로부터 대수근사비(LLR) 디코더 메트릭을 추정하는 방법이 제공된다. 바람직하게는, 이 방법은 동상 성분을 제 1 상수값과 승산하여 제 1 LLR 메트릭을 구하는 단계; 직교 성분을 제 1 상수값과 승산하여 제 2 LLR 메트릭을 구하는 단계; 동상 성분의 절대값과 직교 성분의 절대값 간의 차이인 감산값을, 동상 성분의 절대값 및 직교 성분의 절대값의 합산인 합산값과 승산하여 중간값을 구하는 단계; 및 중간값을, 제 2 상수값과 동상 성분의 제곱 및 직교 성분의 제곱의 합산에 대한 루트값을 제산한 제산값과 승산하여 제 3 LLR 메트릭을 구하는 단계를 포함한다.

발명의 또다른 일면에서는, 그레이 코드 레이블링을 갖는 8 위상 변조된(8PSK) 신호 컨스털레이션에 따라 복조된, 동상 성분 및 직교 성분을 갖는 소프트 판정으로부터 대수근사비(LLR) 디코더 메트릭을 추정하는 장치가 제공된다. 바람직하게는, 이 장치는 동상 성분을 제 1 상수값과 승산하여 제 1 LLR 메트릭을 구하는 수단; 직교 성분을 제 1 상수값과 승산하여 제 2 LLR 메트릭을 구하는 수단; 동상 성분의 절대값과 직교 성분의 절대값 간의 차이인 감산값을, 동상 성분의 절대값 및 직교 성분의 절대값의 합산인 합산값과 승산하여 중간값을 구하는 수단; 및 중간값을, 제 2 상수값과 동상 성분의 제곱 및 직교 성분의 제곱의 합산에 대한루트값을 제산한 제산값과 승산하여 제 3 LLR 메트릭을 구하는 수단을 구비한다.

발명의 또다른 일면에서는, 그레이 코드 레이블링을 갖는 8 위상 변조된(8PSK) 신호 컨스털레이션에 따라 복조된, 동상 성분 및 직교 성분을 갖는 소프트 판정으로부터 대수근사비(LLR) 디코더 메트릭을 추정하는 장치가 제공된다. 바람직하게는, 이 장치는 프로세서; 및 프로세서에 접속되며, 동상 성분을 제 1 상수값과 승산하여 제 1 LLR 메트릭을 구하고, 직교 성분을 제 1 상수값과 승산하여 제 2 LLR 메트릭을 구하고, 동상 성분의 절대값과 직교 성분의 절대값 간의 차이인 감산값을, 동상 성분의 절대값 및 직교 성분의 절대값의 합산인 합산값과 승산하여 중간값을 구하고, 및 중간값을, 제 2 상수값과 동상 성분의 제곱 및 직교 성분의 제곱의 합산에 대한 루트값을 제산한 제산값과 승산하여 제 3 LLR 메트릭을 구하는, 프로세서에 의해 실행가능한 명령 세트를 포함하는 메모리 구성요소를 구비한다.

본 발명의 또다른 일면에서는, 그레이 코드 레이블링을 갖는 16 직교 진폭 변조(16QAM) 신호 컨스털레이션에 따라 복조된, 동상 성분 및 직교 성분을 갖는 소프트 판정으로부터 대수근사비(LLR) 디코더 메트릭을 추정하는 장치가 제공된다. 바람직하게는, 이 장치는 동상 성분에 제 1 상수값을 승산하여 제 1 LLR 메트릭을 생성하도록 구성되는 제 1 승산기; 직교 성분에 제 1 상수값을 승산하여 제 2 LLR 메트릭을 생성하도록 구성되는 제 2 승산기; 제 2 LLR 메트릭의 절대값으로부터, 반송신호 대 잡음(C/I) 비 및 제 2 상수값의 곱을 감산하여 제 3 LLR 메트릭을 생성하도록 구성되는 제 1 모듈; 및 제 1 LLR 메트릭의 절대값으로부터, C/I 비 및제 2 상수값의 곱을 감산하여 제 4 LLR 메트릭을 생성하도록 구성되는 제 2 모듈을 구비한다.

발명의 또다른 일면에서는, 그레이 코드 레이블링을 갖는 16 직교 진폭 변조(16QAM) 신호 컨스털레이션에 따라 복조된, 동상 성분 및 직교 성분을 갖는 소프트 판정으로부터 대수근사비(LLR) 디코더 메트릭을 추정하는 방법이 제공된다. 바람직하게는, 이 방법은 동상 성분에 제 1 상수값을 승산하여 제 1 LLR 메트릭을 구하는 단계; 직교 성분에 제 1 상수값을 승산하여 제 2 LLR 메트릭을 구하는 단계; 제 2 LLR 메트릭의 절대값으로부터, 반송신호 대 잡음(C/I) 비 및 제 2 상수값의 곱을 감산하여 제 3 LLR 메트릭을 구하는 단계; 및 제 1 LLR 메트릭의 절대값으로부터, C/I 비 및 제 2 상수값의 곱을 감산하여 제 4 LLR 메트릭을 구하는 단계를 포함한다.

발명의 또다른 일면에서는, 그레이 코드 레이블링을 갖는 16 직교 진폭 변조(16QAM) 신호 컨스털레이션에 따라 복조된, 동상 성분 및 직교 성분을 갖는 소프트 판정으로부터 대수근사비(LLR) 디코더 메트릭을 추정하는 장치가 제공된다. 바람직하게는, 이 장치는 동상 성분에 제 1 상수값을 승산하여 제 1 LLR 메트릭을 구하는 수단; 직교 성분에 제 1 상수값을 승산하여 제 2 LLR 메트릭을 구하는 수단; 제 2 LLR 메트릭의 절대값으로부터, 반송신호 대 잡음(C/I) 비 및 제 2 상수값의 곱을 감산하여 제 3 LLR 메트릭을 구하는 수단; 및 제 1 LLR 메트릭의 절대값으로부터, C/I 비 및 제 2 상수값의 곱을 감산하여 제 4 LLR 메트릭을 구하는 수단을 구비한다.

발명의 또다른 일면에서는, 그레이 코드 레이블링을 갖는 16 직교 진폭 변조(16QAM) 신호 컨스털레이션에 따라 복조된, 동상 성분 및 직교 성분을 갖는 소프트 판정으로부터 대수근사비(LLR) 디코더 메트릭을 추정하는 장치가 제공된다. 바람직하게는, 이 장치는 프로세서; 및 프로세서에 접속되며, 동상 성분에 제 1 상수값을 승산하여 제 1 LLR 메트릭을 구하고, 직교 성분에 제 1 상수값을 승산하여 제 2 LLR 메트릭을 구하고, 제 2 LLR 메트릭의 절대값으로부터, 반송신호 대 잡음(C/I) 비 및 제 2 상수값의 곱을 감산하여 제 3 LLR 메트릭을 구하고, 및 제 1 LLR 메트릭의 절대값으로부터, C/I 비 및 제 2 상수값의 곱을 감산하여 제 4 LLR 메트릭을 구하는, 프로세서에 의해 실행가능한 명령 세트를 포함하는 메모리 구성요소를 구비한다.

도면의 간단한 설명

도 1 은 코드 분할 다중화 (CDM) 송신기의 블록도이다.

도 2 는 CDM 수신기의 블록도이다.

도 3 은 시간 분할 다중화(TDM) 송신기의 블록도이다.

도 4 는 TDM 수신기의 블록도이다.

도 5 는, 순방향 링크, 및 도 2 또는 도 4 의 수신기에 이용될 수 있는 반송 신호 대 간섭비(C/I)를 계산하는 회로의 블록도이다.

도 6 은, 8PSK 변조 방식과 관련하여 도 5 의 회로에서 이용될 수 있는 LLR 추정 회로의 블록도이다.

도 7 은, 16QAM 변조 방식과 관련하여 도 5 의 회로에서 이용될 수 있는 LLR추정 회로의 블록도이다.

도 8 은 통신시스템 모델의 블록도이다.

도 9 는 그레이 코드 레이블링(gray code labeling)으로 매핑한 4QAM(QPSK) 신호 컨스털레이션의 도면이다.

도 10 은 그레이 코드 레이블링으로 매핑한 16QAM 신호 컨스털레이션의 도면이다.

도 11 은 그레이 코드 레이블링으로 매핑한 64QAM 신호 컨스털레이션의 도면이다.

도 12 는 그레이 코드 레이블링으로 매핑한 8PSK 신호 컨스털레이션의 도면이다.

도 13 은 그레이 코드 레이블링으로 매핑한 16PSK 신호 컨스털레이션의 도면이다.

도 14 는 16QAM 코드심볼 LLR 대 변조심볼 메트릭의 그래프이다.

도 15 는 64QAM 코드심볼 LLR 대 변조심볼 메트릭의 그래프이다.

도 16 은 256QAM 코드심볼 LLR 대 변조심볼 메트릭의 그래프이다.

도 17 은 8PSK 코드심볼 LLR 대 변조심볼 메트릭의 그래프이다.

도 18 은 16PSK 코드심볼 LLR 대 변조심볼 메트릭의 그래프이다.

바람직한 실시형태의 상세한 설명

도 1 에는, 일실시형태에 따라 구성된 코드분할 다중화(CDM) 송신기(10)가 도시되고 있다. 명확성을 위해, 타이밍 회로, 필터, 및 증폭기와 같은, 송신기의 많은 상세부분들이 도면에서 생략되었다. 생략된 회로는 당업자에 의해 용이하게 구성되고 구현된다.

송신기(10)은 컴퓨터(12)내의 베이스밴드 프로세서(미도시)를 통해 실행되는 송신기 소프트웨어를 포함하는 컴퓨터(12)를 포함한다. 컴퓨터(12)는 터보 인코더(14) 및 시간분할합성기(16)에 접속된다. 터보 인코더는 채널 인터리버(18)에 접속되며, 채널 인터리버는 제 1 승산기 (20) 의 제 1 입력에 접속된다. 제 1 왈시함수(Walsh function) 생성기(22)는 제 1 승산기(20)의 제 1 입력에 접속된다. 제 1 승산기(20)의 출력은 합성기(24)의 제 1 입력에 접속된다.

시간분할합성기(16)의 출력은 제 2 승산기(26)의 제 1 입력에 접속되고, 제 2 승산기의 제 2 입력은 제 2 왈시함수 생성기(28)에 접속된다. 제 2 승산기(26)의 출력은 합성기(24)의 제 2 입력에 접속된다. 합성기(24)의 출력은 직교 의사잡음 시퀀스 (quadrature pseudo noise sequence) 확산기(30)에 접속된다. PN 확산기(30)의 출력은, 안테나(34)에 접속된 변조기(32)에 입력된다.

동작 중에, 음성데이터 또는 다른 파일데이터와 같은, 데이터를 포함하는 신호는 컴퓨터(12)로부터 터보 인코더(14)로 운반된다. 터보 인코더(14)는 데이터신호를 인코딩한다. 터보 인코더(14)는 표준 터보 인코더이고, 해당 기술분야에서 잘 알려진 터보 인코딩 원리 및 방법에 따라 동작한다. 특별한 실시형태에서, 터보 인코더(14)는 내부 및 외부 구성의 컨벌루션 인코더(미도시)사이에 인터리버(미도시)가 설치되는 직렬 연쇄 터보 인코더이다. 선택적인 실시형태에서, 터보 인코더(14)는 관련 기술분야에서 잘 알려진 원리에 따라 고안된 병렬연쇄 터보 인코더이다.

터보 인코더(14)로부터의 인코딩된 데이터신호 출력은, 이후 왈시 코딩, 의사잡음(PN) 확산, 및 변조에 대비하여 채널 인터리버(18)에 의해 인터리빙된다. 채널 인터리버(18)는 블록 인터리버와 같은 종래의 인터리버를 통해 구현될 수도 있다.

또한, 본 구체적인 실시형태에서는, 컴퓨터(12)가 1 과 동등한 상수인 소정의 파일럿 신호를 제어신호와 함께 시간분할합성기(16)에 공급한다. 제어신호는, 통신시스템 효율 및 스루풋을 최대화하는 전력 및/또는 코드-레이트 제어를 용이하게 하기 위해, 해당 수신기(이하 상세하게 설명되어 있는 바와 같이)로의 전달을 위한 레이트-제어 또는 전력-제어 정보를 포함한다.

시간분할합성기(16)는, 종래의 시간분할 합성방법에 따라 파일럿 신호와 제어신호를 합성한다. 합성된 신호는 제 2 승산기(26)에 입력되고, 여기서 제 2 왈시함수 생성기(28)를 통해 공급된 소정의 왈시함수와 승산된다. 유사하게, 채널 인터리버(18)로부터의 인터리빙된 데이터신호 출력은 제 1 승산기(20)에 공급되고, 여기서 제 1 왈시함수 생성기(22)에 의해 공급된 또다른 소정의 왈시함수와 승산된다.

제 1 승산기(20) 및 제 2 승산기(26)로부터의 왈시코드 출력은, 합성기(24)를 통해 합성되고, PN 확산기(30)를 통해 확산되며, 이후 안테나(34)를 통한 채널상의 전송에 대비하여 변조기(32)에 의해 변조되고 라디오 주파수로 컨버트된다.

안테나(34)를 통해 전송된 신호는, 바람직하게는 데이터신호, 파일럿신호,및 제어신호를 갖는 복합신호이다. 일단 채널을 통해 브로드캐스팅이 되면, 복합신호는, 전송된 신호를 수신하는 수신기 시스템에 의해 검출되고 보상되어야하는 다경로 페이딩 및 채널 간섭을 경험한다.

당업자는, 제 1 왈시함수 생성기(22) 및 제 2 왈시함수 생성기(28)에 의해 공급된 왈시함수들이 PN 생성기 또는 왈시함수 생성기 및 PN 함수 생성기의 결합에 의해 대체될 수 있음을 안다. 또한, 송신기(10)는 기지국 및/또는 셀룰러 또는 PCS 통신시스템의 이동국에서 구현될 수 있다.

본 상세한 설명에서, 신호 대 간섭과 신호 대 잡음은 동일한 어휘이다.

도 2 에는, 도 1 의 CDM 송신기(10)에서 이용될 수 있는 일 실시형태에 따라 구성된 CDM 수신기(40)가 도시된다. 수신기(40)는 복조기 회로(44)에 접속된 수신기 안테나(42)를 포함한다. 복조기 회로(44)는 아날로그 대 디지털 컨버터(ADC; 48)에 접속된 자동이득제어(AGC) 회로(46)에 접속된다. ADC(48)의 출력은 제 1 수신 승산기(50)의 입력에 접속된다. 또한, 디지털 샘플을 나타내는 ADC(48)의 출력은, 이하에 상세히 설명되는 바와 같이, 반송신호 대 간섭 비율(C/I) 추정회로 및 대수근사비(LLR) 계산회로에 입력으로 공급된다.

제 1 수신 승산기(50)의 또다른 입력은 PN 시퀀스 생성기(52)의 출력에 접속된다. 제 1 수신 승산기(50)의 출력은 병렬로 제 2 수신 승산기(54) 및 제 3 수신 승산기(56)의 입력에 접속된다. 또한, 제 1 수신 왈시 생성기 회로(58) 및 제 2 수신 왈시 생성기 회로(60)는 제 2 수신 증폭기(54) 및 제 3 수신 증폭기(56)로 각각 입력을 공급한다. 제 2 수신 증폭기(54) 및 제 3 수신 증폭기(56)의 출력은 제 1 누산기(62) 및 제 2 누산기(64)의 입력에 각각 접속된다. 제 1 누산기(62)의 출력은, 이하에 상세히 설명하는 바와 같이, 샘플 분리기, 및 C/I 추정회로 및 LLR 계산회로에 출력을 공급하는 역확산기에 접속된다.

동작 중에, 도 1 의 송신기(10)에 의해 전송된 RF 신호와 같이 채널 상으로 전송된 신호는 수신기(40)의 안테나(42)에 의해 수신된다. 수신된 RF 신호는 중간주파수 신호로 컨버트되고, 이후 복조기(44)를 통해서 베이스밴드 신호로 컨버트된다. 베이스밴드 신호의 이득은 AGC 회로(46)를 통해 조정되고 이후 ADC 회로를 통해 디지털 신호로 컨버트된다. 이후, 베이스밴드 신호는, PN 시퀀스 생성기(52) 및 제 1 수신 승산기(50)를 통해, 도 1 의 PN 확산기에 적용된 PN 시퀀스와 관련된 PN 시퀀스에 의해 승산된다. 본 구체적인 실시형태에서, PN 시퀀스 및 그 역수는, 이진 연산에서(GF2에서) 1 의 역수가 1 이고 0 의 역수는 0 이기 때문에 동일하다.

이후, 제 1 수신 승산기(50)는 부분적으로 역확산된 신호를 출력하고, 이 신호는 2개의 독립된 경로로 분리된다. 하나의 경로에서, 제 2 수신 승산기(54)는, 제 1 수신 왈시함수 생성기(58)에 의해 공급된 왈시함수와, 부분적으로 확산된 시퀀스를 승산한다. 공급된 왈시함수는, 도 1 의 제 1 왈시함수 생성기(22)에 의해 공급된 왈시함수와 관련된다. 생성된 역확산 신호 샘플은 제 1 누산기(62)에 입력되고, 여기서 소정 수의 샘플로 누산된다. 누산된 역확산 데이터 샘플은 샘플 분리기(66)에 공급된다. 샘플 분리기(66)는, 이하 상세히 설명하는 바와 같이, 역확산된 신호로부터 추출된 파일럿 신호 및 제어신호를 C/I 추정회로 및 LLR회로에 출력한다.

유사하게, 제 3 수신 승산기(56)로부터 출력된 역확산된 신호샘플은 제 2 누산기(64)에 의해 누산되고, 제 2 누산기는, 이하 상세히 설명하는 바와 같이, 데이터 신호 샘플을 포함하는 데이터 신호를 C/I 추정회로 및 LLR 회로에 출력한다.

도 3 에는, 일 실시형태에 따라 구성된 시간분할 다중화(TDM) 송신기(70)가 도시된다. TDM 송신기(70)는, 바람직하게는, 도 1 의 시간분할 합성기(16), 승산기(20, 26), 왈시함수 생성기(22, 28), 및 가산기(24)가 시간분할 합성기(72)로 대체된 것을 제외하고는, 도 1 의 CDM 송신기(10)과 유사하다.

도 4 에는, 일 실시형태에 따라 구성된 TDM 수신기(80)이 도시된다. TDM 수신기(80)는, 바람직하게는, 도 2 의 승산기(54, 56), 왈시함수 생성기(58, 60), 누산기(62, 64), 및 샘플 분리기(66)가 누산기(82) 및 TDM 샘플 분리기(84)로 대체된 것을 제외하고는 도 2 의 CDM 수신기(40)과 유사하다. 누산기(82)는, 승산기(50)으로부터 디지털 확산 샘플을 수신하고 샘플을 누산하며, 이후 누산된 샘플을 TDM 샘플 분리기(84)에 공급한다. TDM 샘플 분리기(84)는 누산되고 역확산된 디지털 신호로부터 데이터 샘플, 파일럿 샘플, 및 제어 샘플을 추출한다. ADC(48)로부터 출력된 데이터 샘플, 파일럿 샘플, 제어 샘플, 및 디지털 샘플은, 이하 상세히 설명하는 바와 같이, C/I 추정회로 및 LLR 회로에 공급된다.

도 5 에는, 일 실시형태에 따라 구성된 C/I 추정회로가 도시된다. C/I 추정회로(120)는, 바람직하게는, 도 2 또는 도 4 의 순방향 링크 및 수신기의 이용을 위해 조정된다. C/I 추정회로(120)는, 도 4 의 수신기(80)의 승산기(50),PN 시퀀스 생성기(52), 및 누산기(82)를 대체할 수 있는 PN 역확산기(122)를 포함한다. M 왈시디커버링 회로(124)는 도 4 의 TDM 샘플 분리기(84)를 대체할 수 있다.

C/I 추정회로(120)는 PN 역확산기(122), M 왈시 디커버링회로(124), 총수신신호에너지(Io) 계산회로(126), 제 1 상수회로(136), 파일럿 필터(128), 감산기(132), 제 1 승산기(134), 파일럿 에너지 계산회로(138), 검색 테이블(LUT; 140), 제 2 승산기(142), 및 C/I 누산회로(144)를 포함한다. C/I 추정회로(120)에서, PN 역확산기(122)는 도 4 의 ADC(48)로부터 출력된 디지털 동상(in-phase; I) 및 직교(quadrature; Q) 신호를 수신한다. PN 역확산기(122)는 병렬로 M 왈시 디커버링회로(124) 및 Io 계산회로(126)에 입력을 공급한다. M 왈시 디커버링회로(124)는 경로 웨이팅 및 합성회로(158)에 있는 파일럿 필터(128) 및 상수분할회로(130)에 입력을 공급한다.

에너지 계산회로(126)의 출력은 감산기 회로(132)의 (+) 단자에 접속된다. 감산기 회로(132)의 (-) 단자는 제 1 승산기(134)의 출력단자에 접속된다. 제 1 승산기(134)의 제 1 입력은 제 1 상수회로(136)의 출력에 접속된다. 제 1 승산기(134)의 제 2 입력은 파일럿 에너지 계산회로(138)의 출력에 접속된다. 파일럿 필터(128)은 파일럿 에너지 계산회로(138)에 입력을 제공한다.

감산기(132)의 출력은 LUT(140)에 접속된다. LUT(140)의 출력은 경로 웨이팅 및 합성회로(158)에 있는 제 2 승산기(142)의 제 1 입력 및 제 3 승산기(146)의 제 1 입력에 병렬로 접속된다. 제 2 승산기(142)의 제 2 입력은 제 1 승산기(134)의 출력에 접속된다. 제 2 승산기(142)의 출력은 C/I 누산회로(144)에 접속되고, C/I 누산회로의 출력은 LLR 회로(96)에 입력을 공급한다.

경로 웨이팅 및 합성회로(158)은 제 2 상수생성회로(150), 제 4 승산기(148), 제 3 승산기(146), 상수분할회로(130), 공액복소수회로(152), 제 5 승산기(154), 및 경로누산회로(156)를 포함한다. 경로 웨이팅 및 합성회로(158)에서, 제 4 승산기(148)의 제 1 단자는 파일럿 필터(128)의 출력에 접속되고, 파일럿 필터는 또한 C/I 추정회로(120)에 있는 파일럿 에너지 계산회로(138)의 입력에 접속된다. 제 4 승산기(148)의 제 2 단자는 제 2 상수생성회로(150)에 접속된다. 제 4 승산기(148)의 출력은 제 3 승산기(146)의 제 2 입력에 접속된다. 제 3 승산기(146)의 출력은 공액복소수 회로(152)에 입력을 공급한다. 공액복소수 회로(152)의 출력은 제 5 승산기(154)의 제 1 입력에 접속된다. 상수분할회로(130)의 출력은 제 5 승산기(154)의 제 2 입력에 접속된다. 제 5 승산기(154)의 출력은 경로누산회로(156)의 입력에 접속된다. 경로누산회로(156)의 출력은 LLR 회로(96)의 제 2 입력에 접속된다. LLR 회로의 출력은 디코더(미도시)의 입력에 접속된다.

동작 시, PN 역확산기(122)는 I 및 Q 신호를 수신하고 L 핑거 즉, L 개별경로(l)를 역확산한다. PN 역확산기(122)는, I 및 Q 신호를 확산하기 위해 사용된 PN 시퀀스의 역수를 이용하여, 채널상으로의 전송 전에 I 및 Q 신호를 역확산한다. PN 역확산기(122)의 구성 및 동작은 해당 기술분야에서 잘 알려져 있다. 역확산된 신호는 PN 역확산기(122)로부터 출력되고 M 왈시 디커버링회로(124) 및Io 계산회로(126)로 입력된다. Io 계산회로(126)은 원하는 신호성분 및 간섭 및 잡음성분을 모두 포함하는 칩(chip)당 총 수신에너지(Io)를 계산한다. Io 계산회로는 다음의 수학식에 따라 Io 의 추정값

여기서, N 은 파일럿 버스트(burst)당 칩의 수이고, 본 구체적인 실시형태에서는 64 이며, ㆍ 는 PN 역확산기(122)로부터 출력된 수신 역확산신호를 나타낸다.

당업자는, 선택적으로, Io 를 PN 역확산기(122)에 의한 역확산전에 계산할 수 있음을 알 수 있다. 예를 들면, Io 계산회로(126)는, PN 역확산기(122)에 의해 공급된 입력 대신, 도 2 및 도 4 의 ADC로부터 수신한 I 및 Q 신호로부터 직접적인 입력을 수신할 수 있으며, 이러한 경우 Io 에 상당하는 추정값은 Io 계산회로(126)의 출력에서 공급된다.

M 왈시 디커버링회로(124)는, 데이터 채널이라고 하는 직교 데이터신호, 파일럿 채널이라고 하는 파일럿 신호를 해당 기술분야에서 알려진 방법에 따라 디커버링한다. 본 구체적인 실시형태에서는, 직교 데이터신호는 다음의 수학식으로 나타낸 하나의 데이터 채널에 해당하며,

여기서, M 은 왈시 심볼당 칩의 수이고,

_t 는 데이터 채널 s 의 정보-포함 성분이다. 디커버링된 데이터 채널은 디코더(이하에서 상세히 설명하는 바와 같이), 및 경로 웨이팅 및 합성회로(158)의 상수분할회로(130)에 공급된다.

여기에 설명된 실시형태는 다양한 왈시 코드를 포함하는 신호의 이용을 위해 조정될 수 있으며, 그러한 실시형태는 당업자에 의해 다른 형태의 코드의 이용을 위해 용이하게 조정될 수 있다.

파일럿 채널은 파일럿 필터(128)에 입력된다. 파일럿 필터(128)는, 파일럿 채널로부터의 고주파수 잡음 및 간섭성분을 제거하는 저역통과필터로서 동작하는 평균 필터이다. 파일럿 필터(128)의 출력은 다음의 수학식으로 나타내며,

여기서, M 은 왈시 심볼당 칩의 수이고,

필터링된 파일럿 채널 P 의 에너지 추정값은 파일럿 에너지 계산회로(138)을 통해 계산되고, 이는 수학식 (3) 으로 나타낸 필터링된 파일럿 채널 P 의 복소수 크기의 제곱이다. 필터링된 파일럿 채널 P 의 복소수 크기의 제곱은 다음의 수학식으로 나타낸 소정의 스케일 팩터 C 와 승산되며,

여기서, I _or 은 원하는 신호의 수신 에너지 즉, 잡음 및 간섭성분이 없는 Io 와 같다. Ep 는 파일럿 칩 에너지이다. 스케일 팩터 c 는 많은 무선 통신시스템에서 알려진 순방향 링크 상수이다.

수신한 I 및 Q 신호의 l 번째 다경로 성분과 관련된 수신 희망 신호 에너지의 정확한 추정

l 번째 다경로 성분과 관련된 간섭 에너지(N _t,l )의 정확한 측정을 얻기 위해, 정확한 추정값

_t,l 은 LUT(140)에 공급되고 LUT 는 경로 웨이팅 및 합성회로(158)에 있는 제 3 승산기(146) 및 제 2 승산기(142)의 제 1 입력으로 N

_t,l 의 역수를 출력한다. 제 2 승산기(142)의 제 2 입력은 제 1 승산기(134)의 출력과 접속되고, 제 1 승산기는제 2 승산기(142)의 제 2 입력단에 를 공급한다. 제 2 승산기(142)는 다음의 수학식에 따라 C/I

_l (l 번째 다경로 성분과 관련된 C/I)의 정확한 추정값을 출력한다.

이후, 정확한 C/I 값이, 수신된 신호의 L 경로에 걸쳐 C/I 누산기 회로(144)를 통해 누산된다. 이후, 누산된 C/I 값은 LLR 회로(96) 및 레이트/전력 요청 발생회로(미도시)에 공급되며, 이러한 구성은 해당 업계에서 알려져 있다.

경로 웨이팅 및 합성회로(158)에서, 제 4 승산기(148)는 필터링된 파일럿 신호를 제 2 상수생성회로(150)에 의해 공급된 상수 k 와 승산한다. 상수 k 는 다음의 수학식에 의해 계산되며,

여기서, Es 는 변조 심볼에너지이고, Ep 는 파일럿 심볼에너지이며, M 은 위에서 언급한 바와 같이, 칩당 왈시 심볼의 수이다. Es 대 Ep 의 비율은 종종 알려져 있거나 또는 역방향 링크 및 순방향 링크 전송 양자에 대해서 결정될 수 있다.

제 4 승산기(148)의 출력은 다음의 수학식으로 나타낸 채널 계수

여기서,

이후, 채널 추정값은, 제 3 승산기(146)에 의해 l 번째 다경로 성분과 관련된 간섭 에너지 N _t,l 의 역수와 승산된다. 간섭 에너지 N _t,l 는 간섭 및 잡음 성분 모두를 포함한다. 이후, 공액복소수 회로(152)는 제 3 승산기(146)의 출력의 공액을 계산하고, 이 계산값은 최대비 경로합성 웨이트(maximal ratio path combining weights)를 나타낸다. 이후, 최대비 경로합성웨이트는 제 5 승산기(154)를 통해 분할회로(130)로부터 출력된 대응 데이터심볼과 승산된다. 데이터 심볼 d 은 다음의 수학식으로 나타내며,

여기서, 변수는 수학식 (2) 에 대해 주어진 바와 같다.

제 5 승산기(154)의 출력은 최적으로 웨이팅된 데이터 심볼을 나타내며, 이후 데이터 심볼은 경로 합성회로(156)을 통해 신호를 포함하는 L 경로에 걸쳐 누산된다. 생성된 최적 합성 데이터신호는 LLR 회로(96)에 공급되고, LLR 회로는 디코더에 대한 최적 소프트 디코더입력의 계산을 용이하게 한다(이하에서 상세히 설명한다).

경로 합성 및 반복 합성으로부터 생성된 변조 심볼에 대한 소프트 판정은 (Y _I , Y _Q )로 표시될 수 있고, Y _I 는 동상 소프트 판정을 나타내며 Y _Q 는 직교 소프트 판정을 나타낸다. 소프트 판정(Y _I , Y _Q )은 LLR 회로(96)에 의해 코드 심볼에 대한 LLR 로 변환된다. LLR 은 터보 디코더(미도시)에 대한 소프트-판정 입력을 구성한다. 당업자는, 변조 심볼에 대한 소프트 판정(Y _I , Y _Q )이 그 기반이 되는(underlying) 코드 심볼에 대한 LLR 메트릭으로 변환되고 따라서 LLR 회로(96)의 구성은 적용된 변조 방식에 의해 강제됨을 안다.

당업자는, 직교 위상변조(QPSK)방식에서 LLR 메트릭의 계산은 8 위상변조(8PSK) 및 16 직교 진폭변조(16QAM)과 비교하여 상대적으로 수월함을 안다. QPSK 변조방식에서, 각 복소수 변조심볼 (Y _I , Y _Q ) 는 두 코드 심볼 c ₁ 및 c ₀ 에 대한 정보를 운반한다. 실제로, 동상 성분 Y _I 는 코드 심볼 c ₀ 에 대한 모든 정보를 운반하고, 직교 성분 Y _Q 는 나머지 코드워드 c ₁ 에 대한 모든 정보를 운반한다. (Y _I , Y _Q ) 는, 그 평균 크기가 C/I 비율과 동일하게 되는 방식으로 정규화되면, 변조 소프트 판정 Y _I 및 Y _Q 는 다음의 수학식에 따라 코드 심볼 c ₁ 및 c ₀ 에 대한 LLR 메트릭으로 변환될 수 있으며,

및

QPSK 변조방식과 관련한 LLR 메트릭 계산을 위한 예시적인 회로가, 1999년 5월 13일에 출원되고 발명의 명칭이 "SYSTEM AND METHOD FOR PERFORMING ACCURATE DEMODULATION OF TURBO-ENCODED SIGNALS VIA PILOT ASSISTED COHERENT DEMODULATION" 인, 미국출원번호 제 09/311,793 호와, 1999년 5월 11일에 출원되고 발명의 명칭이 "SYSTEM AND METHOD FOR PROVIDING AN ACCURATE ESTIMATION OF RECEIVED SIGNAL INTERFERENCE FOR USE IN WIRELESS COMMUNICATIONS SYSTEMS" 인, 미국출원번호 제 09/310,053 호에 설명되어 있으며, 양 출원은 모두 본 발명의 양수인에게 양도되었고 여기서 참조한다.

8PSK 변조방식이 적용되면, LLR 메트릭을 계산하는 것이 훨씬 어려워 진다. 일 실시형태에 따라, 바람직하게는 그레이 코드 레이블링을 갖는 8PSK 변조방식과 관련하여 사용되는 LLR 메트릭이 추정된다. 상기한 바와 같이, (Y _I , Y _Q )는 그 평균 크기가 C/I 비율과 동일하게 되는 방식으로 정규화된다. 변조방식이 8PSK이기 때문에, 각 복소수 변조 심볼(Y _I , Y _Q )는 3 개의 코드 심볼 c ₂ , c ₁ 및 c ₀ 에 대한 정보를 운반한다. 제 1 코드 심볼 c ₂ 는, 전송된 비트에 관한 정보를 운반하는, 8PSK-변조되고 수신된 코드워드 중 최상위 심볼이다. 제 3 코드 심볼 c ₀ 은, 8PSK-변조되고 수신된 코드워드 중 최하위 심볼이다. 바람직하게는, 코드 심볼 c ₂ , c ₁ 및 c ₀ 에 대한 LLR 메트릭의 간단한 추정값은 다음의 수학식에 따른 변조심볼 소프트 판정 (Y _I , Y _Q ) 로부터 구하며,

및

일 실시형태에 따라서, 도 6 에 나타낸 바와 같이, 그레이 코드 레이블링을 갖는 8PSK 변조방식에 관한 LLR 메트릭의 간단한 추정값을 제공하기 위해, LLR 추정회로(200)가 도 5 의 LLR 회로(96)을 대신하여 이용될 수 있다. LLR 추정회로(200)는, 제 1 , 제 2 , 제 3 및 제 4 승산기(202, 204, 206, 208), 절대값 회로(210), 제곱 회로(212), 제 1 및 제 2 가산기(214, 216), 감산기(218), 및 LUT(220) 를 포함한다. 절대값 회로(210)는 제곱 회로(212), 제 2 가산기(216), 및 감산기(218)에 접속된다. 제곱 회로(212)는 제 1 가산기(214)에 접속된다. 제 1 가산기(214)는 LUT(220)에 접속되고, LUT는 제 3 승산기(206)에 접속된다. 제 3 승산기(206)는 제 4 승산기(208)에 접속된다. 제 2 가산기(216)는 제 3 승산기(206)에 접속되고, 감산기(218)는 제 4 승산기(208)에 접속된다.

동작 시, 복조된 소프트 판정의 동상 성분 Y _I 는 제 1 승산기(202)에 공급된다. 또한, 2.6131 의 상수값이 제 1 승산기(202)에 공급된다. 제 1 승산기(202)는 동상 성분 Y _I 와 디지털값 2.6131 을 승산하여, 코드 심볼 c ₁ 에 대한 LLR 메트릭 LLR(c ₁ ) 을 생성한다. 당업자는, 디지털값이 엄밀하게 2.6131 로 제한될 필요가 없음을 알 것이다. 다른 값들은, LLR 메트릭 LLR(c ₁ ) 의 정확성이 덜한 추정값을 얻기 위해 적용될 수 있다.

복조된 소프트 판정의 직교 성분 Y _Q 는 제 2 승산기(204)에 공급된다. 또한, 상수 디지털값 2.6131 은 제 2 승산기(204)에 공급된다. 제 2 승산기(204)는 직교 성분 Y _Q 와 디지털 값 2.6131 을 승산하여, 코드 심볼 c ₂ 에 대한 LLR 메트릭 LLR(c ₂ ) 을 생성한다. 당업자는, 디지털 값이 엄밀하게 2.6131로 제한될 필요가 없음을 알 것이다. 다른 값들은, LLR 메트릭 LLR(c ₂ ) 의 정확성이 덜한 추정값을 얻기 위해 적용될 수 있다.

또한, 동상 및 직교 성분 Y _I 및 Y _Q 는 절대값 회로(210)에 공급되고, 절대값 회로는 성분의 절대값

_I

² 및 Y

_Q

² 을 생성한다. 절대값 회로(210) 및 제곱 회로(212)는, 그 구성이 당업자에 의해 이해될 수 있는 하드웨어 회로로 구현될 수 있다. 또한, 절대값 회로(210) 및 제곱 회로(212)는 저장된 소프트웨어 또는 펌웨어 명령 세트를 실행하는 종래의 프로세서 또는 DSP 로 구현될 수 있다. 또는, 양자의 결합으로 적용될 수 있다. 제곱된 값 Y

_I

² 은 제 1 가산기(214)에 공급된다. 또한, 제곱된 값 Y

_Q

² 는 제 1 가산기(214)에 공급된다. 제 1 가산기(214)는 제곱된 값을 가산하여 그 합 (Y

_I

² + Y

_Q

² ) 를 LUT(220)에 공급한다.

바람직하게는, LUT(220)은 미리 정의된 범위의 값에 대한 1.0824 의 몫(quotient) 및 제곱근 값을 저장하기 위해 구성된 ROM 메모리이다. 선택적으로, LUT(220)는 종래 형태의 비휘발성 기억장치로써 구현될 수도 있다. 종래의 프로세서 또는 DSP(미도시)는 LUT(220) 에 접속하고/하거나 LLR 추정회로(200)내의다른 회로에 의해 실행된 동작을 수행하는데 이용될 수 있다. 당업자는 1.0824 이외의 숫자가 이용될 수 있고, 그 결과는 정확성이 떨어지는 LLR 메트릭의 추정값임을 알 수 있다. 예를 들면, 구체적인 실시형태에서, LUT(220)은 미리 정의된 범위의 값에 대해 1 의 몫 및 제곱근 값을 저장한다.

LUT(220)은 1.0824 및 제곱된 성분 Y _I ² 및 Y _Q ² 의 합의 제곱근의 몫을 생성하고, 그 몫

또한, 성분들의 절대값

_o 에 대한 LLR 메트릭 LLR(c

_o )를 생성한다.

또한, 16QAM 변조방식이 적용되는 경우, LLR 메트릭을 계산하는 것은 QPSK변조방식에 대해 행하는 것보다 훨씬 어렵다. 일 실시형태에 따라, 바람직하게는, 그레이 코드 레이블링을 갖는 16QAM 변조방식과 관련하여 사용되는 LLR 메트릭이 추정된다. 상술한 바와 같이, (Y _I , Y _Q )는 그 평균 크기가 C/I 비율과 동일하게 되는 방식으로 정규화된다. 변조방식이 16QAM 이기 때문에, 각 복소수 변조 심볼(Y _I , Y _Q )는 4개의 코드 심볼 c ₃ , c ₂ , c ₁ , 및 c ₀ 에 대한 정보를 운반한다. 제 1 코드 심볼 c ₃ 은 전송된 비트에 대한 정보를 운반하는, 16QAM-변조된 수신 코드워드 중 최상위 심볼이다. 제 4 코드 심볼 c ₀ 는 16QAM-변조된 수신 코드워드 중 최하위 심볼이다. 동상 성분 Y _I 는 코드 심볼 c ₁ 및 c ₀ 쌍에 대한 모든 정보를 운반하는 반면, 직교 성분 Y _Q 는 나머지 코드 심볼 c ₃ 및 c ₂ 에 대한 모든 정보를 운반한다. 바람직하게는, 코드 심볼 c ₂ , c ₁ , 및 c ₀ 에 대한 LLR 메트릭의 단순화된 추정값은 다음의 수학식에 따라 변조심볼 소프트 판정(Y _I , Y _Q )로부터 구하며,

및

바람직하게는, 수학식 15 및 17 은 대괄호 안의 항목을 1 로 대치함으로써 간단화될 수 있고, LLR(c ₁ ) 및 LLR(c ₃ ) 에 대한 다음의 수학식을 얻으며,

및

일 실시형태에 따라서는, 도 7 에 나타낸 바와 같이, 그레이 코드 레이블링을 갖는 16QAM 변조방식과 관련하여 LLR 메트릭의 단순화된 추정값을 제공하기 위해, LLR 추정회로(300)는 도 5 의 LLR 회로(96)를 대치하여 사용될 수 있다. LLR 추정회로(300)는 제 1, 제 2, 및 제 3 승산기(302, 304, 306), 제 1 및 제 2 절대값 회로(308, 310), 및 제 1 및 제 2 감산기(312, 314)를 포함한다. 제 1승산기(302)는 제 2 절대값 회로(310)에 접속된다. 제 2 승산기(304)는 제 1 절대값 회로(308)에 접속된다. 제 1 절대값 회로(308)는 제 1 감산기(312)에 접속된다. 또한, 제 1 감산기(312)는 제 3 승산기(306)에 접속된다. 제 2 절대값 회로는 제 2 감산기(314)에 접속된다. 또한, 감산기(314)는 제 3 승산기(306)에 접속된다.

동작 시, 복조된 소프트 판정의 동상 성분 Y _I 가 제 1 승산기(302)에 공급된다. 또한, 상수 디지털값 1.2649 가 제 1 승산기(302)에 공급된다. 제 1 승산기(302)는 동상 성분 Y _I 과 디지털값 1.2649 를 승산하여, 코드 심볼 c ₁ 에 대한 LLR 메트릭 LLR(c ₁ ) 을 생성한다. 당업자는 디지털값이 엄격하게 1.2649 에 제한될 필요가 없음을 알 것이다. LLR 메트릭 LLR(c ₁ )의 다른 추정값을 얻기 위해 다른 값들이 적용될 수 있다.

복조된 소프트 판정의 직교 성분 Y _Q 는 제 2 승산기(304)에 공급된다. 또한, 상수 디지털값 1.2649 가 제 2 승산기(304)에 공급된다. 제 2 승산기(304)는 직교 성분 Y _Q 와 디지털값 1.2649 를 승산하여, 코드 심볼에 대한 LLR 메트릭 LLR(c ₃ ) 를 생성한다. 당업자는 디지털값이 엄밀히 1.2649 에 제한될 필요가 없음을 알 수 있다. LLR 메트릭 LLR(c ₃ )의 다른 추정값을 얻기 위해 다른 값들을 적용할 수도 있다.

제 1 승산기(302)에 의해 출력된 값(즉, LLR 메트릭 LLR(c ₁ ))은 제 2 절대값 회로(310)에 공급된다. 제 2 승산기(304)에 의해 출력된 값(즉, LLR 메트릭 LLR(c ₃ ))는 제 1 절대값 회로(308)에 공급된다. 제 1 절대값 회로(308)은, 제 2 승산기(304)에 의해 출력된 값의 절대값을 생성하고, 절대값을 제 1 감산기(312)에 공급한다. 제 2 절대값 회로(310)는 제 1 승산기(302)에 의해 출력된 값의 절대값을 생성하고, 절대값을 제 2 감산기(314)에 공급한다. 제 1 및 제 2 절대값 회로(308, 310)는, 당업자가 알 수 있는 구성의 하드웨어 회로로 구현될 수 있다. 또한, 절대값 회로(308, 310)는 저장된 소프트웨어 또는 펌웨어 명령 세트를 실행하는 종래의 프로세서 또는 DSP 로 구현될 수도 있다. 또는, 양 형태의 결합이 채용될 수 있다.

C/I 비율의 추정값이 제 3 승산기(306)에 공급된다. 또한, 상수 디지털값 0.8 이 제 3 승산기(306)에 공급된다. 제 3 승산기(306)는 C/I 값을 디지털값 0.8 과 승산하고, 그 결과값을 제 1 및 제 2 감산회로(312, 314)에 공급한다. 당업자는 디지털값이 엄밀히 0.8 에 제한될 필요가 없음을 알 것이다. 다른 값을 적용하여 LLR 메트릭의 덜 정확한 추정값을 얻을 수 있다.

제 1 감산기(312)는 제 1 절대값 회로(308)에 의해 공급된 절대값으로부터 제 3 승산기(306)에 의해 출력된 값을 감산하여, 코드 심볼 c ₂ 에 대한 LLR 메트릭 LLR(c ₂ ) 를 생성한다. 제 2 감산기(314)는 제 2 절대값 회로(310)에 의해 공급된 절대값으로부터 제 3 승산기(306)에 의해 출력된 값을 감산하여, 코드 심볼 c ₀ 상의 LLR 메트릭 LLR(c ₀ )를 생성한다.

높은 스펙트럼 효율에서의 신뢰성 있는 통신은, 강력한 코딩 기술(터보 코드와 같은)과 함께 다중 레벨 변조방식(QAM 또는 MPSK 와 같은)을 사용하여 성취할 수 있다. 터보 디코딩 알고리즘은, 인코딩된 데이터를 복구하기 위해 인코더 출력의 소프트 판정 추정값을 이용한다. 터보 디코더의 대부분 형태는, 소프트 판정 입력으로서 인코더 출력에서의 이진 심볼에 대한 LLR 을 이용한다. BPSK 또는 QPSK 와 같은 가장 단순한 변조방식을 제외하고는, 변조기 소프트 판정으로부터의 LLR 추출은 계산적으로 복잡한 과제이다. 그러므로, 일 실시형태에 따라, 구형 QAM 컨스털레이션(예를 들어 16QAM, 64QAM, 및 256QAM 과 같은) 및 MPSK 컨스털레이션(예를 들어, 8PSK 및 16PSK 와 같은)을 위한 변조심볼 소프트 판정으로부터 LLR 근사계산을 위한 단순화된 절차가 제공된다.

도 8 에 도시된 바와 같이, 전형적인 통신시스템(400)에서, 전송되는 이진 데이터 d _n 은 터보 인코더(402)에 의해 터보 코드로 인코딩되고, 터보 인코더는 코드 심볼이라고 하는 일련의 이진 심볼 b _n 을 생성한다. 몇몇 코드 심볼이, 신호 매핑 모듈(404)에 의해 함께 블록화되고 신호 컨스털레이션상의 한점으로 매핑되어, 복잡한 값의 변조 심볼인 시퀀스 x _n 을 생성한다. 이 시퀀스는 변조기(406)에 인가되고, 변조기는 연속-시간 파동을 생성하며, 이 파동은 채널(408)상으로 전송된다.

수신기(미도시)에서, 복조기(410)는 일련의 복소수 소프트 판정 y _n 을 생성하기 위해 출력을 이용한다. 각 소프트 판정은 채널(408)상으로 전송된 변조심볼의 추정값을 나타낸다. 일정 변조심볼에 관련한 코드 심볼의 LLR 을 추출하기 위해, LLR 계산 모듈(412)이 이 추정값을 이용한다. 터보 디코더(414)는, 본래 전송된 이진 데이터를 디코딩하기 위해 코드 심볼 LLR 의 시퀀스를 이용한다.

일 실시형태에서, 한 블록의 이진 (코드) 심볼을 신호 컨스털레이션 상의 각 점으로 지정하는 구형 QAM 신호 컨스털레이션 및 규칙이 정의된다. 인덱스 M 을 갖는 구형 QAM 컨스털레이션은 4 ^m 포인트를 갖는 신호 컨스털레이션으로 정의되고, 이는 2 ^m 포인트를 갖는 펄스 크기 변조(PAM) 컨스털레이션 2개의 직교곱(cartesian product)으로 생각될 수 있다. 각 신호 포인트는 인덱스 (i,j)로 표시되고,

신호 컨스털레이션상의 (i,j) ^th 의 위치는 다음과 같이 주어진다.

상기 정의는 신호 컨스털레이션의 평균 에너지(즉, 제곱 유클리드 놈(norm))가 1 로 정규화되게 한다. 이하의 표 1 은 다양한 구형 QAM 컨스털레이션에 대한 정규화 파라미터 Δ의 값을 나타낸다.

표 1. 다양한 구형 QAM 컨스털레이션에 대한 에너지 정규화

각 신호 포인트는, 변조심볼에 관련한 한 블록의 코드 심볼값을 표시하는 이진 스트링으로 레이블링된다. 구체적인 실시형태에서, 그레이 코드 매핑은 코드 심볼의 블록들과 변조 심볼을 관련시키는데 사용된다. 그레이 코드 매핑은 당업자에게 잘 알려져 있다. 다른 형태의 매핑이 적용될 수 있다. 그레이 코드 매핑에 따라서, 컨스털레이션상의 (i,j) ^th 포인트의 레이블은 다음과 같이 주어진다.

그레이(i) 함수는 잘 알려진 그레이-코드 매핑을 나타내며, gray(0)=0, gray(1)=1, gray(2)=(11) ₂ =3, gray(3)=(10) ₂ =2, gray(4)=(110) ₂ =6 등등 이다. 더욱 공식적으로는, 그레이 코드 매핑은 다음과 같이 정의되고,

값 b _k (i,j) = 0,1 은 레이블 l _i,j 의 k 번째 성분을 표시하는데 사용된다.

m=1 에 대한 상술한 신호 컨스털레이션이 도 9 에 도시된다. m=2 에 대한 상술한 신호 컨스털레이션이 도 10 에 도시된다. m=3 에 대한 상술한 신호 컨스털레이션이 도 11 에 도시된다.

일 실시형태에서, 이진 (코드) 심볼 블록을 신호 컨스털레이션 상의 각 포인트에 지정하는 다위상 변조(MPSK) 신호 컨스털레이션 및 규칙이 정의된다. 인덱스 m 을 갖는 MPSK 컨스털레이션 (또한 주로 2 ^m -PSK 컨스털레이션이라 한다) 이 단위 서클 상에 위치한, 2 ^m 포인트를 갖는 신호 컨스털레이션으로 정의된다. 각 신호 포인트는 인덱스 i 로 표시되고,

^th 포인트의 위치는 다음과 같이 주어진다.

각 신호 포인트는, 변조 심볼과 관련한 코드 심볼값 블록을 표시하는 이진 스트링으로 레이블링된다. 구체적인 실시형태에서, 그레이 코드 매핑은 코드 심볼 블록들과 변조 심볼을 관련시키는데 사용된다. 다른 형태의 매핑이 그레이 코드 매핑을 대치할 수 있다. 그레이 코드 매핑에 따라서, 컨스털레이션상의 i 번째 포인트의 레이블은 다음과 같이 주어진다.

m=1 에 대해서, 2 ^m -PSK 컨스털레이션은 잘 알려진 BPSK 신호 세트이다. m=2 에 대해서, 2 ^m -PSK 컨스털레이션은 도 9 에 나타낸 4QAM 컨스털레이션과 일치하고, 통상 QPSK 컨스털레이션으로 잘 알려져있다. m=3 에 대한 2 ^m -PSK 신호 컨스털레이션이 도 12 에 도시된다. m=4 에 대한 2 ^m -PSK 신호 컨스털레이션이 도 13 에 도시된다.

일 실시형태에서, 송신기 입력에서의 이진 데이터는 신호 컨스털레이션상의 점으로 인코딩되고 매핑된다. 따라서, 바람직하게는, 채널 입력에서의 신호는 정규화된 구형 QAM 컨스털레이션으로부터 유도된, 일련의 변조 심볼 x = x ₁ x ₂ x ₃ ... 으로 모델링될 수 있다. 채널 출력은 시퀀스 y = y ₁ y ₂ y ₃ ..., 로 주어지며,

이고, E _n 은 수신기에서의 평균 변조신호 에너지를 나타내고, n 번째 심볼 지속시간(duration)에 대한 채널 이득에 의해 결정되며,

_n 은 채널, 다른 사용자, 다경로 신호 등에 의해 유도된, 복소수 값의 부가적인 가우시안(Gaussian) 잡음 (및 의사랜덤(PN) 간섭) 을 나타내며, 이는 0 평균 및 분산 을 갖는다.

수신기는 복소수 채널이득

상기 수학식은 다음의 수학식을 산출한다:

다른 방식으로 말하자면,

몇몇 독립적으로 복제된 채널 출력이 수신기에서 이용가능하다면(즉, 시간의 (반복), 공간적인 (안테나), 또는 주파수 (다경로) 다이버시티를 통해), 개별적인 최대비 내적은, 검출 신호 대 잡음비(SNR)를 최대화하는 판정 변수를 구하기 위해 함께 합산될 수 있다. 다이버시티 수신기에 대한 가능한 최대 검출 SNR 은, 개별적인 최대비 내적과 관련한 SNR 의 합이다:

판정 변수 Z _n 은 x _n 의 소프트 판정 추정값으로 간주될 수 있고, 복조기에 의해 생성된다.

일 실시형태에서, 구형 QAM 컨스털레이션에 대한 LLR 계산이 수행된다. 각 변조 심볼은 그 레이블에 의해 정의된, 특정 스트링의 코드 심볼을 나타낸다. 모든 변조 심볼이 동등하게 유사하다고 가정하면, 일정 코드 심볼 b _k 와 관련된 LLR 은 다음과 같이 주어지며,

바람직하게는, 구형 QAM 신호 컨스털레이션의 결과 대칭 및 그레이 코드 레이블링 함수에 의해 일정 부분 단순화가 된다. 구체적으로, (i,j) ^th 의 위치 c _i,j 는 c _i,j = a _i + i a _j 로 나타낼 수 있고,

_k (i,j) 의 값은, k < m 인 경우 i 에만 의존하게 되며, 그 밖의 경우에는 j 에만 의존한다. 따라서, 상기 수학식은 다음과 같이 단순화시킬 수 있다:

상기한 대칭성의 면에서,

_k 에 대한 LLR 을 계산하는 문제를 제기하는 것으로 충분하다. 4QAM(QPSK) 컨스털레이션에 대해서, 계산은 잘 알려진 수식으로 단순화된다.

도 14, 15, 및 16 에는, 당업자에게 알려진 바와 같이, 다양한 코드 심볼과 관련한 LLR 그래프가, 적절한 동작 SNR 에서 그레이 코드 레이블링을 갖는 16QAM, 64QAM, 및 256QAM 컨스털레이션 각각에 대해 도시된다.

일 실시형태에서, 2 ^m -PSK 컨스털레이션에 대한 LLR 계산이 수행된다. 각 변조 심볼은 그 레이블에 의해 정의된, 특정 스트링의 코드 심볼을 나타낸다. 모든 변조 심볼이 동등하게 유사하다고 가정하면, 일정 코드 심볼 b _k 와 관련한 LLR 은 다음과 같이 주어지며,

상기 수학식에서 최종적인 단순화는 MPSK 컨스털레이션상의 모든 점에 대해

S 에 의존하지 않는다. 변조심볼 소프트 판정이 극좌표 형태 으로 표현되는 경우, 상기 수학식은 다음과 같이 다시 나타낼 수 있다:

도 17 및 도 18 은 각각 8PSK 및 16PSK 컨스털레이션에 대한 코드 심볼 LLR 을 도시한다. 도 17 및 도 18 의 그래프에서, 소프트 판정의 크기는 상수로 유지되고, 각도는 0 에서 360 도로 변화한다.

일 실시형태에서, 각 코드 심볼과 관련한 LLR 에 대한 불연속 선형 근사화가 구형 QAM 컨스털레이션에 대해 수행된다. 도 14 내지 16 으로부터, m > 0 인 4 ^m -QAM 컨스털레이션에 대해 LLR _m-1 (x) 함수는 x 의 기수(odd) 함수이고, 그 기울기가 x = 0 에서의 LLR _m-1 (x) 의 기울기와 일치하는 직선으로 근사화될 수 있음을 알 수 있다. 따라서,

다음의 사항을 알 수 있다.

다음의 수학식은, m 을 구체적인 수치로 대치함으로써 구할 수 있다:

바람직하게는, k < m-1 경우, LLR _k (x) 에 대한 근사값이 제공된다.

_k (x) 은 x 의 우수(even) 함수이며, 일때 이다. x 가 작은 값인 경우 LLR

_k (x) 은 삼각함수로 근사화될 수있고, x 가 큰 값인 경우 직선으로 근사화될 수 있다.

여기서,

k = m-2 및 k < m-2 인 2 개의 경우로 분리하면 유용하다.

k = m-2 경우, 상기 수식은 다음과 같이 단순화된다.

k < m-2 인 경우는, 상기 수식은 다음과 같이 단순화된다.

k, m 에 대해 LLR

_k (0) 을 계산하는 것으로 충분하다.

바람직하게는, k = m - 2 인 경우 별도로 다룰 수 있다:

k < m - 2 에 대해, 다음의 수학식으로 나타난다:

상기 결과가 m = 2, 3 및 4 와 같이 특별한 경우,

정규화된 SNR S 의 값이 큰 경우, 상기 수식은 다음과 같이 근사화될 수 있다:

일 실시형태에서, 각 코드 심볼과 관련한 LLR 에 대한 삼각법적인 (trigonometric) 근사화가 MPSK 컨스털레이션에 대해 수행된다. 도 17 및 도 18 로부터, LLR _k (z) 는, k = m - 1 인 경우 사인 함수로 근사화되고, k < m - 1 인 경우 적절한 주파수의 코사인 함수로 근사화된다. 더욱 구체적으로,

특히, k = m - 2 및 k = m - 3 은 각각 다음을 얻는다.

및

k < m - 1 에 대해 LLR _m-1 ( j R) 및 LLR _k (R) 을 간단히 계산하는 것이 필요하다. 이는 다음과 같이 나타낼 수 있다.

k < m - 2 에 대해서는,

상기 결과는, 다음의 수학식들을 각각 얻기 위해 m = 2, 3, 및 4 로 특정될수 있다.

따라서, 터보 인코더에 대한 소프트 판정 입력 메트릭을 계산하기 위한 신규하고 향상된 방법 및 장치를 설명하였다. 당업자는, 여기서 개시한 실시형태에 관련하여 설명한, 다양한 예시적인 논리회로 블록, 모듈, 회로, 및 알고리즘 단계들이 전자적인 하드웨어, 컴퓨터 소프트웨어, 또는 양자의 결합으로 구현될 수 있음을 알 수 있다. 다양한 예시적인 구성요소, 블록, 모듈, 회로, 및 단계들이기능적인 면에서 일반적으로 설명되었다. 기능이 하드웨어로서 구현될 지 또는 소프트웨어로서 구현될 지는, 전체 시스템에 부가된 특정 응용 및 디자인 제한에 의존한다. 능숙한 기술자는 이러한 환경에서 하드웨어 및 소프트웨어의 상호호환성 및 각 특정 응용분야에 대해 설명한 기능을 구현하기 위한 최상의 방법을 알 수 있다. 예로서, 여기서 개시한 실시형태에 관련하여 설명한, 다양한 예시적인 논리 블록, 모듈, 회로, 및 알고리즘 단계들은 디지털신호 처리기(DSP), 응용 주문형 집적회로(ASIC), 필드 프로그래머블 게이트 어레이(FPGA) 또는 다른 프로그래밍이 가능한 논리회로 장치, 이산 게이트 또는 트랜지스터 로직, 레지스터 및 FIFO 와 같은 이산 하드웨어 구성요소, 펌웨어 명령을 실행하는 프로세서, 종래의 프로그래밍이 가능한 소프트웨어 모듈 및 프로세서, 또는 그 결합으로 구현되거나 수행될 수 있다. 바람직하게는, 프로세서는 마이크로 프로세서이나, 선택적으로 프로세서는 종래의 프로세서, 제어기, 마이크로컨트롤러, 또는 오토마타 기계(state machine)일 수 있다. 소프트웨어 모듈은, RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드디스크, 분리가능한 디스크, CD-ROM, 또는 해당 기술분야에서 알려진 다른 형태의 기억장치에 상주할 수 있다. 또한, 당업자는, 상기 설명 전체를 통해 인용될 수 있는 데이터, 지시, 명령, 정보, 신호, 비트, 심볼, 및 칩이, 바람직하게는 전압, 전류, 전자기파, 자장 또는 자하, 광학계 또는 광자, 또는 그 결합으로 나타낼 수 있음을 알 수 있다.

따라서, 본 발명의 바람직한 실시형태가 나타나고 설명되었다. 그러나, 당업자는 본 발명의 정신 또는 범위를 벗어남 없이 여기에 개시된 실시형태에 수많은 변형을 가할 수 있다. 그러므로, 본 발명은 다음의 특허청구범위에 따른 것을 제외하고는 제한되지 않는다.