解码装置、方法和程序专利检索- .目的和实施方面专利检索查询-专利查询网

解码装置、方法和程序
申请号	CN201110331587.0	申请日	2011-10-27	公开(公告)号	CN102457287A	公开(公告)日	2012-05-16
申请人	索尼公司;			发明人	横川峰志; 新谷修; 中田丰; 池谷亮志;
摘要	本公开提供一种解码装置，包括：存储部分，配置为存储接收值；检测部分，配置为检测所述接收值中的误差；误差校正部分，配置为针对所述接收值校正由所述检测部分检测到的误差；以及控制部分，配置为控制从所述存储部分读取所述接收值；其中，所述控制部分控制第一读取，使得所述接收值读取到所述检测部分中，并且在通过所述检测部分的误差检测之后，所述控制部分控制第二读取，使得与所述第一读取中的接收值实质上相同的接收值读取到所述误差校正部分。
权利要求	1.一种解码装置，包括：存储部分，配置为存储接收值；检测部分，配置为检测所述接收值中的误差；误差校正部分，配置为针对所述接收值校正由所述检测部分检测到的误差；以及控制部分，配置为控制从所述存储部分读取所述接收值；其中，所述控制部分控制第一读取，使得所述接收值读取到所述检测部分中，并且在通过所述检测部分的误差检测之后，所述控制部分控制第二读取，使得与所述第一读取中的接收值实质上相同的接收值读取到所述误差校正部分。 2. 如权利要求 1 所述的解码装置，其中所述检测部分执行Bose-Chaudhuri-Hocquenghem解码。 3.如权利要求1所述的解码装置，其中所述控制部分以一个分组中包括的接收值为单位控制读取。 4.如权利要求1所述的解码装置，其中所述接收值是低密度奇偶校验解码之后的数据。 5.一种解码方法，包括以下步骤：存储接收值；检测所述接收值中的误差；针对所述接收值校正由所述检测步骤检测到的误差；以及控制从所述存储步骤读取所述接收值；其中，在所述控制步骤中控制第一读取，使得所述接收值读取到所述检测步骤中，并且在通过所述检测步骤的误差检测之后，在所述控制步骤中控制第二读取，使得与所述第一读取中的接收值实质上相同的接收值读取到所述误差校正步骤。 6.一种使得计算机执行以下步骤的程序：存储接收值；检测所述接收值中的误差；针对所述接收值校正由所述检测步骤检测到的误差；以及控制从所述存储步骤读取所述接收值；其中，在所述控制步骤中控制第一读取，使得所述接收值读取到所述检测步骤中，并且在通过所述检测步骤的误差检测之后，在所述控制步骤中控制第二读取，使得与所述第一读取中的接收值实质上相同的接收值读取到所述误差校正步骤。
说明书全文	解码装置、方法和程序技术领域 [0001] 本公开涉及解码装置、方法和程序，并且更具体地，涉及配置为更精确地执行解码的解码装置、方法和程序。背景技术 [0002] BCH(Bose-Chaudhuri-Hocquenghem)码是纠错码之一，并且可以确定可以通过适当地选择参数来校正的误差的数目。近来，以与LDPC(低密度奇偶校验)码链接的形式采用BCH码，并且BCH码用作诸如作为数字广播波标准的DVB-T2(数字视频地面广播2)、DVB-C2(数字视频有线广播2)和DTMB(数字地面多媒体广播)的标准的纠错码。 [0003] 基于一个BCH码字执行BCH码的解码，并且通过以下执行纠错： [0004] (1)从接收值计算误差位置和误差值；以及 [0005] (2)从在接收值中获得的误差位置的数据移除误差值。以下描述配置来解码这些BCH码的解码装置。 [0006] 参照图1，示出配置来解码BCH码的解码装置的示例性配置。图1所示的解码装置10具有控制块11、接收值存储器12、控制块13、解码存储器14、BCH解码处理块15和误差校正处理块16。 [0007] 控制块11控制接收值存储器12将进入的接收值存储到接收值存储器12中。同时，控制块11从BCH解码处理块15接收解码结束标记，并且控制块11将指令给到接收值存储器12以读取下一个BCH码字。从接收值存储器12读取的接收值进入解码存储器14和BCH解码处理块15。 [0008] 控制块13控制解码存储器14将从接收值存储器12输出的接收值(一个BCH码字)存储到解码存储器14中。同时，当控制块13在存储一个BCH码字的接收值之后从BCH解码处理块15接收解码结束标记时，控制块13给出指令到解码存储器14以读取存储的接收值。 [0009] 当一个BCH码字的接收值已经进入时，BCH解码处理块15计算误差位置和误差值。同时，在解码结束时，BCH解码处理块生成指示解码结束的解码结束标记，并且将生成的解码结束标记提供到控制块11和控制块13。 [0010] 误差校正处理块接收从解码存储器14读取的接收值以及通过BCH解码处理块15获得的误差位置和误差值，并且从接收值中的误差位置的接收值移除误差值，从而校正误差并且将BCH解码结果输出到在后级的处理块。 [0011] 参照图2，示出了图1所示的解码装置10中的解码处理的流程。以下参照图2描述上述解码处理的流程。 [0012] 假设数据R0是在从时间t0到时间t1的持续时间T0中要从接收值存储器12读取的数据，并且该数据是一个BCH码长度的接收值矢量。然后，当从时间t1起从接收值存储器12读取数据R0时，将该数据R0提供到解码存储器14以在其中存储，并且还提供到BCH解码处理块15。BCH解码处理块从时间t0起开始提供的数据R0的解码。 [0013] 在时间t1，当已经完成从接收值存储器12读取数据R0时，已经完成通过解码存储器14存储数据R0，并且BCH解码处理块15已经完成数据R0的解码，然后数据R0从解码存储器14输出到误差校正处理块16。同时，误差位置和误差量从BCH解码处理块15提供到误差校正处理块16。此外，作为下一个数据的数据R1从接收值存储器12输出到解码存储器14和BCH解码处理块15。误差校正处理块16从时间t1起执行使用关于数据R0的误差位置和误差值的误差校正处理，从而生成数据D0并且将生成的数据输出到后级中的处理块。 [0014] 在时间t2，当已经完成从接收值存储器读取数据R1时，已经完成通过解码存储器14的数据R1的存储，并且BCH解码处理块15已经完成数据R1的解码，然后数据R1从解码存储器14输出到误差校正处理块16。同时，误差位置和误差量从BCH解码处理块15提供到误差校正处理块16。此外，作为下一个数据的数据R2从接收值存储器12输出到解码存储器14和BCH解码处理块15。误差校正处理块16从时间t2起执行使用关于数据R1的误差位置和误差值的误差校正处理，从而生成数据D1并且将生成的数据输出到之后级中的处理块。 [0015] 通过在解码装置的组件块中执行上述处理操作，执行用于在BCH码中执行误差校正的解码处理(见日本专利公开No.Hei 06-261024)。发明内容 [0016] 参照图1，解码存储器14用于在解码BCH码时将接收值延迟一个BCH码字的解码延迟。更具体地，在图1所示的现有技术的解码装置中，要求两个存储器，即，接收值存储器12和解码存储器14。为了减小电路规模和削减成本，已经希望存储器在大小和数目上的减少。 [0017] 因此，本公开处理与现有技术方法和装置相关联的上述以及其它问题，并且通过提供一种解码装置、方法和程序来解决要处理的问题，该解码装置、方法和程序配置为在存储大小和数量上减少存储器而不涉及降低解码的性能。 [0018] 在执行本公开时并且根据本公开的一个实施例，提供一种解码装置。该解码装置具有：存储部件，用于存储接收值；检测部件，用于检测所述接收值中的误差；误差校正部件，用于针对所述接收值校正由所述检测部件检测到的误差；以及控制部件，用于控制从所述存储部件读取所述接收值。在该配置中，所述控制部件控制第一读取，使得所述接收值读取到所述检测部件中，并且在通过所述检测部件的误差检测之后，所述控制部件控制第二读取，使得与所述第一读取中的接收值实质上相同的接收值读取到所述误差校正部件。 [0019] 在上述解码装置中，解码器执行BCH解码。 [0020] 在上述解码装置中，控制器以一个分组中包括的接收值为单位控制读取。 [0021] 在上述解码装置中，接收值是LDPC解码之后的数据。 [0022] 在执行本公开时并且根据本公开的另一个实施例，提供一种解码方法。该解码方法具有以下步骤：存储接收值；检测所述接收值中的误差；针对所述接收值校正由所述检测部件检测到的误差；以及控制从所述存储部件读取所述接收值。在这些步骤中，在所述控制步骤中控制第一读取，使得所述接收值读取到所述检测步骤中，并且在通过所述检测部件的误差检测之后，在所述控制步骤中控制第二读取，使得与所述第一读取中的接收值实质上相同的接收值读取到所述误差校正步骤。 [0023] 在执行本公开时并且根据本公开的又一个实施例，提供一种使得计算机执行以下步骤的程序：存储接收值；检测所述接收值中的误差；针对所述接收值校正由所述检测部件检测到的误差；以及控制从所述存储部件读取所述接收值。在这些步骤中，在所述控制步骤中控制第一读取，使得所述接收值读取到所述检测步骤中，并且在通过所述检测部件的误差检测之后，在所述控制步骤中控制第二读取，使得与所述第一读取中的接收值实质上相同的接收值读取到所述误差校正步骤。 [0024] 在本公开的上述实施例的解码装置、方法和程序中，存储接收值，检测存储的接收值中的误差，并且通过检测到的误差校正接收值。从存储接收值的存储部件，读取相同的数据两次以执行误差校正处理，从而在存储大小和数量上减少存储器。 [0025] 如上所述并且根据本公开的上述实施例，可以在存储大小和数据量上减少用于在解码处理中使用的存储器。即使减少了存储器，也可以执行解码而不涉及任何劣化的解码精度。附图说明 [0026] 图1是图示用于解码BCH码的现有技术解码装置的示例性配置的框图； [0027] 图2是用于描述由上述现有技术解码装置执行的处理的图； [0028] 图3是用于描述配置来接收数字广播波的接收装置的配置的框图； [0029] 图4是图示实践为本公开的一个实施例的解码装置的示例性配置的框图； [0030] 图5是用于描述由图4所示的解码装置执行的处理的图； [0031] 图6是指示由图4所示的解码装置执行的处理的流程图； [0032] 图7是用于描述由图4所示的解码装置执行的处理的图；以及 [0033] 图8是用于描述记录介质的框图。具体实施方式 [0034] 参照附图，通过实施例的方式进一步详细描述本公开。下述解码装置看应用于数字地面广播的接收装置。因此，以下描述在接收装置中体现的本公开。 [0035] [接收装置的示例性配置] [0036] 现在，参照图3，示出了实践为本公开的一个实施例的接收装置的示例性配置。 [0037] 通过天线111、调谐器112、A/D转换块113、切换块114、单载波解调块115、多载波解调块116以及控制器117配置接收装置100。接收装置100是符合例如作为地面数字广播标准之一的DTMB(数字地面多媒体广播)标准的一个。 [0038] DTMB标准允许在用于数据解调方案的单载波解调方案和多载波解调方案之间的选择。符合DTMB标准的接收装置每个具有解调当通过使用单载波方案调制时发送的数据的功能以及解调当通过使用多载波方案调制时发送的数据的功能。 [0039] 在以下，适当地将通过单载波调制方案的数据发送称为单载波发送，并且将通过多载波调制方案的数据发送称为多载波发送。 [0040] 调谐器112接收RF(射频)信号，并且输出通过执行频率转换获得的IF(中间频率)信号到A/D转换块113。 [0041] A/D转换块113对从调谐器112提供的信号执行A/D转换，并且输出作为A/D转换的结果获得的数据。 [0042] 切换块114在控制器117的控制下切换从A/D转换块113提供的数据的输出目的地。在解调通过单载波发送发送的数据时，切换块114将开关114A连接到端子114B，并且将从A/D转换块113提供的数据输出到单载波解调块115。在解调通过多载波发送发送的数据时，切换块114将开关114A连接到端子114C，并且将从A/D转换块113提供的数据输出到多载波解调块116。 [0043] 单载波解调块115在控制器117的控制下解调从切换块114提供的数据，并且输出作为解调的结果获得的数据。 [0044] 多载波解调块116在控制器117的控制下解调从切换块114提供的数据，并且输出作为解调的结果获得的数据。如果多载波发送使用OFDM(正交频分复用)方案，则通过处理块(未示出)对A/D转换块113的输出执行的正交解调获得的基带的OFDM信号进入多载波解调块116。 [0045] 通过单载波解调块115或多载波解调块116解调的数据提供到之后级中的处理块，以便纠错等。 [0046] 控制器117执行预定程序以控制接收装置100的整个操作。例如，根据在接收信道中使用的调制方案是单载波发送还是多载波发送，控制器117控制切换块114在数据输出目的地之间切换。 [0047] 由单载波解调块115或多载波解调块116解调的数据进入图4所示的解码装置。图4所示的解码装置150是配置来解码BCH码的解码装置。来自单载波解调块115或多载波解调块116的数据是已经对其执行例如时间解交织(de-interleave)处理并且可以BCH解码的数据。在DTMB标准中，在时间解交织处理之后执行LDPC解码，并且来自用于执行该LDPC解码的LDPC解码块的输出进入解码块，使得要进入解码块的数据是可以BCH解码的LDPC解码的结果。 [0048] 在以下描述中，要进入图4所示的解码装置150的数据写为接收值。该接收值是通过对由单载波解调块115或多载波解调块116解码的数据执行时间解交织处理和LDPC解码处理的获得数据。可替代地，该接收值是在基于不同于DTMB标准的标准的装置中的BCH解码的情况下、在BCH解码之前的数据。仍可替代地，该数据可以是从预定发送路径发送的数据。 [0049] 图4所示的解码装置150具有控制块151、接收值存储器152、BCH解码处理块153和误差校正处理块154。 [0050] 控制块151控制接收值存储器152存储进入解码装置150的接收值。在接收值存储器152中存储的接收值在控制块151的控制下提供到BCH解码处理块153和误差校正处理块154。如下执行从接收值存储器152读取接收值，稍后参照图5描述其细节。 [0051] 首先，以预定定时从接收值存储器152读取用于一个BCH码字的接收值，并且提供到BCH解码处理块153。对于BCH解码处理块153的该读取下文中适当地称为“第一读取”。然后，BCH解码处理块153输出指示解码处理的结束的解码结束标记到控制块151。当控制块151接收该解码结束标记时，执行第二读取。 [0052] 控制块151执行控制，使得从接收值存储器152读取与第一读取相同的接收值作为第二读取。在第二读取中，从接收值存储器152读取的(一个BCH码字的)接收值提供到误差校正处理块154。因此，控制块151执行用于从接收值存储器152读取相同接收值两次的控制。 [0053] 当在第一读取中从接收值存储器152读取的用于一个BCH码字的接收值进入时，BCH解码处理块153计算误差位置和误差值，并且保持这些值。BCH解码处理块153检测接收值的误差。在计算误差位置和误差值时，BCH解码处理块153生成解码结束标记，并且输出生成的解码结束标记到控制块151。 [0054] 当在第二读取中从接收值存储器152读取一个BCH码字的接收值，并且通过BCH解码处理块153获得的误差位置和误差值进入时，误差校正处理块154从接收值中的误差位置的接收值移除误差值以校正误差，从而解码接收值(码字)。 [0055] 以下参照图5描述要在图4所示的解码装置100中执行的处理。假设R0是在从时间t0到t1的持续时间T0中从接收值存储器152读取的数据，该数据是一个BCH码长度的接收值矢量。当从时间t0起从接收值存储器152读取数据R0时，该数据R0提供到BCH解码处理块153。BCH解码处理块153从时间t0起开始提供的数据R0的解码。 [0056] 在时间t1，完成从接收值存储器152读取数据R0，并且完成通过BCH解码处理块153的数据R0的解码。在解码完成时，BCH解码处理块153输出解码结束标记到控制块151。在时间t1，已经接收该解码结束标记，控制块151开始第二读取。即，控制块151从时间t1起控制接收值存储器152，以给出指令到其以再次输出数据R0到误差校正处理块154。 [0057] 在时间t1，误差位置和误差量还从BCH解码处理块153提供到误差校正处理块154。误差校正处理块154从时间t1起使用误差位置和误差值对数据R0执行误差校正处理，从而生成输出到之后级的处理块的数据D0。 [0058] 在时间t2，当从接收值存储器152读取数据R1时，该数据R1提供到BCH解码处理块153。BCH解码处理块153从时间t2起开始提供的数据R1的解码。在时间t3，完成从接收值存储器152读取数据R1，并且完成通过BCH解码处理块153的数据R1的解码。在解码完成时，BCH解码处理块153输出解码结束标记到控制块151。在时间t3，已经接收该解码结束标记，控制块151开始第二读取。即，控制块151从时间t3起控制接收值存储器152，以给出指令到其以再次输出数据R1到误差校正处理块154。 [0059] 在时间t3，误差位置和误差量还从BCH解码处理块153提供到误差校正处理块154。误差校正处理块154从时间t3起使用误差位置和误差值对数据R1执行误差校正处理，从而生成输出到之后级的处理块的数据D1。在解码装置150的每个组件块中重复该处理。 [0060] 如上所述，控制块151控制接收值存储器152，使得从接收值存储器152读取相同的接收值两次。从接收值存储器152到BCH解码处理块153执行第一读取。从接收值存储器152到误差校正处理块154执行第二读取。这些读取操作允许从图1所示的现有技术解码装置10移除解码存储器14。此外，这些读取操作允许移除用于控制对图1所示的解码存储器14的接收值的读取/写入操作的控制块13。 [0061] 参照图6所示的流程图，以下描述用于执行上述参照图5的解码的由解码装置150执行的处理。要参照图6所示的流程图描述的处理主要由控制块151执行。 [0062] 在步骤S11中，控制块151控制接收值存储器152将接收值存储在其中。例如，如果用于执行LDPC解码的处理块安排在解码装置150的之前级，那么LDPC解码的数据提供到接收值存储器152作为要存储在其中的接收值(BCH码字)。 [0063] 在步骤S12中，控制块151控制接收值存储器152在存储的接收值中输出用于一个BCH码字的接收值到BCH解码处理块153。即，给出用于第一读取的指令。 [0064] 在步骤S13中，控制块151确定是否已经从BCH解码处理块153接收指示解码结束的信号。配置BCH解码处理块153，使得当解码已经结束并且已经计算误差位置和误差值时，指示解码结束的解码结束标记输出到控制块151。此外，如果已经计算误差值和误差位置，则BCH解码处理块153输出这些值到误差校正处理块154。 [0065] 控制块151维持等待状态，直到发现在步骤S13中接收解码结束标记。当发现接收指示解码结束的信号时，过程进到步骤S14。即，控制块151控制接收值存储器152输出与指示用于步骤S12中的第一读取的值相同的值到误差校正处理块154。 [0066] 已经接收接收值和用于该接收值的误差位置和误差值，误差校正处理块154执行误差校正处理，并且输出误差校正的数据到之后级中的处理块(未示出)。在给出用于第二读取的指令到接收值存储器152，控制块151将过程返回到步骤S11以从其重复上述处理。 [0067] 如上所述，读取相同数据两次用于误差校正，从而在存储大小和数量上减少存储器。 [0068] 应该注意，配置解码装置150，使得来自接收值存储器152的接收值同时提供到BCH解码处理块153和误差校正处理块154。在该配置中，接收值也在第一读取中提供到误差校正处理块154；如果没有从BCH解码处理块153提供诸如误差位置和误差值的信息，则不执行误差校正处理。此外，接收值在第二读取中提供到BCH解码处理块153，但是BCH解码处理块153不对第二读取中提供的数据执行解码处理。 [0069] 还可实践来将解码装置150的配置改变为这样一种，其中安排用于切换从接收值存储器152输出的接收值的提供目的地的开关。还可以安排另一配置，其中当执行切换时，来自接收值存储器152的接收值在第一读取中提供到接收值存储器152，并且来自接收值存储器152的接收值在第二读取中提供到误差校正处理块154。在这些配置中，控制块151给出指令到接收值存储器152，用于读取指令到该开关用于切换。 [0070] [第二实施例] [0071] 解码装置150可应用为执行例如由DTMB方案(地面数字广播标准之一)采用的BCH解码的解码装置。在DTMB方案的情况下，两个信息长度的BCH码配置一个TS(传送流)分组。考虑这些，以下描述其中通过一个TS分组执行处理的情况作为本公开的第二实施例。 [0072] 在第一读取中从接收值存储器152读取用于两个BCH码长度的接收值(即，用于一个TS分组的接收值)，并且预先保持其误差位置和误差值。在第二读取中读取用于两个BCH码长度的接收值。通过使用预先保持的误差位置和误差值对每个BCH码执行误差校正处理。结果，误差校正的数据可以基于TS分组传递到之后级的处理。 [0073] 即使执行上述处理，解码装置也可以以基本与图4所示的解码装置150相同的方式配置。这可以通过修改通过控制块151的处理来执行。以下参照图7描述本公开第二实施例的处理流程。 [0074] 假设数据R0是在从时间t0到t1的持续时间T0从接收值存储器152读取的数据，并且是用于一个BCH码长度的接收值矢量。当从时间t0起从接收值存储器152读取数据R0时，该数据R0提供到BCH解码处理块153。BCH解码处理块153从时间t0起开始提供的数据R0的解码。 [0075] 在时间t1，完成从接收值存储器12读取数据R0，并且完成通过BCH解码处理块153解码数据R0。BCH解码处理块153保持用于数据R0的误差位置和误差量。另一方面，在时间t1，从接收值存储器152读取数据R1。该数据R1然后提供到BCH解码处理块153。 BCH解码处理块153开始提供的数据R1的解码。在时间t2，完成从接收值存储器12读取数据R1，并且完成通过BCH解码处理块153解码数据R2。BCH解码处理块153保持用于数据R1的误差位置和误差量。 [0076] 在第一读取中，如上所述读取数据R0和数据R1。更具体地，从接收值存储器152读取包括在一个TS分组中的用于两个BCH码长度的接收值。控制块151可以对接收值存储器152给出用于读取用于一个BCH码长度的接收值的指令，或者用于读取用于两个BCH码长度的接收值的指令。 [0077] 在图7所示的时间t2开始第二读取。更具体地，在时间t2，从接收值存储器152读取数据R0以提供到误差校正处理块154。在从时间t2到时间t3的持续时间T2中，误差校正处理块154通过使用BCH解码处理块153中保持的数据R0的误差位置和误差值对数据R0执行误差校正处理。误差校正的数据R0作为数据D0输出到之后级中的处理块。 [0078] 同样地，在时间t3，开始数据R1的第二读取。在时间t3，从接收值存储器152读取数据R1以提供到误差校正处理块154。在从时间t3到时间t4的持续时间T3中，误差校正处理块154通过使用BCH解码处理块153中保持的数据R1的误差位置和误差值对数据R1执行误差校正处理。误差校正的数据R1作为数据D1输出到之后级中的处理块。 [0079] 在第二读取中，如上所述读取数据R0和数据R1。更具体地，从接收值存储器152读取包括在一个TS分组中的用于两个BCH码长度的接收值以便误差校正。控制块151可以对接收值存储器152给出用于读取用于一个BCH码长度的接收值的指令，或者用于读取用于两个BCH码长度的接收值的指令。 [0080] 如上所述的解码和误差校正的执行允许数据D0和数据D1的连续输出。即，用于包括在一个TS分组中的两个BCH码长度的BCH解码的结果提供到之后级中的处理。结果，可以执行一个TS分组中的处理，从而提供数据可以在之后级中的处理块中容易处理的效果，诸如处理的简化。 [0081] 如上所述，如果在一个TS分组中执行处理，则基于图6所示的流程图执行通过解码装置150的处理。即，可以以与第一实施例的流程基本相同的流程执行处理。以下再次参照图6描述由解码装置150执行的处理，但是仅描述不同于上述处理的处理部分。 [0082] 在步骤S12中，控制块151给出用于第一读取的指令到接收值存储器152。该指令是用于读取用于两个BCH码长度的接收值。结果，可以给出用于读取用于一个BCH码长度的接收值的指令两次，或者可以给出用于读取用于两个BCH码长度的接收值的指令一次。 [0083] 同样地，在步骤S14中，控制块151给出用于第二读取的指令到接收值存储器152。该指令是用于读取用于两个BCH码长度的接收值。结果，可以给出用于读取用于一个BCH码长度的接收值的指令两次，或者可以给出用于读取用于两个BCH码长度的接收值的指令一次。 [0084] 如上所述，在步骤S12和步骤S14中执行接收值的读取，使得在步骤S13中确定处理是其中是否已经完成用于两个BCH码长度的接收值的解码的处理的判定，用于在第一读取和第二读取之间切换。 [0085] 如果配置BCH解码处理块153，使得当已经执行用于一个BCH码长度的接收值的解码时输出解码结束标记，那么控制块151当已经接收这样的标记两次时确定已经接收指示解码处理的信号，此时过程进到步骤S14，在步骤S14中输出用于第二读取的指令。 [0086] 如果配置BCH解码处理块153，使得当已经执行用于两个BCH码长度的接收值的解码时输出解码结束标记，那么控制块151在接收该标记时确定接收指示解码处理的信号，此时过程进到步骤S14，在步骤S14中输出用于第二读取的指令。 [0087] 如上所述，读取相同数据两次以执行误差校正处理，从而在存储大小和数量上减少存储器。 [0088] 应该注意，在上述本公开的实施例中，已经在BCH码用作示例的情况下进行描述；还可实践为执行不同于BCH码的码的解码。 [0089] [记录介质] [0090] 可以通过软件以及硬件执行上述处理操作的序列。当通过软件执行上述处理操作的序列时，构成软件的程序安装在专用硬件设备中建立的计算机中，或者从网络或记录介质安装到例如通用个人计算机(其中可以安装用于各种功能的执行的各种程序)中。 [0091] 参照图8，示出了图示通过计算机程序执行上述处理操作的序列的计算机的示例性硬件配置的框图。在该计算机中，CPU(中央处理单元)201、ROM(只读存储器)202以及RAM(随机存取存储器)203通过总线204互连。总线204连接到输入/输出接口205。输入/输出接口205连接到输入块206、输出块207、存储块208、通信块209和驱动器210。 [0092] 输入块206由例如键盘、鼠标和麦克风构成。输出块208由例如硬盘驱动器或非易失性存储器构成。通信块209由例如网络接口构成。驱动器210驱动如磁盘、光盘、磁光盘或半导体存储器的可移除介质211。 [0093] 在如上所述配置的计算机中，CPU 201经由输入/输出接口205和总线204将程序从存储块208加载到RAM 203中，并且执行加载的程序，从而执行上述处理操作的序列。 [0094] 要由计算机(CPU 201)执行的程序可以提供为记录到例如作为封装介质的可移除介质211。此外，程序可以通过例如有线或无线传送介质(如局域网、因特网和数字卫星广播)提供。 [0095] 在上述计算机中，程序可以经由输入/输出接口205从加载到驱动器210的可移除介质211安装到存储块208中。此外，程序可以经由有线或无线传送介质在通信块209接收，并且安装在存储块208中。可替代地，程序可以预先安装在ROM 202或存储块208中。 [0096] 应该注意，要由计算机执行的程序可以以在此描述的序列以时间依赖方式执行，或者可以并行或根据需要执行。 [0097] 还应该注意，如在此使用的术语“系统”代表多个组件单元的逻辑组，并且这些组件单元不必容纳在同一外壳中。 [0098] 尽管已经使用特定术语描述了本公开的实施例，但是这样的描述仅仅是为了说明的目的，并且要理解的是可以进行改变和变化而不背离权利要求的精神和范围。 [0099] 本申请包含涉及于2010年10月27日向日本专利局提交的日本优先权专利申请JP 2010-240243中公开的主题，在此通过引用并入其全部内容。

意见反馈