从前在进行数字数据的记录/再生系统中，因为在再生时或记录 时，有时在数据中发生错误，必须对该错误进行检测纠正。作为在这 种纠错处理中使用的纠错编码公知的是里德-索罗蒙编码。
下面利用图1以利用里德-索罗蒙编码对记录于光媒体DVD上的 数据纠错为例对现有的纠错方法进行说明。图1为示出将记录于DVD 的数据划分为纠错单位块(ECC块)的示图。
首先，对里德-索罗蒙编码的数据执行里德-索罗蒙译码，对图1 所示的C1方向或C2方向进行纠错。此时，由经过里德-索罗蒙译码 的数据生成位置多项式及数值多项式，通过对其求根，计算出错误位 置及错误数值。于是，当在各代码串中存在超过纠错能力的差错时， 就将该代码串作为不能纠正代码串，并将有关该不能纠正代码串的信 息作为消失位置信息进行存储。对于C1方向或C2方向，在对1个 ECC块中的全部代码串纠错完成之后，对与前次不同的方向，利用上 述消失位置信息进行纠错。这样，在预先了解错误数据的位置时，通 过利用表示错误数据的位置的消失位置信息，在生成上述多项式之时， 只要只求出数值多项式就可以了。其结果，可使纠错能力提高。另外， 这一点利用，在DVD中，由于数据的记录顺序和代码串顺序是同一 C1方向，消失位置信息设定在1个ECC块内全部相同。
比如，如图2所示，最初，对C1方向进行纠错，第50、90、130、 200代码串是不能纠正代码串。此时，如图3所示，在进行作为下次 的纠错方向的C2方向的纠错时，通过根据表示前次不能纠正代码串 的消失位置信息指定第50、90、130、200Byte(字节)为消失位置信息， 可以使C2方向的纠错能力提高。
可是，如果像DVD这样记录的数据的记录顺序和编码顺序相同， 随着记录数据的高密度化的进展，对由于碟片表面受污的原因产生的 连续数据差错(猝发差错)的纠错能力下降。所以，为了使即使在数据 中发生大规模的猝发差错时纠错能力也不降低，提出了对进行纠错的 数据实施交错的纠错方式(日本专利特表 2002-521789(P2002-521789A))。
在这种纠错方式中，在使ECC块中的数据的记录顺序和编码顺 序正交后，将进行纠错的数据划分为记录信息的主数据(MD)和用来计 算主数据的消失位置信息的副数据(SD)，对主数据实施交错。记录这 种实施交错的数据的高密度光碟的Rewritale(重写)区域的ECC块示 于图4(a)～(c)。如图4(a)所示，由于ECC块分配有32Byte(字节)的奇 偶校验区，在主数据纠错时，对每1个代码串可进行数目达32个的地 点的消失位置信息的设定。另外，图4(b)中的“SY”表示记录SYNC检 测用的位置信息的代码串。另外，示于图4(a)～(c)的主数据的长度及 奇偶校验数据，仅是一个示例而已，并不限定于这一示例。
下面对图4所示的ECC块的J纠错处理予以说明。首先，对副 数据进行纠错，根据其结果计算出主数据的消失位置信息。于是，在 主数据纠错时使用这一消失位置信息。由此，可以使对主数据的纠错 能力提高。另外，副数据间，或SY和副数据间的区域的主数据，全 部是相同的消失位置信息。比如，在图4(b)的副数据A和副数据B中 存在差错，在进行纠错时，可以发现在夹在副数据A和副数据B之间 的主数据区α中发生猝发差错。于是，在主数据纠错时，将从副数据A 和副数据B计算出的消失位置信息设定为区α的主数据的消失位置信 息。另外，在图4示出的ECC块中，由于对主数据，针对行方向(数 据记录顺序)实施交错，对列方向(编码顺序)的消失位置信息的设定， 与图1所示的ECC块不同，在1个ECC块内不全部相同。所以，必 须对每1个代码串设定消失位置信息。因此，为了对ECC块内的主 数据进行一次纠正必须进行9782(32×304)次的消失位置信息设定。
如上所述，已经提出了实现利用预先已知的消失位置信息，进行 纠错的纠错方式的纠错装置。作为这种纠错装置，提出了中央运算装 置(CPU)对纠错电路设定消失位置信息的装置(第1纠错装置)和由纠 错电路本身对存放消失位置信息的存储器电路进行访问而取得消失位 置信息的装置(第2纠错装置)。
可是，在上述示出的纠错装置中，产生以下所示的问题。首先， 在第1纠错装置中，在对实施了图4所示的交错的数据进行纠错时， 必须由CPU对纠错电路进行9728次消失位置设定。因此，对CPU 整个处理而言的纠错处理的处理时间比其他处理相比时间长，在以集 成电路构成纠错装置之际，集成电路整体的性能显著降低。
另外，在第2纠错装置中，由于是纠错电路本身对预先存放消失 位置信息的存储器电路进行访问取得消失位置信息，在对实施了图4 所示的交错的数据进行纠错时，用来取得消失位置信息的访问对每1 个代码串发生248次。就是说，要对全部主数据进行纠错，要发生75392 次访问，纠错处理需要花费庞大的时间。
如上所述，在上述第1、2纠错装置中，就产生了纠错处理需要 庞大的时间的问题。
由此，在本发明中，其目的在于在对实施了交错的数据进行纠错 的方法中，缩短纠错处理花费的时间。此外，其目的在于在对实施了 交错的数据进行纠错的装置中，缩短纠错处理花费的时间。

根据本发明的第1技术方案的纠错方法，其特征在于给出用来查 明上述各代码串中的错误的线索的步骤；对上述代码串以进行纠错的 顺序进行重排的重排步骤；以进行纠错的代码串为对象代码串，将由 给出上述线索的步骤所给出的上述对象代码串的上述线索和对纠错顺 序比上述对象代码串更前的代码串进行纠错时使用的上述线索进行比 较，按照该比较结果，判定作为用来查明上述对象代码串的错误的上 述线索是使用上述对象代码串的上述线索，还是再次使用纠错顺序比 对上述对象代码串更前的代码串进行纠错时使用的上述线索的判定步 骤；以及利用上述线索对上述数据的每个代码串进行纠错的纠错步骤。
根据本发明，在利用用来查明的线索对实施了交错的数据进行纠 错的纠错方法中，可以缩短上述数据的纠错处理时间。
另外，根据本发明的第2技术方案的纠错方法，其特征在于查明 上述对象代码串的错误的线索，是在对上述对象代码串进行纠错之前 决定的。
另外，根据本发明的第3技术方案的纠错方法，其特征在于在上 述重排步骤中，上述数据的代码串顺序以至少大于等于2列的间隔重 排。
另外，根据本发明的第4技术方案的纠错方法，其特征在于包括 从上述线索判定上述对象代码串能否纠错的第1不能纠错判定步骤； 在上述第1不能纠错判定步骤中的判定结果表示不能纠错时，不利用 上述线索进行纠错。
另外，根据本发明的第5技术方案的纠错方法，其特征在于包括 判定纠错顺序比对上述对象代码串更前的代码串是否不能纠正的第2 不能纠错判定步骤；在上述第2不能纠错判定步骤中的判定结果表示 不能纠错时，利用上述对象代码串的上述线索进行纠错。
另外，根据本发明的第6技术方案的纠错方法，其特征在于上述 数据是存储于光媒体中的数据。
另外，根据本发明的第7技术方案的纠错装置，其特征在于包括： 存放进行纠错的数据的第1存储器电路；对从上述第1存储器电路向 上述纠错电路转送的数据以进行纠错的顺序进行重排控制的第1控制 电路；利用用来查明上述代码串中的错误的线索对存放于上述第1存 储器电路中的数据每一个代码串进行纠错的纠错电路；存储上述纠错 电路进行数据纠错时使用的线索的存储装置；将上述对象代码串的上 述线索和对纠错顺序比对上述对象代码串更前的代码串进行纠错时所 使用的保持于上述存储装置中的上述线索进行比较的比较器；上述控 制电路对进行纠错的代码串的代码串顺序以至少大于等于2列的间隔 重排，上述纠错电路按照上述比较器的比较结果，作为用来查明上述 对象代码串的错误的上述线索，使用上述对象代码串的上述线索或上 述纠错顺序比对上述对象代码串更前的代码串进行纠错时使用的上述 线索，对上述对象代码串进行纠错。
根据本发明，在利用用来查明错误的线索对实施了交错的数据进 行纠错的纠错装置中，可以缩短上述数据的纠错处理时间。
另外，根据本发明的第8技术方案的纠错装置，其特征在于包括 存放上述线索的第2存储器电路和从上述第2存储器电路读出上述线 索并进行转送的控制的第2控制电路。
另外，根据本发明的第9技术方案的纠错装置，其特征在于上述 存储装置具有寄存器组。
另外，根据本发明的第10技术方案的纠错装置，其特征在于上 述寄存器组保持从上述第2存储器电路经上述第2控制电路取得的上 述线索。
另外，根据本发明的第11技术方案的纠错装置，其特征在于包 括上述寄存器组具有保持从上述第2存储器电路取得的上述线索的个 数的第1寄存器和保持从上述第2存储器电路取得的上述线索的第2 寄存器。
另外，根据本发明的第12技术方案的纠错装置，其特征在于上 述第2寄存器是移位寄存器。
另外，根据本发明的第13技术方案的纠错装置，其特征在于上 述第2控制电路，根据存放于上述寄存器组中的信息生成从上述第2 存储器电路读出上述线索之际使用的地址。
另外，根据本发明的第14技术方案的纠错装置，其特征在于上 述数据比较器，将保持于上述第2存储器电路中的上述线索与保持于 上述第2寄存器中的上述线索进行比较。
另外，根据本发明的第15技术方案的纠错装置，其特征在于上 述第1控制电路进行控制，使对从上述第1存储器电路向上述纠错电 路同时转送大于等于2个代码串的要进行纠错的数据，上述纠错电路 具有同时接收大于等于2个代码串的数据的装置。
另外，根据本发明的第16技术方案的纠错装置，其特征在于上 述数据是存储于光媒体中的数据。
附图说明
图1为示出DVD上的ECC块的构成例。
图2为示出对图1所示的ECC块的C1方向纠错的实施例的示 图。
图3为示出对图1所示的ECC块的C2方向纠错的实施例的示 图。
图4(a)～(c)为示出记录实施了交错的数据的高密度光碟上的 Rewritale(重写)区域的ECC块的构成例的示图。
图5为示出对图4所示的ECC块中的主数据进行纠错处理的步 骤的流程图。
图6为示出本发明的实施方式1的纠错装置的构成例的概图。
图7为示出在图6所示的纠错装置内的主数据的转送顺序的示意 图。
图8为示出在图6所示的纠错装置内的主数据的纠错处理顺序的 示意图。

(实施方式1)
下面利用图5～图8对本发明的实施方式1予以说明。涉及实施 方式1的纠错方法，是对图4所示的实施了交错的ECC块内的数据 进行纠错的纠错方法。于是，首先，如现有例所说明的，对副数据进 行纠错，之后，根据该纠错结果计算出主数据的消失位置信息，该信 息在主数据的纠错时使用。就是说，此消失位置信息成为用来查明主 数据的各代码串的错误的线索。另外，在ECC块中的数据是里德-索 罗蒙编码时，根据从里德-索罗蒙译码时计算出的位置多项式所得到的 纠错位置信息利用特定的算法计算出的结果成为消失位置信息。
下面利用图5的流程图对主数据的纠错处理的步骤予以详细说 明。首先，对代码串0的所有的Byte(字节)位置的消失位置信息进行 设定，计数0中的数据消失个数S(步骤S104)。另外，在步骤S104的 处理之前，对表示代码串是否不能纠错的不能纠错标志进行初始化(步 骤S103)。在步骤S104中计数的数据消失个数S小于等于32时，利 用消失位置信息进行纠错(步骤S106)。另一方面，在数据消失个数S 大于等于32时，将不能纠错标志从0设置为1(步骤S107)，不利用消 失位置信息进行纠错(步骤S108)。这是因为，如图4所示，在ECC 块中，奇偶校验部分是32Byte(字节)，在数据消失个数S小于等于32 时，可以利用消失位置信息对数据进行纠错，但在数据消失个数S大 于等于32时，不能利用消失位置信息对数据进行纠错之故。其次，将 纠错完成的代码串数递增2(步骤S109)。这是由于进行纠错的代码串 的顺序是跳过1个实施交错，代码串要按照纠错顺序重排。就是说， 在对代码串0进行纠错后，进行偶数代码串(代码串2、4、6、8、...304) 的纠错，在其后，进行奇数代码串(代码串1、3、5、7、...303)的纠错 这样的代码串的顺序重排。在代码串按纠错顺序重排时，代码串1成 为第152号的纠错顺序。另外，在本实施方式中，为了对图4所示的 ECC块进行纠错的场合进行说明，在步骤S109中递增2，而这个递 增数取决于进行纠错的代码串在纠错顺序中跳过几个进行排列。比如， 在进行纠错的代码串是跳过2个进行排列的场合，在步骤S109中代码 串递增3。在步骤S109的处理后，当递增的代码串数为305时(n＝305)， 则判定对全部的代码串消失位置信息的设定结束(步骤S110)。另一方 面，在递增的代码串数不是305时，则判定对偶数的代码串消失位置 信息的设定是否结束(步骤S111)。在步骤S111的判定结果是“Yes(是)” 时，对代码串1的全部Byte(字节)位置的消失位置信息的设定开始。 另一方面，在S111的判定结果是“No”时，则判定前次纠错处理的代 码串是否是不能纠错的(步骤S113)。在本实施方式1中，前面1个代 码串，即步骤S109的递增的结果是n＝2的话，判定代码串0是否是 不能纠错的代码串。在步骤S113的判定结果是“Yes”时，重复步骤 S103～S108的处理，在设定对象代码串的消失位置信息的同时，计算 数据消失个数。另一方面，在步骤S113的判定结果是“No”时，对于 对象代码串的全部的Byte(字节)位置i＝0起顺序地(步骤S114)判定是 否表示副数据区或SY区的边界(步骤S115)。这是因为副数据间、或 副数据和SY之间的区域的主数据，由于消失位置信息相同，只设定 主数据区和副数据区或SY区的边界的消失位置信息之故。具体说， 判定在按照纠错顺序对代码串重排时，代码串0、代码串38、代码串 76、代码串114、代码串152、代码串190、代码串228以及代码串266 的代码串的Byte(字节)位置是副数据区或SY区的边界。在步骤S115 的判定结果为“No”时，由于使用前个代码串的相同Byte(字节)位置的 消失位置信息，进入步骤119，判定下一个Byte(字节)位置是否是副 数据区或SY区的边界。另一方面，在步骤S115的判定结果为“Yes” 时，即Byte(字节)位置是和副数据区的边界时，判定对象代码串的对 象Byte(字节)位置的消失位置信息是否显示消失(步骤S116)。在步骤 S116的判定结果显示消失时，使消失个数递增(步骤S117)，而在判定 结果显示没有消失时，使消失个数递减(步骤S118)。将以上的步骤 S115～S118的动作重复到1个代码串的最终Byte(字节)(i＝248)为止(步 骤S119)，如果直到1个代码串的最终Byte(字节)为止消失信息设定结 束后，就进入步骤S105的处理，进行纠错。
如上所述，在本实施方式1的纠错方法中，对于ECC块中的代 码串0和代码串1，针对全部Byte(字节)位置设定相对应的消失位置 信息。于是，在对代码串以纠错顺序进行重排后，对主数据区和副数 据区或SY区的边界部分的代码串的全部Byte(字节)位置，判定相对 应的消失位置信息是否显示数据的消失，只对新取得的消失位置信息 地点，设定消失位置信息。对于其以外的Byte(字节)位置，纠错顺序 设定前面的代码串的相同Byte(字节)位置的消失位置信息。但是，前 面的代码串是不能纠错代码串时，纠错顺序对该不能纠错代码串的下 一个代码串的全部Byte(字节)位置设定消失位置信息，在其以后的代 码串中，一直到对象Byte(字节)位置成为主数据区和副数据区或SY 区的边界部分为止，对其消失位置信息进行再设定。由此，与对全部 代码串的全部地点进行消失位置信息设定相比较，消失位置信息设定 次数可以减少，纠错处理的时间可以缩短。
接着，利用图6～图8对实现以上这种纠错方式的纠错装置予以 说明。图6为示出纠错装置的构成例的概图。如图6所示，纠错装置 具有第1存储器电路61；第2存储器电路62；第1控制电路63；第2 控制电路64；纠错电路65；数据比较器66；寄存器组67；以及第3 控制电路68。寄存器组67，具有第1寄存器67a、第2寄存器67b、 第3寄存器67c及第4寄存器67d。第1存储器电路61存放进行纠错 数据。第1控制电路63控制从第1存储器电路61向纠错电路65的数 据转送。纠错电路65对从第1控制电路63转送的数据进行纠错。另 外，纠错电路65具有接收大于等于2个代码串的数据的接收单元(未 图示)。比如，具有保持大于等于2个代码串的数据的保持电路作为接 收单元。第2存储器电路62存放关于纠错的信息。在本实施方式1 中，存放消失位置信息。第2控制电路64控制从第2存储器电路62 向寄存器组67的数据转送。第1寄存器67a保持从第2存储器电路 64取得的信息(参数值)的个数。所谓参数值指的是消失位置信息，所 谓参数值的个数指的是消失位置信息的个数。第2寄存器67b是移位 寄存器，保持从第2存储器电路62取得的消失位置信息作为参数值。 数据比较器66，将存放于第2寄存器67b中的参数值和从第2存储器 电路62转送来的参数值进行比较。另外，通过将第2寄存器67b做成 移位寄存器，就不需要每个参数值都备有数据比较器66，由于可以对 每一个移位的参数值进行比较，所以可以削减纠错装置的电路规模。 第3寄存器67c保持第3控制电路68计数的代码串数。第4寄存器 67d保持第3控制电路68计数的Byte(字节)数。
另外，上述个电路通过内部总线互连。内部总线除地址总线、数 据总线之外，还包括读选通、写选通、复位信号等的控制总线。
下面对在如上所述的构成的纠错装置中，对图4所示的ECC块 进行纠错时的动作予以说明。
首先，存放与第1存储器电路61中的数据基于第1控制电路63 的控制转送到纠错电路65。在图7中示出向纠错电路65转送数据的 顺序设定例。如图7所示，数据转送顺序设定为不是每次1个代码串(第 0代码串、第1代码串、第2代码串、...、第303代码串)，而是跳过 中间的1个代码串的顺序(第0代码串、第2代码串、第4代码串、...、 第302代码串、第1代码串、第3代码串、...、第303代码串)。这是 由于在图4所示的ECC块中，代码串，为使对于编码顺序每次跳过2 个，对数据实施交错之故。就是说，第1控制电路63，对代码串以大 于等于2串的间隔重排。
纠错电路65，对经过第1控制电路63转送的数据进行纠错。下 面利用图8对纠错处理予以说明。图8为示出主数据的纠错顺序的示 意图。首先，对副数据进行纠错，根据其结果计算出主数据的消失位 置信息。该消失位置信息存放于存放于第2存储器电路62。在副数据 纠错之后，向纠错电路65，从第1存储器电路61经第1控制电路63， 首先，转送主数据的代码串0。纠错电路65，在转送代码串0的同时， 从第2存储器电路62经第2控制电路64，取得与代码串0相对应的 248Byte(字节)全部的消失位置信息。于是，纠错电路65从代码串0 起顺序进行纠错。此时，第3控制电路68，根据消失位置信息，计数 数据消失个数。计数结果存放于第1寄存器67a中。在消失个数不超 过32个时，利用消失位置信息进行纠错。纠错电路65使用的消失位 置信息存放于第2寄存器67b。另一方面，在消失个数超过32个时， 不能纠错，不利用消失位置信息进行纠错。在纠错时设定的消失位置 信息保持于第2寄存器67b中。
之后，第1控制电路63，与实际的存放于记录碟片的代码串的顺 序不同，将跳过1个代码串的代码串2转送到纠错电路65。纠错电路 65，在对代码串2进行纠错时，再次利用在代码串0纠错时存放于第 2寄存器67b中的消失位置信息进行纠错。这是因为，如图4(b)所示， 代码串0～37代码串为止消失位置信息是相同的原因。但是，在主数据 区和副数据区或SY区的边界部分的代码串时，由于不能再次利用已 经取得的消失位置信息，要重新从第2存储器电路62经第2控制电路 64取得与对象代码串相对应的消失位置信息进行纠错。另外，为读出 消失位置信息所需要的地址，由第2控制电路64根据存放于寄存器组 67中的信息生成。在图4所示的ECC块中，在以纠错顺序重排代码 串时，38代码串、76代码串、114代码串、152代码串、190代码串、 228代码串以及266代码串相当于边界部分的代码串。是否是边界部 分的代码串，由第3控制电路68判定。另外，对象代码串之前的代码 串中的数据消失地点超过32个时，纠错顺序对于下一个代码串(对象 代码串)，要重新经第2控制电路64从第2存储器电路62取得消失位 置信息。
数据比较器66，对于从第2控制电路64读出的必需的代码串的 全部Byte(字节)位置，即取得图8所示的消失位置信息所必需的地点， 将存放于第2存储器电路62中的参数值和保持于第2寄存器67b中的 参数值进行比较。另外，对于比较的Byte(字节)数，第3控制电路68 进行计数，计数结果保持于第4寄存器67d中。此外，从消失位置信 息得到的数据的消失个数也由第3控制电路68计数，计数结果保持于 第1寄存器67a中。第3控制电路68，基于此比较结果，对已经保持 于第2寄存器67b中的消失位置信息，判定不需要从第2存储器电路 62读出时，纠错电路65就利用保持于第2寄存器67b中的消失位置 信息进行纠错。
如上所述，根据本实施方式1的纠错装置，对ECC块中的代码 串0和代码串1，将对应的消失位置信息全部从第2存储器电路62读 出。于是，在代码串以纠错顺序进行重排后，对主数据区和副数据区 或SY区的边界部分的代码串的全部Byte(字节)位置，将第2存储器 电路62和第2寄存器67b中存放的消失位置信息进行比较，只对新取 得的消失位置信息地点，通过访问第2存储器电路62取得消失位置信 息。但是，在对象代码串前面的代码串是不能纠错代码串时，将纠错 顺序与下一个代码串(对象代码串)相对应的消失位置信息从第2存储 器电路62中读出，由此，与对全部代码串的全部地点进行消失位置信 息设定相比较，消失位置信息设定次数可以减少，纠错处理的时间可 以缩短。
另外，图6所示的纠错装置，具有2个存储器电路、3个控制电 路和2个寄存器，但是这些数目并不限定于图6所示的数目。比如， 既可以由一个电路构成，也可以由大于等于2个电路构成。
另外，在实施方式1中，是以图6所示的第2寄存器67b是移位 寄存器进行说明的，但本发明并不限定于此。
本发明适用于记录或再生实施了交错的数据的高密度光碟记录 再生装置。