根据业务质量处理帧数据的快速编码/解码装置和方法

                          技术领域

本发明涉及一种在移动通信系统中对信道数据进行编码/解码的装置和 方法，尤其涉及一种使用快速(turbo)码对信道数据进行编码/解码的装置和方 法。

                          背景技术

使用快速码的编码器(后称“快速编码器”)使用两个简单并行级联码将 N比特输入帧编码成奇偶符号，其中使用RSC(递归系统卷积)码作为分量码。

图1和图2表示传统并行快速编码器和解码器的结构，它们公开于 Berrou的美国专利No.5,446,747中，引用于此以资参考。

图1是表示传统快速编码器配置的框图。图1的快速编码器包括第一分 支编码器12、第二分支编码器14和连接在它们之间的交织器16。对于第一 和第二分支编码器12和14，可使用RSC编码器，这在本技术领域中是熟知 的。交织器16的尺寸与输入数据的帧长(即N比特)相同，并且降低了提供 给第二分支编码器14的输入数据比特流dk的相关性。因此，输入数据比特 流dk的并行级联码变成xk(即无变化的dk)以及y1k和y2k(即第一和第二分支编 码器12和14的输出)。

图2表示传统快速解码器配置的框图。快速解码器包括加法器18、减 法器20和22、软判决电路24、延迟器26、28和30、以及MAP(最大后验 概率)解码器32和34。快速解码器还包括交织器36以及去交织器38和40， 其中交织器36与图1的交织器16相同。快速解码器采用MAP解码算法重 复地对以帧为单位接收到的数据解码，从而加大了误码率(BER)。为了实现 快速解码器，可使用SOVA(软输出维特比算法)，而不使用MAP解码算法。

图1的快速编码器的交织器16的使用意指应以帧为单位进行编码和解 码。因此，可理解的是，所需存储器容量以及MAP解码器32和34(如图2 所示)的计算量与帧尺寸和图1的第一及第二分支编码器12及14的状态数之 积成正比。

在移动通信系统中，话音和数据是以几Kbps到几Mbps的数据率发送 的，并且输入到信道编码器的数据的帧长可在几ms(毫秒)到几百ms的范围 内。例如有数据以超过32Kbps的数据率传送的情况。输入到快速编码器的 数据数目由于高数据率而较大，快速解码器需要更多的存储器容量和计算量 来对接收数据进行解码。快速编码器的特性表现为：随着输入数据的帧长变 大，纠错性能提高，但同时也增加了解码器所需的存储器容量和计算量。

另外，如果输入帧的长度过短，如小于8kbps/10ms，则快速编码器中的 交织器16不能充分增大各输入数据之间的相关性，从而使纠错性能变差。 亦即，当输入数据的帧长较长(或输入数据率高)时，图1所示构成的快速编 码器和图2所示构成的快速解码器需要较多的计算和存储器容量来进行编码 和解码。否则，当输入数据的帧长较短或输入数据的数据率较低时，与卷积 编码器或级联编码器(卷积编码器+RS编码器)相比，快速编码器表现出的性 能较差，从而加大了BER。

因此，可通过适当改变输入到快速编码器的数据的处理尺寸来减小所需 计算量和解码所需的存储器容量，这与相应业务的数据率无关，同时完全保 证通信系统中所需的低BER。

根据本发明(如这里所体现和广义地描述的)，提供了一种信道编码/解码 装置，它包括：第一分支编码器，用于对超帧或多个子帧的数据比特进行编 码；交织器，用于对超帧或各子帧的数据比特进行交织；及第二分支编码器， 用于对交织过的超帧和各子帧的数据比特进行编码。第二分支编码器与交织 器的输出端耦接。

信道编码/解码装置可用作基站或移动台的一部分。根据示意性实施例， 本发明的快速编码器可作为信道发射器的一部分。快速编码器确定是将一个 输入帧分段成几个子帧还是将几个输入帧组合成一个超帧。

                          发明内容

因此，本发明的一个目的是提供一种信道编码装置和方法，用于根据要 发送的数据的QoS(业务品质)将输入数据帧编码成适当长度的子或超帧。

本发明的另一目的是提供一种信道解码装置和方法，用于根据要发送的 数据的QoS(业务品质)对其帧长适当变化的编码过的帧数据进行解码。

本发明的再一目的是提供一种快速信道编码/解码装置和方法，用于将 长输入帧或数据率分段成多个要编码的子帧，并用于分别地对分离的编码过 的子帧进行解码，然后将解码后的子帧重组为原始帧长。

本发明的又一目的是提供一种快速信道编码/解码装置和方法，用于将 短输入帧或低数据率组合成具有适当长度的超帧，以对组合后的超帧进行编 码，对组合的编码过的超帧进行解码，然后将解码后的超帧重组成原始帧。

本发明的又一目的是提供一种快速信道编码/解码装置和方法，用于通 过分析业务品质(QoS)(如帧长、延时冗余、差错冗余、接收机复杂性(尤其是 接收机存储器)、对应于要发送的输入帧数据的业务类型)来确定子/超帧的最 佳长度，并根据确定结果来将输入数据帧分段或组合成子或超帧。

                          附图说明

参照附图的如下详细描述，本发明的上述和其他目的、特征和优点将变 得更加清楚，各附图中的相同标号表示相同部件，附图中：

图1是传统快速编码器的框图；

图2是传统快速解码器的框图；

图3是根据本发明实施例包括快速编码器的信道发射机的框图；

图4是表示根据本发明实施例组合快速(turbo)码和对输入编码进行编码 的方法的示意图；

图5是表示根据本发明实施例对输入帧分段和对分段后的帧进行快速 编码的方法的示意图；以及

图6是根据本发明实施例包括快速解码器的信道接收机的框图。

                          具体实施方式

下面将参照附图来详细描述本发明的优选实施例。在下面的描述中，将 不对熟知的功能和结构进行详细描述，因为这就有碍于对本发明的细节的描 述。

未来的通信系统将具有提供具有可变QoS(业务品质)特性的多种业务， QoS参数包括延时、BER和帧差错率(FER)。业务一般可分为高差错率业务 和低差错率业务。可以高差错率提供的业务包括：话音业务，它需要相对短 的延时；和短消息业务(SMS)，它允许长延时。另一方面，需要低差错率的 业务包括：电视会议业务，它需要短延时；和静止图像或因特网(Internet)文 件传送业务，它允许相对较长的延时。另外，相同的业务可具有不同的延时 和数据率。

例如，在发送和接收运动画面信息的图像业务中，数据率是 32-2048Kbps，可允许的延时在10-400ms的范围内，但是，该数据率和可允 许延时可根据多个规范或相应业务期间的信道条件而有所变化，这些规范包 括：一类是使用该业务的用户或终端，另一类是提供业务的基站。尤其是在 CDMA移动通信系统中，由于基站或移动台的输出功率受限，因此，不足以 为了高品质业务而仅增加某个用户的发送功率。这是因为，当特定用户的发 送功率增加时，对其他用户的干扰将与所增加的发送功率成比例地增加。因 此，有能够在使发送功率的增加最小以降低对其他用户的干扰的前提下提供 各种多媒体业务的方法的需求。

在另一示例中，短帧分组数据发送业务需要低数据率和极低差错率。但 是，如果延时不足道，则即使延时有些增大，也能够降低差错率。因此，本 发明提出超帧的概念。

与此同时，对于前向纠错，快速编码器表现出的特性为：误码率(BER) 和帧差错率(FER)随由输入数据帧的长度和数据率确定的帧的数据尺寸(要一 次处理的数据比特的个数)而发生变化。快速编码器由具有短约束长度的分支 编码器组成，但是，纠错能力随输入到各分支编码器的数据之间的相关性的 增加而提高，这是因为快速编码器中存在交织器。随着输入到快速编码器的 帧的数据尺寸变大，输入到各分支编码器的数据之间的相关性变低。因此， 输入数据的帧长的增大改善了纠错性能。但是，输入帧的长度的增大将引起 编码器和解码器的延时的增大。

图3表示根据本发明实施例包括快速编码器的信道发射机的结构。图3 中所示的快速编码器根据所提供的消息信息通过对输入用户数据的比特计 数将一个输入帧分段成几个子帧或将几个输入帧组合成一个超帧，此后以快 速码对分段的或组合的帧进行编码，以通过发送信道发送编码过的帧。这里 所采用的术语“消息信息”是指与QoS有关的信息(即，业务类型，诸如话 音、字符、图像和运动画面数据的数据速率，输入数据帧的尺寸，可允许延 时，以及可允许差错)。消息信息在呼叫建立期间在基站和移动台之间交换， 消息信息的交换一直持续到相应业务终止。另外，呼叫建立期间预定的基站 和移动台之间的预定信息也可在相应业务期间通过数据交换来改变。亦即， 根据要提供服务的数据率，可对包括表示要在快速编码器中处理的帧尺寸的 信息的消息信息复位。例如，当以2048Kbps的数据率提供10ms帧数据的业 务时，有关数据帧由20480比特组成。在这种情况下，本发明的快速编码器 将该10ms帧分段(或分割)成10/4ms的子帧，然后，对4个5120比特的子帧 进行快速编码，随后将4个编码过的子帧重组成10ms帧用于信道交织。快 速编码器然后对4个编码过的子帧进行解码，并将它们重组成一个20480比 特、10ms的帧。

图3是根据本发明一示意性实施例包括快速编码器的信道发射机的框 图。

如图3所示，源数据编码器42接收用户数据(UD)。用户数据UD具有 超过几十Kbps的数据率，该用户数据诸如字符、图像和运动画面数据，与 具有几Kbps量级的极低数据率的话音数据相区别。源数据编码器42采用其 长度根据业务类型确定的固定长度帧来对接收到的用户数据UD进行编码， 然后将编码过的固定长度帧数据提供给比特计数器50的输入端。例如，源 数据编码器42通常对10ms帧格式的话音数据、20ms帧格式的字符数据、 80ms帧格式的图像数据、及40ms帧格式的运动画面数据进行编码，并将各 编码过的数据提供给比特计数器50。处理尺寸随数据率或帧长而不同。帧长 单位可以是固定的10ms或固定的20ms。中央处理器(CPU)46将有关QoS的 信息(即，要发送的数据的业务类型)(如话音、字符、图像或运动画面)和数据 率通过消息信息发射机44传送给图6的消息信息接收机108。图3的信道发 送装置可同样地应用于基站和移动台。

尽管以采用分离的发射机将消息信息发送到解码器的实施例描述了本 发明，但也可通过在数据持续期将数据尺寸信息装载到发送帧的首标区来发 送数据尺寸信息。

参照图3，CPU 46从帧分段/组合信息存储单元48读取QoS信息，该 QoS信息包括有关要发送的数据的业务类型、相应的数据率、可允许延时、 可允许差错率(BER或FER)和帧长的信息，还包括有关基站或移动台的业务 类型的信息。接下来，CPU 46确定要对接收到的帧进行分段，并因此还必 须采用所读取的信息来确定分段的帧的尺寸和数。另一方面，当构建超帧时， CPU 46可确定组合所需帧，并因此还必须采用所读取的信息来确定要组合 的帧数。根据确定结果，CPU 46将帧分段/组合控制信号和交织模式信号分 别提供给比特计数器50和可编程交织器52，以执行快速编码。亦即，根据 要发送的数据的QoS，CPU 46确定应组合多少连贯的输入帧，或另一方面 确定通过对一个输入帧分段所产生的子帧数。快速编码器然后对超帧的数据 比特或各子帧的数据比特进行快速编码。如前所述，QoS可包括输入帧长、 用户数据率、可允许延时、可允许差错率等。可根据输入帧长和用户数据率 来确定输入帧的尺寸。

在确定CPU 46是对帧进行分段还是组合时，要考虑如下准则。

通常，为了发送分组数据，移动通信系统使用低于几十Kbps的低数据 率，发送延时从几十到几百ms(毫秒)，并且需要BER在10-2-10-4的量级。例 如，如果源数据编码器42的输出帧为10ms长，并且在快速编码器中允许的 可允许延时为40ms，则可将从源数据编码器42输出的4个10ms组合成一 个超帧，该超帧可输入到快速编码器。因此，可降低组合的分组数据的差错 率。

在发送字符、图像和运动画面数据时，移动通信系统的可允许发送延时 范围为从几十ms到几百ms，并且要求BER为10-6-10-7。快速编码器的性能 随着输入数据的帧长的增大而得到提高。多少，在快速解码器中需要额外的 计算和存储器。这样，在性能与解码器复杂性之间就要有所折衷。例如，在 分组数据业务的情况下，通过启动CPU 46来产生子/超帧控制信号，以将来 自源数据编码器42的M比特长输出数据分段/组合成N比特长的子/超帧， 可满足所需的BER和适当的解码器复杂性。

亦即，帧分段/组合信息存储单元48存储帧分段/组合信息，以增加需要 低BER业务的子/超帧的长度N，并降低需要短延时和高BER业务的子/超 帧的长度N。CPU 46根据业务类型和输入数据的帧长从帧分段/组合信息存 储单元48读取帧分段/组合信息。

通过如下示例，可更容易地理解对输入到快速编码器的帧进行分段/组 合。假设对于数据率2048Kbps的低BER业务，输入到快速编码器的输入的 帧尺寸为20480比特/10ms。在提供上述业务的移动台中，快速解码器所需 的存储器容量与20480比特和软判决比特数的乘积成正比。移动台存储器容 量的增加引起移动台的复杂性和成本的提高。

但是，在数据率为2048Kbps/10ms的业务情况下，如果信道编码器将输 入到快速编码器的帧分割(分段)成多个子帧，然后信道解码器中的快速解码 器对个子帧进行解码器，并将解码后的子帧组合成原始帧，则快速解码器所 需的存储器容量与5120比特和软判决比特数的乘积成正比，从而使所需存 储器容量降低。

另外，在具有32Kbps/10ms的低数据率的低BER(例如10-6-10-7)业务情 况下，输入到快速编码器的每个数据帧将由320个比特组成。如果以 32Kbps/80ms的数据率(即，每帧由2560个比特组成)进行编码，则与以 32Kbps/10ms的数据率(即，每帧由320个比特组成)进行编码的情况相比， 延时有些增大。但是，可以在相同信噪比(Eb/No)下降低BER或在相同BER 下降低Eb/No值，从而增加整个系统的容量。

在移动通信系统中，并不是向所有用户或移动台提供同等程度的业务。 反之，可用数据率根据用户类型、移动台或基站而受到限制。另外，由于根 据各移动台类型确定的存储器容量的缘故，可限制可用数据率。因此，当数 据率根据业务类型(或业务选项)在32Kbps到2048Kbps之间变化并且可允许 延时也在10ms到40ms之间变化时，本发明的装置可根据用户或移动台的类 型、基站类型、业务类型或信道条件来改变输入到快速编码器的帧长，同时 还满足相应业务所需的差错率。例如，当信道条件不良时，本发明的装置可 通过增加输入到快速编码器的帧长来满足相应业务所需的差错率，从而允许 增加延时而不增加发送功率。

作为在基站和移动台之间进行交换的消息信息的帧分段/组合信息具有 有关要编码/解码的帧的尺寸的信息，其中可根据用户数据率、输入帧长、可 允许延时、可允许差错率、和信道条件等来确定帧尺寸。

比特计数器50根据从CPU 46输出的N比特帧分段/组合控制信号对N 比特输入数据进行计数，并将所计数的N比特提供给可编程交织器52，即 第一和第二输入缓冲器54和56。每当比特计数器50对N比特输入数据进 行计数时，它还产生比特计数终止信号给CPU 46。因此，可理解的是，在 CPU 46的控制下，比特计数器50将输入帧分段或组合成具有特定长度的子 或超帧，并将子或超帧提供给可编程交织器52，即第一和第二输入缓冲器 54和56，其中CPU 46使用存储在帧分段/组合信息存储单元48中的QoS信 息，如业务类型和输入数据的数据率。

作为可编程交织器52一部分的交织处理器72，根据从CPU 46输出的 交织模式控制信号从交织参数存储器70读取交织参数，对所读取的交织参 数进行处理，并将处理结果提供给交织地址映射器74。这里，CPU 46向交 织处理器72提供如下交织信息。

首先，在将采用单交织方法的快速交织器用作交织器52的情况下，将 最佳参数值作为交织信息提供。根据要交织的数据信息比特序列确定该最佳 参数值具有最高性能。该参数值可采用试验获得值来确定。

其次，在将采用一种或多种交织方法的快速交织器用作交织器52的情 况下，在相应交织模式中，最佳参数值被作为交织信息提供，并根据用于交 织的信息比特的长度和交织器的可变长度通过试验被确定为具有最高性能。 例如，在所需发送延时短并且快速编码器的输入数据帧(即，源数据编码器 42的输出数据帧)尺寸(或长度)小的情况下，将均匀交织器如块交织器或循环 移位交织器用作交织器52。反之，在所需发送延时相对长并且输入数据帧尺 寸大的情况下，使用非均匀交织器如随机交织器作为交织器52。从前面的描 述可理解的是，可根据要交织的数据尺寸类使用各种交织器。

交织地址映射器74接收由比特计数器50分段或组合的N比特长的子或 超帧，交织地址映射器74将输入比特映射成对应于交织处理结果的交织输 入数据缓冲器地址，以便执行交织，并且将第一交织过的子或超帧数据提供 给第一缓冲器54中的交织输入数据缓冲器(ILIB)78，另外将第二交织过的子 或超帧数据提供给第二缓冲器56中的ILIB 90。

第一和第二输入缓冲器54和56每个均包括两个输入开关、两个输出开 关、其输入和输出端连接到输入和输出开关的输入数据保存缓冲器(IDSB)、 以及其输入和输出端连接到其他输入和输出开关的ILIB。图中，标号76和 88表示IDSB，标号78和90表示ILIB，标号80、84、92和96表示输入开 关，标号82、86、94和98表示输出开关。所有开关均由CPU 46控制。第 一输入缓冲器54中的开关80、82、84和86与第二输入缓冲器56中的开关 92、94、96和98轮流地作为镜像操作。亦即，第一输入缓冲器54中的开关 80和84处于接通(ON)状态并且输出开关82和86处于关闭(OFF)状态，而第 二输入缓冲器56中的开关92和96处于关闭状态并且输出开关94和98处 于接通状态。

因此，当比特计数器50在CPU 46的控制下对N比特的输入数据进行 计数时，从该比特计数器输出的数据首先通过最初处于接通状态的输入开关 80存储于第一缓冲器54中的IDSB 76中。此时，从比特计数器50产生的计 数过的数据比特由可编程交织器52进行交织，然后通过开关84存储于第一 输入缓冲器54中的ILIB 78中。如果比特计数器50产生用于N比特长度的 子/超帧的比特计数终止信号，则CPU 46在将第一输入缓冲器54切换到输 出状态并将第二输入缓冲器56切换到输入状态后，重复上述处理过程。结 果，从比特计数器50计数的下面的N个比特以及来自可编程交织器52的交 织数据分别存储在第二输入缓冲器56中的IDSB 88和ILIB 90中。

在该操作期间，第一RSC(RSC1)58和第二RSC(RSC2)60通过输出开关 82和86分别接收从第一输入缓冲器中的IDSB76和ILIB 78输出的N比特 子/超帧数据和相应的交织过的数据，然后，以与图1的快速编码器相同的方 式以N比帧为单位进行快速编码。

接下来，当N比特帧数据完全存储在第二输入缓冲器56时，第一输入 缓冲器54再次切换到输入状态而第二输入缓冲器56切换到输出状态。因此， RSC1 58和RSC2 60对另外从第一和第二输入缓冲器54和56以N比特帧为 单位输出的数据进行快速编码。

来自RSC1 58和RSC2 60的快速编码过的比特被复用器62复用，然后 由信道交织器64交织。在将几个输入帧组合成一个超帧并且将数据以超帧 为单位进行快速编码的情况下，信道交织器64以超帧为单位执行信道交织， 如图4所示。另一方面，当一个输入帧被分段成几个子帧并且以子帧为单位 对数据进行快速编码时，以输入帧为单位执行信道交织，如图5所示。亦即， 信道交织器64通过组合快速编码器的输出符号而执行信道交织，该输出符 号以超帧或子帧为单位进行编码，其尺寸与输入帧相同。交织数据由调制器 66调制，然后通过发送信道68发送。

因此，当根据对诸如业务类型(例如，话音、字符、图像和运动画面)的 QoS信息的分析而需要低BER时，图3所示本发明的信道发送装置将输入 数据帧组合成超帧，以增加比特数。反之，当需要较低的解码器复杂性时， 本发明的信道发送装置将输入数据帧分段成子帧，以减小每帧的比特数。以 这种方式，信道发送装置可使快速编码器/解码器效率最大。

图4是解释本发明操作的示意图，其中以低或中等数据率组合各帧，然 后对各帧进行快速编码。例如，根据要组合的帧数，参数J可在1到8的范 围内变化。在快速编码器中，输入帧的比特数(通过将原始帧的比特数与帧数 J相乘而确定)受到用户数据率和解码器复杂性的限制。

图5是解释本发明操作的示意图，其中以高数据率提供的帧数据被分 段，然后被快速编码。根据分段的子帧数，参数I可在1到4的范围内变化。 类似地，在快速编码器中，输入帧的比特数(通过将原始帧的比特数除以数I 而得到的值)受到用户数据率和可允许差错率的限制。

由图3的快速信道编码器在发送信道上发送的数据由图6的快速信道解 码器(将在下面的描述中更全面地描述)解码成原始数据。

图6表示根据本发明实施例的快速信道解码器结构。图6的快速信道解 码器根据消息信息对以N比特子帧为单位输入的用户数据的比特进行计数， 以对输入用户数据进行解码，此后，将解码数据组合成具有原始长度的帧， 从而重组用户数据。

当用户数据由b个N比特超帧组成时，快速解码器对输入用户数据进行 解码，此后将解码数据分段成具有原始长度的帧，从而对用户数据进行分段。

参照图6，当通过发送信道68接收N比特长的帧时，调制器100调制 接收到的帧数据，并将解调数据提供给信道去交织器102。信道去交织器102 对解调数据帧进行解扰，并将其施加到去复用器104，该去复用器104对复 用的数据符号和奇偶符号进行去复用，并将去复用的符号提供给比特计数器 106。这里，消息信息接收机108接收由图3的消息信息发射机44发送的有 关用户业务类型和数据率的消息信息，并将接收到的消息信息提供给CPU 112。

CPU 112分析从消息信息接收机108提供的消息信息，并根据分析结果 从帧分段/组合信息存储器110读取帧分段/组合信息。另外，CPU 112分析 消息信息中所包含的交织信息，根据分析结果，将交织模式信号和参数值提 供给快速解码器116中的交织器和去交织器，从而执行快速交织。此外，当 接收数据为子帧时(实际上，接收到的数据为原始帧尺寸，但以子帧为单位进 行编码)，根据所读取的消息信息，CPU 112在快速解码之前输出比特帧分段 控制信号，而在快速解码之后，CPU 112输出帧重组控制信号。这里，存储 在帧分段/组合信息存储器110中的信息类似于存储于图3的帧分段/组合信 息存储器48中的信息。

当接收数据为超帧时，CPU 112根据所读取的消息信息控制快速解码 器，以对接收到的帧原样地解码，然后帧分段控制信号。

根据N比特帧分段控制信道，比特计数器106连贯地以N比特子帧为 单位将从去复用器104输出的数据提供给帧缓冲器114。最初，帧缓冲器114 中的开关126和132处于接通状态，而其他开关128和130最初处于关闭状 态。

因此，从比特计数器106输出的计数过的数据比特最初存储于第一帧缓 冲器(N-FB1)112中。当将从比特计数器106输出的N比特数据存储到N-FB1 中之后，比特计数器106产生N比特计数终止信号。当检测到N比特计数 终止信号时，CPU 112关闭帧缓冲器114中的开关126和132，而接通其他 开关130和128。然后，从比特计数器106输出的N比特数据存储在第二N 帧缓冲器(N-FB2)124中。此时，由其结构与图2的快速解码器相同的快速解 码器116对存储在N-FB1 112中的计数数据进行解码。

因此，在CPU 112的控制下，帧缓冲器114中的N-FB1 112和N-FB2 114 另外接收从比特计数器106以N比特为单位输出的数据，并由快速解码器 116对存储数据进行解码。当以子帧为单位对用户数据进行解码时，由受CPU 112控制的帧重组器118将从快速解码器116输出的解码数据重组成原始长 度的帧，然后将其通过源数据解码器120作为用户数据输出。

总之，广义地描述的快速解码器116接收由多个帧组成的超帧或由一帧 分段成的多个子帧，对接收到的帧进行快速解码。当以子帧为单位对用户数 据进行解码时，在CPU 112的控制下，根据有关帧尺寸和由构成子帧的帧的 数目的信息或有关由输入帧分段成的子帧的数目及子帧尺寸的信息，帧重组 器118将快速解码器116的输出重组成原始帧。

当以超帧为单位对用户数据进行解码时，在CPU 112的控制下，根据有 关帧尺寸和构成超帧的帧的数目的信息，帧重组器118将快速解码器116的 输出分段成原始帧。

根据本发明的另一发明，本发明的快速编码器还包括一方法，其中不需 要比特计数器50及用于交织的缓冲器54和56。在帧组合操作中，数据比特 被顺序地存入存储器中(即缓冲器54或56)，以对要组合的帧数进行交织。 数据比特被顺序地输出到快速编码器中的RSC1，其数量与未交织的组合帧 尺寸相当。数据被输出到RSC2，其数量与组合帧尺寸数(它们根据由交织处 理器产生的交织地址映射器的地址而交织)相当。

在另一示意性方法中，在帧分段操作中，输入数据比特被顺序地存入存 储器中，以进行交织。数据比特被顺序地输出到快速解码器中的RSC1，其 数量与分段的帧尺寸的尺寸相当。数据比特被交织到RSC2并输出，其数量 与组合帧尺寸的尺寸相当。

因此，当输入数据帧太短时，图3的快速信道编码器和图6的快速信道 解码器将输入数据帧组合成超帧，以便以超帧为单位对输入帧进行编码和解 码，而当输入帧太长时，将输入帧分段成各子帧，以便以子帧为单位对输入 帧进行编码和解码，从而提高发送效率。

如上所述，当输入数据帧极长或极短时，本发明的实施例将输入帧分段 /组合成适当长度的子/超帧，然后对该子/超帧进行编码和解码。以这种方式， 可以减少所需计算量和解码器中所需的存储器容量，而同时还保证了快速码 编码器的性能。

尽管已参照特定优选实施例对本发明进行了表示和描述，但应理解的 是，本技术领域内的技术人员可在不背离由所附权利要求限定的本发明宗旨 和范围的情况下进行各种形式和细节上的修改。

本申请是申请日为1999年3月31日、申请号为99800417.0、题为“根 据业务质量处理帧数据的快速编码/解码装置和方法”的专利申请的分案申 请。