本发明旨在消除上述问题，目的是提供一种能减少去交织模式判定的引入 时间的纠错装置及纠错方法。
为了解决上述问题，根据本发明方案1的纠错装置，对应于插入接收数据 内的去交织模式对上述接收数据进行纠错，其特征在于，具有：去交织装置， 输入与上述接收数据同步的帧同步信号及里德所罗门分组标题信号，去交织上 述接收数据，输出去交织后的数据及与该数据同步的里德所罗门分组标题信号； 里德所罗门解码装置，输入与上述去交织后的数据同步的里德所罗门分组标题 信号，里德所罗门解码上述去交织后的数据，输出作为纠错结果的里德所罗门 解码数据，同时输出与上述里德所罗门解码数据同步的里德所罗门分组标题信 号及里德所罗门分组错误信号；去交织模式生成装置，输入上述里德所罗门分 组标题信号和上述里德所罗门分组错误信号作为用于去交织变更的触发信号， 生成上述去交织模式。
由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整 个解调系统的引入时间。
本发明方案2的纠错装置的特征在于，在方案1所述的纠错装置中，上述 去交织模式生成装置具有：由上述触发信号计算切换比较值的计算装置，将上 述切换比较值与规定的去交织模式切换基准相比较的比较装置，上述切换比较 值满足上述去交织模式切换基准时，从去交织模式初始值开始以去交织模式切 换顺序更新并输出去交织模式的更新装置。
由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整 个解调系统的引入时间。
本发明方案3的纠错装置的特征在于，在方案1或方案2所述的纠错装置 中，上述去交织装置具有：地址生成装置，输入上述帧同步信号，生成每种去 交织模式的存储装置地址，该存储装置地址中，选择并输出与上述去交织模式 生成装置中生成的去交织模式相对应的存储装置地址；存储装置，基于上述存 储装置地址去交织并输出上述接收数据。
由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整 个解调系统的引入时间。
本发明方案4的纠错装置的特征在于，在方案3所述的纠错装置中，上述 去交织装置利用与每种去交织模式的信道数和深度有关的信息进行卷积去交 织。
由此，能减少卷积去交织模式判定时的引入时间。
本发明方案5的纠错装置的特征在于，在方案4所述的纠错装置中，上述 去交织装置具有：信道数计数器，根据上述帧同步信号的输入，输出全部去交 织模式中每种去交织模式的信道数；选择器，输入在上述去交织模式生成装置 中生成的去交织模式，基于该去交织模式选择上述信道数计数器输出中的一个 并输出到上述地址生成装置中，上述地址生成装置识别上述去交织模式生成装 置中生成的去交织模式及根据上述信道数的卷积去交织的深度，生成上述存储 装置地址。
由此，能减少用于卷积去交织模式判定的引入时间，减少去交织模式切换 时整个解调系统的引入时间。
本发明方案6的纠错装置的特征在于，在方案3所述的纠错装置中，上述 去交织装置利用与每种去交织模式的行数和列数有关的信息进行块去交织。
由此，能减少块去交织判定时的引入时间。
本发明方案7的纠错装置的特征在于，在方案6所述的纠错装置中，上述 去交织装置根据上述帧同步信号的输入生成每种去交织模式的行数，在每种去 交织模式的行数中，选择与上述去交织模式生成装置中生成的去交织模式相对 应的行数，根据该选择出的行数和上述去交织模式识别块去交织的列数，生成 上述存储装置地址。
由此，能减少用于块去交织模式判定的引入时间，减少去交织模式切换时 整个解调系统的引入时间。
本发明方案8的纠错装置的特征在于，在方案1所述的纠错装置中，上述 去交织模式生成装置根据帧标题位置的变更输入复位信号时生成去交织模式。
由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整 个解调系统的引入时间。
本发明方案9的纠错装置的特征在于，在方案1所述的纠错装置中，在上 述去交织模式生成装置和所述去交织装置之间具有选择器，根据从外部输入的 选择信号选择并输出从上述去交织模式生成装置输出的去交织模式或者从外部 输入的去交织模式中的任何一个。
由此，在最小限度的引入时间中完成去交织模式的引入，减少模式切换时 解调系统的引入时间。
本发明方案10的纠错方法是与插在接收数据内的去交织模式相对应对上 述接收数据进行纠错的纠错方法，其特征在于具有：去交织步骤，输入上述去 交织模式、与上述接收数据同步的帧同步信号和里德所罗门分组标题信号，去 交织上述接收数据；里德所罗门解码步骤，输入上述去交织后的数据和与该数 据同步的里德所罗门分组标题信号，里德所罗门解码上述去交织后的数据；去 交织模式更新步骤，将与上述里德所罗门解码后的数据同步的里德所罗门分组 标题信号和里德所罗门分组错误信号作为触发信号更新上述去交织模式。
由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整 个解调系统的引入时间。
本发明方案11的纠错方法的特征在于，在方案10所述的纠错方法中，上 述去交织模式更新步骤是：由上述触发信号算出切换比较值，将该算出的切换 比较值和去交织模式切换基准相比较，该切换比较值满足上述去交织模式切换 基准时，从去交织模式初始值按去交织模式切换顺序更新去交织模式。
由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整 个解调系统的引入时间。
本发明方案12的纠错方法的特征在于，在方案10或方案11所述的纠错方 法中，上述去交织步骤是：根据上述帧同步信号复位每个去交织模式的地址计 数器，同时对各个地址计数器递增计数，根据上述更新的去交织模式切换上述 地址计数器的输出，生成存储装置地址，基于该存储装置地址去交织上述接收 数据。
由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整 个解调系统的引入时间。
本发明方案13的纠错方法的特征在于，在方案12所述的纠错方法中，上 述去交织步骤是利用每种去交织模式的信道数和深度进行卷积去交织。
由此，能减少卷积去交织模式判定时的引入时间。
本发明方案14的纠错方法的特征在于，在方案13所述的纠错方法中，上 述去交织步骤是：根据上述帧同步信号的输入复位生成每种去交织模式的地址 的信道数计数器，在上述去交织模式被更新时，切换上述信道数计数器的输出， 根据该切换后的信道数和上述更新后的去交织模式识别卷积去交织的深度，生 成上述存储装置地址，基于该存储装置地址去交织上述接收数据。
由此，能减少用于卷积去交织模式判定的引入时间，减少去交织模式切换 时整个解调系统的引入时间。
本发明方案15的纠错方法的特征在于，在方案12所述的纠错方法中，上 述去交织步骤是：利用每种去交织模式的行数和列数进行块去交织。
由此，能减少块去交织模式判定时的引入时间。
本发明方案16的纠错方法的特征在于，在方案所述的纠错方法中，上述去 交织步骤是：根据上述帧同步信号的输入，生成全部去交织模式中每一个的行 数，在全部去交织模式的每一个的行数中，选择与在上述去交织模式更新步骤 中被更新的去交织模式相对应的行数，根据该选择出的行数和上述去交织模式 识别块去交织的列数并生成上述存储装置地址，基于该存储装置地址进行块去 交织。
由此，能减少用于块去交织模式判定的引入时间，减少去交织模式切换时 整个解调系统的引入时间。
本发明方案17的纠错方法的特征在于，在方案10所述的纠错方法中，上 述去交织模式更新步骤是：根据帧标题位置的变更输出复位信号时，更新上述 去交织模式。
由此，能减少用于去交织模式判定的引入时间，减少复位时整个解调系统 的引入时间。
本发明方案18的纠错方法的特征在于，在方案10所述的纠错方法中，包 含根据从外部输入的选择信号选择并输出在上述去交织模式更新步骤中被更新 的去交织模式或者从外部输入的去交织模式中的一个的选择步骤。
由此，以最小限度的引入时间完成去交织模式的引入，减少模式切换时解 调系统的引入时间。
附图说明
图1是实施例1的纠错装置的结构方框图。
图2是实施例1的去交织模式生成装置的结构方框图；
图3是实施例1的去交织模式生成装置的处理的流程图；
图4是实施例1的去交织装置的结构方框图；
图5是实施例1的去交织模式的一览图；
图6是实施例2的纠错装置的结构方框图；
图7是现有纠错装置的结构方框图。

实施例1
以下对根据本发明实施例1的纠错装置和纠错方法进行说明。对于本发明 实施例1涉及的纠错装置是在卷积去交织后进行里德所罗门解码的纠错装置， 示出了图5所示的去交织模式插入到数据内的情况。
图1示出了本实施例1涉及的纠错装置构成的方框图。
输入端子1在与数据(data1)同步的帧标题位置被确定或变更时输入复位 信号(rst)。输入端子2输入与数据(data1)同步的帧同步信号(fsync)。输入 端子3输入与数据(data1)同步的里德所罗门分组标题信号(psync1)。输入 端子4输入数据(data1)。
去交织模式生成装置5生成去交织模式(dimode)。去交织装置8对输入 数据(data1)在上述去交织模式生成装置5中生成的去交织模式(dimode)进 行去交织。里德所罗门解码装置10对上述去交织后的数据(data2)进行里德 所罗门解码。
输出端子11向外部输出与数据(data3)同步的里德所罗门分组标题信号 (psync3)。输出端子12向外部输出与数据(data3)同步的里德所罗门分组错 误信号(perror)。输出端子13向外部输出作为纠错结果的里德所罗门解码数 据(data3)。
图2示出了根据本实施例1的纠错装置的去交织模式生成装置5的结构方 框图。
输入端子21输入复位信号(rst)。输入端子23输入里德所罗门分组标题 信号(psync3)。输入端子24输入每个里德所罗门分组的错误信号(perror)。
延迟量计算装置25计算每一去交织模式的延迟量。去交织模式更新信号生 成装置26生成去交织模式更新信号(chmode)。去交织模式更新装置27更新 去交织模式信号(dimode)。
输出端子28向去交织装置8输出去交织模式(dimode)。
这里，如果卷积去交织装置将每种模式的信道数存储在寄存器中，则能由 上述寄存器去交织。还是在本实施例1的情况下，信道数都是2的幂数(参考 图5)，因此通过使用用于计数最大信道数127的7位计数器输出和在不需要上 述计数器的上位位时屏蔽上位位后的输出，即使在帧中切换去交织模式，也能 进行去交织。
因此，如图4所示的去交织装置8，由信道数生成装置44、选择器45、地 址生成装置46、允许写入生成装置47、延迟装置48和存储装置(RAM)49， 能以多种模式公用一个存储装置，其结果，不需要为每种模式配备多个去交织 装置，减小了电路规模。
输入端子40输入帧同步信号(fsync)。输入端子41输入里德所罗门分组 标题信号(psync1)。输入端子42输入数据(data1)。输入端子43输入去交织 模式(dimode)。
信道数生成装置44生成信道数，将信道数的全部7位、下位6位、下位5 位、下位4位和下位3位输出到选择器45。选择器45通过经输入端子43输入 的去交织模式(dimode)选择在信道数生成装置44中生成的信道数(channel) 即缺省、信道数3、信道数5、信道数7、信道数9中任何一个。地址生成装置 46生成用于去交织的存储装置地址(AD)。允许写入生成装置47生成允许写入 信号(NWE)。延迟装置48将与数据(data2)同步的里德所罗门分组标题信 号(psync2)输出到输出端子50。存储装置49将去交织后的数据(data2)输 出到输出端子51。
输出端子50将与数据(data2)同步的里德所罗门分组标题信号(psync2) 输出到里德所罗门解码装置10。输出端子51将去交织后的数据(data2)输出 到里德所罗门解码装置10。
下面对如上构成的纠错装置的动作进行说明。
数据(data1)、与该数据(data1)同步的帧同步信号(fsync)以及与该数 据(data1)同步的里德所罗门分组标题信号(psync1)通过输入端子2～4被输 入到去交织装置8中。
在与上述数据(data1)同步的帧标题位置稳定或变更时，复位信号(rst) 通过输入端子1输入到去交织模式生成装置5中。在去交织模式生成装置5中， 输入从里德所罗门解码装置10输出的里德所罗门分组标题信号(psync3)和里 德所罗门分组错误信号(perror)以及上述复位信号(rst)时，生成去交织模 式(dimode)并输出到去交织装置8中。
在去交织装置8中，输入从上述输入端子2、3、4输出的各信号(fsync， psync1，data1)和从上述去交织模式生成装置5输出的去交织模式(dimode) 时，去交织上述数据(data1)，然后将去交织后的数据(data2)和与该数据(data2) 同步的里德所罗门分组标题信号(psync2)输出到里德所罗门解码装置10中。
在里德所罗门解码装置10中，在输入上述去交织后的数据(data2)和与 该数据(data2)同步的上述里德所罗门分组标题信号(psync2)时，对上述数 据(data2)进行里德所罗门解码，将作为纠错结果的里德所罗门解码数据(data3) 输出到输出端子13，同时将与该数据(data3)同步的里德所罗门分组标题信号 (psync3)输出到输出端子11和去交织模式生成装置5，将与该数据(data3) 同步的里德所罗门分组错误信号(perror)输出到输出端子12和去交织模式生 成装置5。
接着，使用图2详细说明去交织模式生成装置5的动作。
在延迟量计算装置25中，在通过输入端子21输入复位信号(rst)的情况 下，或者，在从去交织模式更新信号生成装置26输出的去交织模式更新信号 (chmode)变为ON的情况下，延迟量计算完成信号(dlyflg)变成OFF，计 数器(图中未示出)复位到零并开始计数。这样，向上计数从上述去交织模式 更新装置27输出的每种去交织模式(dimode)的去交织装置8和作为里德所罗 门解码装置10的处理时间即延迟量，延迟量计算完成时，延迟量计算完成信号 (dlyflg)变成ON并输出到去交织模式更新信号生成装置26中。
将去交织更新条件作成通过输入端子23输入的里德所罗门分组标题信号 (psync3)和通过输入端子24输入的里德所罗门分组错误信号(perror)为ON 的情况下，即在段的标题位置上一个以前的段不能用里德所罗门进行纠错的情 况下，在去交织模式更新信号生成装置26中，从延迟量计算装置25输出的延 迟量计算完成信号(dlyflg)、里德所罗门分组标题信号(psync3)和里德所罗 门分组错误信号(perror)为ON时，去交织模式更新信号(chmode)变成ON (其他情况下为OFF)，输出到延迟量计算装置25和去交织模式更新装置27 中。
里德所罗门分组标题信号(psync3)为ON的情况表示段的标题，里德所 罗门分组错误信号(perror)为ON的情况表示用里德所罗门对1段进行处理， 但不能进行纠错。
在去交织模式更新装置27中，通过输入端子21输入复位信号(rst)的情 况下，将去交织模式(dimode)设置成预先决定的初始值，去交织模式更新信 号(chmode)为ON的情况下，按预先决定的顺序更新将去交织模式(dimode) 并输出到去交织装置8中。
以下，利用图3对去交织模式生成装置5的动作进行详细说明。
首先，通过复位信号(rst)的输入将去交织模式(dimode)设定为预先决 定的初始值(S1)，向上计数作为去交织装置8和里德所罗门解码装置10的处 理时间的延迟量(S2)，比较里德所罗门分组错误信号(perror)的错误数和作 为切换基堆的阈值(S3)。作为切换基堆的阈值可由外部设定，也可由寄存器等 决定。
里德所罗门分组错误信号(perror)的错误数比阈值大时，按指定的顺序 变更去交织模式，输出到去交织装置8中(S4)。
下面，利用图4详细说明去交织装置8的动作。
在信道数生成装置44中，通过输入端子40输入的帧同步信号(fsync)变 成ON时，将计数器复位到0，反复从0到127的向上计数，生成从上述计数 器输出的全部去交织模式的信道数(channel)，输出到选择器45。
在选择器45中，从通过输入端子43输入的去交织模式(dimode)的值选 择信道数(channel)，输出到地址生成装置46和允许写入装置47中。
在地址生成装置46中，通过选择器45选择的信道数(channel)和通过由 输入端子43输入的去交织模式(dimode)识别卷积去交织的深度，生成存储装 置地址(AD)，输出到存储装置49。
在允许写入生成装置47中，由通过选择器45选择的信道数(channel)和 经输入端子40输入的帧同步信号(fsync)生成允许写入信号(NWE)，输出到 存储装置49中。
在延迟装置48中，由去交织模式(dimode)计算每一去交织的里德所罗 门分组标题信号(psync1)的延迟量，将与存储装置49输出(data2)同步的 里德所罗门分组标题信号(psync2)输出到输出端子50中。
在存储装置49中，由存储装置地址(AD)和允许写入信号(NWE)去交 织输入数据(DI)，将去交织后的数据(DO)输出到输出端子51。
在该实施例1中，将从里德所罗门解码装置10输出的里德所罗门分组标题 信号和里德所罗门分组错误信号用作更新去交织模式的触发信号，通过具有根 据上述触发信号更新去交织模式的去交织模式生成装置5，减少去交织模式判定 的引入时间，其结果是，能减少复位或模式切换时解调系统的引入时间。进行 模式变更的情况下，显示在电视等上之前的时间比以前快，能提高接入电源和 模式切换时的响应性。
实施例2
以下，通过本发明的实施例2说明纠错装置和纠错方法。
图6时本实施例2的纠错装置的结构框图。图6中与图1相同或相近的组 成部件使用相同符号，说明从略。
输入端子6输入用于切换通过输入端子7输入的去交织模式和去交织模式 生成装置5的去交织模式的选择信号(dimodesel)。输入端子7输入从外部指定 的去交织模式(dimode)。
选择器9根据从上述输入端子6输出的选择信号(dimodesel)选择从上述 去交织模式生成装置5输出的去交织模式(dimode)或者从上述输入端子7输 出的去交织模式(dimode)中任一个。去交织装置8对输数据(data1)进行 通过选择器9选择的去交织模式(dimode)的去交织。
对以上构成的纠错装置的动作进行说明。
数据(data1)、与该数据(data1)同步的帧同步信号(fsync)以及与该数 据(data1)同步的里德所罗门分组标题信号(psync1)通过输入端子2～4输入 到去交织装置8中。
与上述数据(data1)同步的帧标题位置被确定或变更时，复位信号(rst) 经输入端子1输入到去交织模式生成装置5中，在去交织模式生成装置5中， 输入从里德所罗门解码装置10输出的里德所罗门分组标题信号(psync3)、里 德所罗门分组错误信号(perror)和上述复位信号(rst)，生成去交织模式 (dimode)并输出到选择器9中。
在选择器9中，通过经输入端子6输入的选择信号(dimodesel)，切换从 上述去交织模式生成装置5输出的去交织模式(dimode)和经输入端子7从外 部指定的去交织模式(dimode)，将选出的去交织模式(dimode)输出到去交 织装置8中。
在去交织装置8中，输入从上述输入端子2～4输出的个信号(fsync，psync1， data1)和通过上述选择器9选择的去交织模式(dimode)，去交织上述数据 (data1)，将去交织后的数据(data2)和与该数据(data2)同步的里德所罗门 分组标题信号(psync2)输出到里德所罗门解码装置10中。
在里德所罗门解码装置10中，输入上述去交织后的数据(data2)和与该 数据(data2)同步的上述里德所罗门分组标题信号(psync2)时，对上述数据 (data2)进行里德所罗门解码，将作为纠错结果的里德所罗门解码数据(data3) 输出到输出端子13中，同时，将与该数据(data3)同步的里德所罗门分组标 题信号(psync3)输出到输出端子11和去交织模式生成装置5中，将与该数据 (data3)同步的里德所罗门分组错误信号(perror)输出到输出端子12和去交 织模式生成装置5中。
在本实施例2中，通过来自外部的选择信号选择在去交织模式生成装置5 中生成的去交织模式或者来自外部的去交织模式中的任一个，从而以最小限度 的引入时间完成去交织模式的引入，能减少复位或模式切换时解调系统的引入 时间，其结果是，在进行模式变更的情况下，显示在电视机等上的时间之前比 以前快，能提高接入电源和模式切换时的响应性。
在上述实施例1和2中，对上述去交织装置利用与每种去交织模式的信道 数和深度有关的信息进行卷积去交织的情况进行了说明，在利用与每种去交织 模式的行数和列数有关的信息进行块去交织的情况下，去交织装置通过帧同步 信号的输入生成每种去交织模式的行数，在每种去交织模式的行数中，选择与 去交织模式生成装置中生成的去交织模式相对应的行数，通过该选择出的行数 和上述去交织模式识别块去交织的列数并生成存储装置地址，得到与上述卷积 去交织的情况同样的效果。
如上所述，根据本发明方案1所述的纠错装置，根据插在接收数据内的去 交织模式进行上述接收数据的纠错的纠错装置中，具有：去交织装置，输入与 上述接收数据同步的帧同步信号和里德所罗门分组标题信号，去交织上述接收 数据，输出去交织后的数据和与该数据同步的里德所罗门分组标题信号；里德 所罗门解码装置，输入与上述去交织后的数据同步的里德所罗门分组标题信号， 里德所罗门解码上述去交织后的数据，将作为纠错结果的里德所罗门解码数据 输出，同时输出与上述里德所罗门解码数据同步的里德所罗门分组标题信号和 里德所罗门分组错误信号；去交织模式生成装置，将上述里德所罗门分组标题 信号和上述里德所罗门分组错误信号作为去交织变更的触发信号输入，生成上 述去交织模式，从而能减少去交织模式判定的引入时间，减少去交织模式切换 时整个解调系统的引入时间。
根据本发明方案2所述的纠错装置，在方案1所述的纠错装置中，上述去 交织模式生成装置具有：由上述触发信号计算切换比较值的计算装置，将上述 切换比较值与规定的去交织模式切换基准相比较的比较装置，上述切换比较值 满足上述去交织模式切换基准时，从去交织模式初始值开始以去交织模式切换 顺序更新并输出去交织模式的更新装置，由此，能减少用于去交织模式判定的 引入时间，减少去交织模式切换时整个解调系统的引入时间。
根据本发明方案3的纠错装置，在方案1或方案2所述的纠错装置中，上 述去交织装置具有：地址生成装置，输入上述帧同步信号，生成每种去交织模 式的存储装置地址，该存储装置地址中，选择并输出与上述去交织模式生成装 置中生成的去交织模式相对应的存储装置地址；存储装置，基于上述存储装置 地址去交织并输出上述接收数据，由此，能减少用于去交织模式判定的引入时 间，减少去交织模式切换时整个解调系统的引入时间。
根据本发明方案4的纠错装置，在方案3所述的纠错装置中，上述去交织 装置利用与每种去交织模式的信道数和深度有关的信息进行卷积去交织，由此， 能减少卷积去交织模式判定时的引入时间。
根据本发明方案5的纠错装置，在方案4所述的纠错装置中，上述去交织 装置具有：信道数计数器，根据上述帧同步信号的输入，输出全部去交织模式 中每种去交织模式的信道数；选择器，输入在上述去交织模式生成装置中生成 的去交织模式，基于该去交织模式选择上述信道数计数器输出中的一个并输出 到上述地址生成装置中，上述地址生成装置识别上述去交织模式生成装置中生 成的去交织模式及根据上述信道数的卷积去交织的深度，生成上述存储装置地 址，由此，能减少用于卷积去交织模式判定的引入时间，减少去交织模式切换 时整个解调系统的引入时间。
根据本发明方案6的纠错装置，在方案3所述的纠错装置中，上述去交织 装置利用与每种去交织模式的行数和列数有关的信息进行块去交织，由此，能 减少块去交织判定时的引入时间。
根据本发明方案7的纠错装置，在方案6所述的纠错装置中，上述去交织 装置根据上述帧同步信号的输入生成每种去交织模式的行数，在每种去交织模 式的行数中，选择与上述去交织模式生成装置中生成的去交织模式相对应的行 数，根据该选择出的行数和上述去交织模式识别块去交织的列数，生成上述存 储装置地址，由此，能减少用于块去交织模式判定的引入时间，减少去交织模 式切换时整个解调系统的引入时间。
根据本发明方案8的纠错装置，在方案1所述的纠错装置中，上述去交织 模式生成装置根据帧标题位置的变更输入复位信号时生成去交织模式，由此， 能减少用于去交织模式判定的引入时间，减少去交织模式切换时整个解调系统 的引入时间。
根据本发明方案9的纠错装置，在方案1所述的纠错装置中，在上述去交 织模式生成装置和所述去交织装置之间具有选择器，根据从外部输入的选择信 号选择并输出从上述去交织模式生成装置输出的去交织模式或者从外部输入的 去交织模式中的任何一个，由此，在最小限度的引入时间中完成去交织模式的 引入，减少模式切换时解调系统的引入时间。
根据本发明方案10的纠错方法，是与插在接收数据内的去交织模式相对应 对上述接收数据进行纠错的纠错方法，具有：去交织步骤，输入上述去交织模 式、与上述接收数据同步的帧同步信号和里德所罗门分组标题信号，去交织上 述接收数据；里德所罗门解码步骤，输入上述去交织后的数据和与该数据同步 的里德所罗门分组标题信号，里德所罗门解码上述去交织后的数据；去交织模 式更新步骤，将与上述里德所罗门解码后的数据同步的里德所罗门分组标题信 号和里德所罗门分组错误信号作为触发信号更新上述去交织模式，由此，能减 少用于去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引 入时间。
根据本发明方案11的纠错方法，在方案10所述的纠错方法中，上述去交 织模式更新步骤是：由上述触发信号算出切换比较值，将该算出的切换比较值 和去交织模式切换基准相比较，该切换比较值满足上述去交织模式切换基准时， 从去交织模式初始值开始按去交织模式切换顺序更新去交织模式，由此，能减 少用于去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引 入时间。
根据本发明方案12的纠错方法，在方案10或方案11所述的纠错方法中， 上述去交织步骤是：根据上述帧同步信号复位每个去交织模式的地址计数器， 同时对各个地址计数器递增计数，根据上述更新的去交织模式切换上述地址计 数器的输出，生成存储装置地址，基于该存储装置地址去交织上述接收数据， 由此，能减少用于去交织模式判定的引入时间，减少去交织模式切换时整个解 调系统的引入时间。
根据本发明方案13的纠错方法，在方案12所述的纠错方法中，上述去交 织步骤是利用每种去交织模式的信道数和深度进行卷积去交织，由此，能减少 卷积去交织模式判定时的引入时间。
根据本发明方案14的纠错方法，在方案13所述的纠错方法中，上述去交 织步骤是：根据上述帧同步信号的输入复位生成每种去交织模式的地址的信道 数计数器，在上述去交织模式被更新时，切换上述信道数计数器的输出，根据 该切换后的信道数和上述更新后的去交织模式识别卷积去交织的深度，生成上 述存储装置地址，基于该存储装置地址去交织上述接收数据，由此，能减少用 于卷积去交织模式判定的引入时间，减少去交织模式切换时整个解调系统的引 入时间。
根据本发明方案15的纠错方法，在方案12所述的纠错方法中，上述去交 织步骤是：利用每种去交织模式的行数和列数进行块去交织，由此，能减少块 去交织模式判定时的引入时间。
根据本发明方案16的纠错方法，在方案所述的纠错方法中，上述去交织步 骤是：根据上述帧同步信号的输入，生成全部去交织模式中每一个的行数，在 全部去交织模式的每一个的行数中，选择与在上述去交织模式更新步骤中被更 新的去交织模式相对应的行数，根据该选择出的行数和上述去交织模式识别块 去交织的列数并生成上述存储装置地址，基于该存储装置地址进行块去交织， 由此，能减少用于块去交织模式判定的引入时间，减少去交织模式切换时整个 解调系统的引入时间。
根据本发明方案17的纠错方法，在方案10所述的纠错方法中，上述去交 织模式更新步骤是：根据帧标题位置的变更输出复位信号时，更新上述去交织 模式，由此，能减少用于去交织模式判定的引入时间，减少复位时整个解调系 统的引入时间。
根据本发明方案18的纠错方法，在方案10所述的纠错方法中，包含根据 从外部输入的选择信号选择并输出在上述去交织模式更新步骤中被更新的去交 织模式或者从外部输入的去交织模式中的一个的选择步骤，由此，以最小限度 的引入时间完成去交织模式的引入，减少模式切换时解调系统的引入时间。