先进的电视系统委员会(ATSC)具有用于数字电视信号传输的格 式标准。这些标准包括RF/传输子系统的特性，它被当作数字传输标 准的VSB(残留边带)子系统。VSB子系统随机化输入数据，然后以里 德-索罗蒙(RS)编码，数据交织，和格栅编码的形式来应用向前纠错 (FEC)。
图1示例了一种常规的VSB子系统的一个格栅编码器100。该编 码器100包括用于编码x1的一个预编码器110，115，和用于编码x2 的一个1/2速率反馈卷积编码器120，122，125，并对于每两个输入 比特x1，x2，产生3个输出比特z0，z1，z2。这3个输出比特z0，z1，z2 被映射到八个模拟信号电平的其中之一，或者“符号”R。通过在接收 机上提高成功纠错的概率，编码和映射提供一个“增益”给输入比特。 这种增益是通过编码方案和映射方案的一种组合所提供的。
输入比特x2成为输出比特z1和z0的编码包括冗余信息。z1的 值直接相应于x2，同时异门120和延迟设备122，125提供相应于x2 值一个序列的一个值z0。该冗余信息有利于校正一个错误的高概率， 否则该错误将影响相应于x2的编码值。相反，异门110和延迟设备115 把x1的值编码成相应于x1值一个序列的一个值z2，并不提供可以有 利于校正一个错误的冗余信息。
通过最小化一个符号错误的影响，映射输出比特到特殊的符号也 影响校正一个比特错误的概率。例如，输出比特z2被映射到符号R以 便一个0的比特值相应于负符号(-7，-5，-3，-1)，反之一个1的 比特值相应于正符号(1，3，5，7)。这样，例如，如果一个“1”的 z2比特值是编码的符号7(相应于z1和z0比特值也是1)，接收的 信号将必须被充分地降低(到至少-1)已使它作为一个0的值被编码。 这种差距需要引入一个错误，在该例中是“8”(7-(-1))。平均来 说，大于4的一个符号误差距离需要在接收机上引起一个符号差错以 使在编码的x1的值中引起一个差错。相反，比特z0的映射不提供增 益，因为一个符号级(例如到5)的改变将导致一个错误编码的比特z0。
符合常规的向前纠错设计技术，通过ATSC选择图1的特殊的编码 方案和映射方案以提供近似等同的纠错概率来用于输入x1和x2。VSB 子系统的设计对作为信噪(SNR)比的一个函数的每个输入x1，x2提 供一个具体的误码率(BER)。例如，常规的ATSC陆地VSB子系统在 14.9dB的信号对附加的白高斯噪声上具有相应于1.93*10-4片段差错率 的一个可见阈(TOV)。选择这些特性在经陆地发送和接收再现视频内 容材料以及附属材料的过程中提供可接受的性能，比如TV指南。
通常，需要存在用实际上比用于通信视频和辅助信息所提供的那 种低的误码率进行信息通信。对于可选择误码率的品质来说，当前的 ATSC规范不能提供这种功能。

本发明的一个目的是在比一个常规ATSC兼容传输低的误码率上提 供经一个实质上ATSC兼容的传输用于通信信息的一种方法和系统。本 发明的另一个目的是在比常规ATSC兼容传输低的一个误码率上提供用 于发送信息的一种方法和系统，它只需要最小的改变现有的ATSC FEC 设计。
本发明提供了一种编码系统，被配置编码第一数据流和第二数据 流，该编码系统包括一个格栅编码器和一个映射器；
所述格栅编码器包括一个编码器，进行编码后提供第一编码增益， 和进行编码后提供大于第一编码增益的第二编码增益，
所述映射器可操作地耦合到所述编码器，将所述编码器的输出比 特映射到用于传输的符号，并至少提供第一映射增益和小于第一映射 增益的第二映射增益；
其中通过格栅编码器用第一编码增益和第一映射增益编码第一数 据流的第一部分比特，和通过格栅编码器用第二编码增益和第二映射 增益编码第一数据流的第二部分比特，和通过格栅编码器用第二编码 增益和第一映射增益编码第二数据流的比特，因而用大于第一数据流 的第一或第二部分比特的增益提供第二数据流的比特。
本发明还提供了编码第一数据流和第二数据流的一种方法，包括：
使用第一编码增益编码第一数据流的第一部分比特，和使用第一 映射增益将编码的比特映射到用于传输的符号，
使用第二编码增益编码第一数据流的第二部分比特，和使用第二 映射增益将编码的比特映射到用于传输的符号，
使用第一编码增益编码第二数据流的比特，和使用第二映射增益 将编码的比特映射到用于传输的符号，
其中第二编码增益大于第一编码增益，和第一映射增益大于第二 映射增益，因而用大于第一数据流的第一或第二部分比特的增益提供 第二数据流的比特。
本发明还提供了一种接收机包括：
一个格栅解码器，被配置解码第一数据流和第二数据流，    
其中
格栅解码器基于第一符号映射表和相应的第一度量表解码第一数 据流，和
基于第二符号映射表和相应的第二度量表解码第二数据流，
其中
配置第二数据映射表以便提供比提供到第一数据流的比特的第一 数据映射表高的增益给第二数据流的比特。
通过提供一个VSB子系统来实现这些和其他的目的，配置该子系 统允许在两个可选择的误码率品质因数上发送数据。第一误码率品质 因数的选择对应于常规的ATSC FEC编码系统，和第二误码率品质因数 的选择提供了一种类似ATSC FEC的编码方案，该编码方案改进实际的 误码率。第一品质因数的选择实现一种2/3的格栅编码，而较高的品 质因数选择实现一种1/3的格栅编码。因为1/3的高品质格栅编码速 率是2/3的品质格栅编码速率的一半，设计系统在常规的品质编码数 据的整个速率的一半上发送较高品质的编码数据。使用一种ATSC兼容 的编码和一种修改的符号映射来实现1/3的格栅编码。编码方案提供 2∶1数据冗余和符号映射提供用于冗余编码的一个最大的距离。通过 结合降低在接收机上未校正差错的概率的每种技术，误码率的上述的 实质的改进能够被实现。
附图说明
通过结合参考附图以及以示例的方式，本发明将被进一步作详细 的说明解释，其中：
图1示例了一个现有技术的ATSC兼容的2/3格栅编码器的方框 图。
图2示例了按照本发明的一个1/3格栅编码器的方框图。
图3示例了按照本发明的一个可变换的1/3-2/3格栅编码器的方 框图。
图4示例了按照本发明的一个实质上ATSC兼容的VSB子系统的方 框图。
图5示例了按照本发明的一个实质上ATSC兼容的上个编码子系统 的方框图。
图6示例了按照本发明的一个实质上ATSC兼容的VSB接收机子系 统的方框图。
在整个附图中，相同的参考数字表示类似的或相应的特性或功能。

图2示例了按照本发明的一个1/3上个编码器200的方框图。编 码器200使用部件110，115，120，122，125，它们被配置与常规的 现有技术的ATSC兼容编码器100相同，因而保持实质上的ATSC兼容 性。与现有技术的编码器100相反，编码器200在两个输入线路201， 202上接收相同的输入x1，并把编码的比特z0，z1，z2的不同的映射 250提供给符号集R。
格栅编码器200使用一个1/3速率编码方案：对于每一个输入比 特x1产生三个输出比特z0，z1，z2。三个输出比特z0，z1，z2被映射到 八个模拟信号级的其中之一，或“符号”R 209。通过在接收机上提高 成功纠错的概率，编码和映射提供一个“增益”给输入比特。通过编 码方案和映射方案的一种组合来提供该增益。
输入比特x1成为输出比特z1和z0的编码包括冗余信息。z1的 值直接对应于x1 202，同时异门120和延迟设备122，125提供对应 于x1值一个序列的一个值z0。该冗余信息有利于高概率的校正一个 错误，否则该差错将影响对应于x1的编码值。该冗余等同于由编码器 100提供的常规冗余。
如上所述，输出比特z0，z1到特殊符号R的映射也影响校正一个 比特差错的概率，通过最小化一个符号差错的影响。在编码器200中， 输出比特z1被映射到符号R以便一个0的比特值对应负符号(-7，-5， -3，-1)，而一个1的比特值对应于正符号(1，3，5，7)。这样， 例如，如果“1”的一个z1比特值被编码符号到7(对应于z1和z0 比特值也是1)，接收的信号将必须被充分降低(到至少-1)以使它 作为0的一个值被编码。该距离要求引入一个差错(“汉明距离”)， 在该例中是“8”(7-(-1))。平均来说，大于4的一个符号差错距 离需要在接收机上引起一个符号差错以使在z1的编码值中引起一个差 错。相反，比特z2的映射不提供增益，因为一个符号级的一个改变将 导致一个错误的编码比特z2。
值得注意的是，与常规编码器100相比较，编码器200提供最大 的映射增益给到作为是输入x1 202的冗余编码的输出比特z0，z1。非 冗余编码的输入x1 201被提供最小的映射增益。模拟已经论证，与由 编码器100提供的增益相比较，由于这种编码和最大距离的映射，在 输入x1 202上实现了接近6dB的一个附加的增益。此外应注意，编码 器200的数据率是常规编码器100的一半。
在本发明的一个优选实施例中，使用较高数据率较低可靠性的编 码器100，或使用较低数据率较高可靠性的编码器200来可选择的编 码分组数据。处于便于参考，使用较高数据率(常规的)编码器100 编码的分组数据此后称为HD数据分组(高速数据)，和使用较低数据 率编码器200编码的数据分组被称为SD数据分组(慢速数据)。
对于本领域普通技术人员显而易见的是，可以使用各种方案来选 择提供一个编码器100或编码器200，可以根据被编码数据的类型(HD 或SD)的需要。编码器100和200能被直接具体化，并依赖于它们的 类型，适当的数据分组路由到每个编码器。可替换的，在一个可编程 编码器的一个单一实施例中，可以使用可编程作用于映射程序150或 映射程序250的一个可编程的映射程序。当编程映射程序150时，可 编程的编码器对应于编码器100，和当编程映射程序250时，可编程 的编码器对应于编码器200。
此外，可替换的，一种转换安排能被提供用于再路由输入z0，z1，z2 到映射程序150以便达到由映射程序250示例的映射。图3示例了按 照本发明的一种可转换的1/3-2/3格栅编码器300的方框图。在该实 施例中，一个开关320实现期望的再映射，基于一个HD/SD(高速数 据，慢速数据)信号305的控制。
当HD/SD信号305处于第一状态时，输出比特z0，z1，z2被直接路 由到输入z0’，z1’，z2’到映射程序150，并映射到相应的符号R。在该 第一(HD)状态中，设备310提供两个连续的输入比特x 301，序列x 301 的一个比特是输入xa 302，它形成输出比特z2，并且序列x 301的第 二比特是输入xb 303，它形成冗余输出比特z0和z1。对于这两个比 特组302，303的每个，产生三个输出z0，z1，z2，因而形成一个耦合到 映射150的2/3速率的编码器，与常规ATSC兼容的编码器100一致。
当HD/SD信号305处于第二状态时，输出比特z0，z1，z2被直接路 由到输入z0’，z1’，z2’到映射程序150以便比特z2被映射到映射程序 150的输入比特z0’，并且比特z1和z0分别被映射到映射程序150的 输入比特z2’和z1’，且映射到相应的符号R。该映射对输入z1和z0 实现最大的增益，如有关映射程序250的上述内容。在该第二(SD) 状态中，设备310结合序列x 301的一个比特到两个输入xa 302和xb 303。对于每个输入比特x 301，产生三个输出z0，z1，z2，因而经开关 320形成耦合到映射150的一个1/3速率的编码器，以提供相应于图2 的编码器200的一个符号映射。在此方式下，可变换的编码器300允 许数据被编码成一个高速，的可靠性的传输信号，与用于格栅编码的 现存ATSC标准相一致，或者一个低速，高可靠性的传输信号，与本发 明的原理相一致，这取决于所选择的HD/SD305的状态。
图4示例了按照本发明的一个实质上ATSC兼容的VSB子系统400 的方框图。与ATSC标准相一致，VSB子系统400包括一个数据随机数 发生器410，一个里德-索罗蒙编码器420，和一个常规的字节交织器 430。子系统400包括一个修改的格栅编码器450，它提供常规的ATSC 格栅编码，这与图1的编码器100相同，或者提供高可靠性的格栅编 码，这与图2的编码器200相一致。一个分组数据选择器470选择应 用于每个输入数据分组的编码方案(HD/SD)。示例分组数据选择器470 作为一个分立项，但输入分组数据可以以特殊的顺序被预先安排，与 使用HD/SD方案405无关，可以排除所需的一个选择器470。例如， 如果HD/SD方案405是m1 HD来用于每个m2 SD分组数据，输入分组 数据可以被格式化成由m2 SD分组数据跟随的m1 HD分组数据。为便 于理解，输入分组数据被示例成离散的比特流高速数据401和慢速数 据402，其中高速数据401代表使用编码器100的高速低可靠性编码 方案准备被编码的数据分组，和慢速数据402代表使用编码器200的 慢速高可靠性编码方案准备被编码的数据分组。HD/SD同步控制器480 确定适当的时间应用HD/SD和提供相关的控制信号到格栅编码器450 和传输多路复用器460，有关选择器470选择的分组数据401，402的 时间，与在编码器450和多路复用器460上可预测到达的每个分组数 据的每个字节无关。这就是说，ATSC规范允许确定哪里将出现编码流 中的每个输入比特到随机数发生器。
作为到达修改的格栅编码器450的每个相应的字节，同步控制器 480提供HD/SD控制信号305，它控制字节是经过一个常规编码器100 被编码还是经过一个高可靠性编码器200被编码。在一个简明的实施 例中，HD/SD同步控制器480包含等效的元素到方框410-430，配置它 们以跟踪有关每个输入字节的‘标志-元素’，其中每个标志-元素是 来自高速数据401数据流或慢速数据401数据流402数据流的一个字 节，它包含是否相应数据元素正被实际的方框410-430处理的一个标 识。这种标志-镜象法技术本领域公知的，并且例如包括添加一个标志 比特到每个数据流401，402中的每个字节，它区分高速数据和慢速数 据字节，并在交织器430的输出上使用该标志比特作为同步(HD/SD) 控制信号305，因而避免了所需的一个分离的HD/SD同步控制器480。 概念上，该可替换的实施例合并交织器430内同步控制器480的功能。 可替换的，可以使用在编码器450上每个HD401或SD402到达的一种 算法确定，通过同步控制480控制编码器450的转换。根据所公开的 内容，对于本领域普通技术人员来说，不依赖于编码的类型(HD/SD) 由编码器450同步每个字节的编码的其他的技术是显而易见的。
上面示例了本发明的原理。下面示例一个优选实施例，它特别适 于把本发明结合到一个现有的ATSC兼容系统中。
图5示例了一个实质上ATSC兼容的格栅编码子系统500的方框 图，它可被用作按照本发明的上述的编码器450的实施例。常规的ATSC VSB编码器包括以特殊顺序操作的十二个格栅编码器550，以便最小化 一个“突发”错误的影响。由十二个格栅编码器处理每组828字节的 数据以形成3312符号的一个数据段(828字节*8比特每字节*3个输 出比特每2个输入比特*1个符号每3比特)，并且616数据段形成一 个常规的ATSC VSB帧。为减轻定时约束，一个缓冲器510存储每828 字节组，当需要时用于由格栅编码器550进行后面的处理。在本发明 的一个优选实施例中，一个独立的缓冲器520用于存储相应于慢速数 据402数据流的数据组。为了最小化存储需求，配置缓冲器520存储 慢速数据402的414字节，并经一个数据二倍器提供相应的828字节 数据段。数据二倍器530允许格栅编码器560被构造和在相同的时间 基础上被操作，如同常规的格栅编码器550一样。这就是说，每个格 栅编码器550从缓冲器510移走两个比特(图1的x1，x2)来产生每 个编码的符号，从而提供常规的2/3速率的编码。通过提供一个数据 二倍器530，经数据二倍器530，可以是相同配置的每个编码器560从 缓冲器520移走两个比特(图2的x1，x1)，并因此提供按照本发明 的1/3速率的编码。对本领域普通技术人员显而易见的是，可以较好 地使用其他的缓冲方案。例如，根据HD/SD控制305的控制，数据二 倍器530的功能可以被包括在一个单一的可转换的编码器中，如图3 中的编码器300所示。
出于方便，格栅编码器550，560被示例成独立的方框。如上所述， 可以使用一个单一的可编程的编码器，其中映射元件被适当编程(对 应于图1或2的映射程序150或250)来用于每个数据段所需的类型 (HD/SD)编码。此外，如上述的图3所示，在编码处理和映射处理之 间具有一个开关的一个编码器也可以根据HD/SD控制305的状态用于 有选择的编码每个数据段。对于本领域普通技术人员来说，结合本发 明的可选择替换的编码方案的这些和其他的方法是显而易见的。
多路复用器460控制每个数据帧的每个字段内每个片段的信息。 按照ATSC标准，在每个数据段的开头上加上同步信号580，590，并 被加在每个数据帧内的313数据段的每个字段。取决于使用的特殊的 编码方案，在一个最佳实施例中的多路复用器460也控制编码的HD/SD 符号的多路复用，这基于来自同步控制器480的一个控制信号，或基 于一个预定的排序。例如，可以规定传输方案发送‘m1’HD符号，后 面是‘m2’SD符号。可替换的，可以规定传输方案发送‘n1’片段， 后面是‘n2’SD片段，或者，‘k1’HD数据帧后面是‘k2’SD数据 帧等等。
图6示例了按照本发明的ATSC兼容的接收机600的一个例子。通 过修改的格栅解码器650接收符号R。如上所述，取决于所使用的特 殊的编码和多路复用方案，解码器650使用一个2/3速率解码方案， 或一个1/3解码方案解码每个符号。使用相同基础的ATSC兼容的格栅 解码器，但用不同的量度表来解码两个不同的编码的比特流。如果编 码方案是由1 SD片段跟随的3 HD片段，解码器650使用相应于图1 编码器100逆过程的一个量度表解码符号的首三个片段，并使用相应 于图2的1/3速率编码器逆过程的一个量度表解码接着的片段，使用 的格栅解码技术是本领域公知的。
在一个优选实施例中，解码器650包括相应于图5的缓冲器510， 520的缓冲器(未示出)，用于存储HD和SD字节的每个片段。为了 提供与现有的ATSC标准设备630，620，610兼容的一个数据流，一个 多路复用器660安排HD和SD字节以便对应于由图4的ATSC兼容交织 器450产生的字节的次序。一个HD/SD同步控制器680使用任意各种 技术控制这种多路复用，这与上述的HD/SD同步控制器480相同。就 是说，交织方案的确定可以是算法，或者可以包括在图4编码器400 上用在交织器450中的部件的一种复制，它处理用于识别出现每个HD 和SD字节的标志比特，等等。
为了产生相应于编码器400的一个分组数据流，一个常规去交织 器630，一个里德-索罗蒙解码器620，和一个去随机数发生器610处 理适当的多路复用的HD/SD字节。一个可选择的分组数据选择器670 隔离高速数据601和慢速数据602以形成相应于输入到编码器400的 高速数据401和慢速数据402的数据流。
上面的描述只是示例了本发明的原理。但应理解，本领域的技术 人员可以建议各种安排，尽管在此没有明确的描述或显示，包含本发 明具体原理的方案应落入本发明的精神和范畴内。例如，在图2的编 码器200中，输入201实质上接收统一的编码增益，以及统一的映射 增益。编码器200的所有的编码和映射增益被提供到输入202。同样， 可以配置一个解码器600不管对应于输入201的解码，而用较少的或 者没有下降的可靠性。在一个可替换的实施例中，一个“低可靠性” (LD)的信号可以被输入到编码器200的输入201。该LD信号将被编 码而没有增益，发送到接收机600，并被解码成从分组数据选择670 输出的第三低可靠数据流。因为它被编码而没有增益，可以通过接收 机600校正在传输路径中引入的差错，因而使用术语“低可靠性”来 描述这种输入。例如，可以使用该低可靠性信号路径发送非临界数据， 比如天气报告，测试和监视信号，低成本广告等等。
同样的，也可以使用附加的纠错方案来进一步提高慢速数据流402 的可靠性。例如，在慢速数据402比特流被编码器400处理之前，可 以被预先处理。在一个优选实施例中，这种预先处理包括一个随机化 处理和里德-索罗蒙编码，这与图4的方框410，420相同，以提供包 括纠错字节的一个比特流402。在接收机上，通过一个相应的另外的 里德-索罗蒙解码和去随机数发生器，解码的慢速数据比特流602同样 被解码。此外，在本发明的一个优选实施例中，诸如MPEG首部信息， 与发送的数据有关的首部信息可以用于区分每个分组数据是一个高速 数据401还是慢速数据402分组数据。
对于本领域普通技术人员来说，根据所公开的内容，这些和其他 的系统配置以及优化的特点将是显而易见的，并都包括在所附权利要 求的范围之内。