纠错存储器系统

本发明涉及一个纠错存储器系统，更具体地是用于光盘唱机的 纠错存储系统。

一般来说，为了改善光盘播放机在再现时的脉冲串纠错能力，在纠 错编码后，把记录的数据交错并记录到盘上。当需要再现时，从盘中 读出的数据被去交错(deinterleaved)并在纠错被译码后再现。在这 种去交错和纠错译码过程中，数据写入一个予定的信号处理的块单 元中的存储器中或从其中读出。

图1示出了常规光盘播放机的纠错译码过程。当从盘中读出并解 调的数据在第一个去交错块10中以一种预定规则去交错后，在C1 错误纠正块12中完成第一次纠错。这里，未被第一次纠错纠正的错 误数据由指针C1标出。在C1纠错后，数据在第二去交错块14中以 一种预定规则去交错，在此之后，在C2纠错块16中完成第二次纠 错。未被C2纠错纠正的数据由指针C2标出并在第三去交错块18中 以预定规则去交错。最后，数据被输出。前由提到的去交错操作是通 过将输入数据写入预定的块单元完成的而块单元主要是使用随机存 取存储器(RAM)并控制读出寻址。通常RAM有一个8位数据总 线。

参照图2，常规的纠错存储器装置有一个地址产生单元20和一 个纠错存储器40。地址产生单元20包括：用于写入8到14(EFM) 解调数据的第一偏移地址产生器22；用于读取译码器输出数据和指 针的第二偏移地址产生器24；用于为纠错过程写入和读出的第三偏 移地址产生器26；用于从第一到第三偏移地址产生器选择输出的多 路复用器28；用于计数当前基地址的基地址计数器30和用于通过 将其地址计数器30和多路复用器28的输出相加而产生最后的地址 信号的加法器32。纠错存储器40在错误修正译码过程中，通过数据 总线写入或读出数据和指针。相应地，由于在常规装置中，输入到纠 错存储器40或从其输出的数据由一个字节组成，即一个8位单元， 指针由1位组成，未修正的数据由一个1位指针标记，因此占用了存 储器的两个字(两字节)。所以，在由一个8位数据字节和一个1位指针 字节组成的，在两字节空间中，还有7位是空着示未用的，这意味着 不必要地增加了RAM的大小。

为了解决常规技术存在的问题，本发明的目的是提供一种纠错 存储器装置，以有效地利用它的空间。

为达到本发明上述目的，提供了纠错存储器装置中的第一个装 置，是用于依据预定规则写入和读出m位数据和标记错误的n位指 针。第一个装置包括：用于记录m位数据的第一存储器；用于记录n 位指针的第二存储器；地址产生单元，用于以预定规则产生第一和第 二存储器的地址信号；以及写/读控制信号产生单元，用于通过接收 写和读控制信号并对数据/指针差分信号作出响应而产生第一和第 二存储器各自的写和读控制信号。

依据本发明，这里还给出纠错存储器装置中的第二个装置，它 用于以预定规则写入和读出m位数据和标记错误的n位指针。它 包括：一个容量为m+n位的存储器，用于记录m位数据和n位指 针；地址产生单元，用于以预定规则产生存储器的地址信号；数据总 线驱动单元，用于响应于数据写控制信号和指针写控制信号，将m +n位数据分成m位和n位，从而双向地驱动存储器的m+n位的 数据总线。

通过参照附图详细描述一个最佳实施例，本发明的上述目的和 其它优点将会更加明显。

图1是显示一个常规光盘播放机的纠错过程的方框图。

图2是一个常规纠错存储器系统的方框图。

图3是依据本发明的纠错存储器系统的最佳实施例的方框图。

图4示出图3系统中各单元处的波形。

图5是依据本发明的纠错存储器系统的另一最佳实施例的方框 图。

图6示出图5系统中各单元处的波形。

图3是依据本发明的纠错存储器系统的一个最佳实施例的方框 图。参照图3，纠错存储器系统包括：第一存储器，即RAM42，用于 记录有8位数据总线的数据；第二存储器，即RAM44，用于记录有 1位数据总线的指针；写/读控制信号产生器50，用于控制第一存储 器42和第二存储器44的读/写操作；地址产生单元20，它与常规的 地址产生单元一样，有第一、第二和第三偏移地址产生器22,24和 26、多路复用器28、基地址计数器30和加法器32。第一偏移地址产 生器22接收用于记录EFM数据E的(图4)EFM时钟，并产生用于 记录EFM解调数据的偏移地址，而该地址被提供给多路复用器28 的输入端子A，因此第一去交错规则得到满足。第二偏移地址产生器 24接收用于读取输出数据SD和最后译码器的指针SP的读取时钟 (如图4所示)，并产生用于读取输出数据和译码器指针的偏移地址， 该地址被提供给多路复用器28的输入端子B，从而满足了第二去交 错规则。第三偏移地址产生器26接收读/写控制信号R/W CON- TROL BUS并产生用于读和写输出数据和指针(错误修正所必 需)的偏移地址，该地址被提供给多路复用器28的输入端子C，从 而满足了第三去交错规则。多路复用器28依据EFM时钟信号和读 时钟信号选择输入，并将选择的输入输出。换句话说，当S0和S1分 别是(0,1),(1,0)和(0,0)时，则输入A、B和C分别被选中。基地址 计数器30给加法器32提供了表明译码过程的基地址间隔的时钟及 图4中示出的表示EFM帧同步周期的块时钟。加法器32将多路复 用器28的输出和基地址计数器30的输出相加，产生用于第一存储 器42和第二存储器44的地址信号，并通过地址总线将它们传送。 具有四个与非门G1到G4的读/写控制信号产生器50接收如图4示 出的写控制信号 RWE和读控制信号 ROE、依据数据/指针差分信 号 DREN输出关于图4中第一存储器数据的数据写信号 DEWE和 数据读控制信号 DROE、并将它们传送给第一存储器42的写控制端 了 WE和读控制端子 OE。此外，读/写控制信号产生器50还输出关 于图4中第二存储器指针的指针写控制信号 PRWE和指针读控制 信号 PROE，并将他们传送给第二存储器44的写控制端子 WE和 读控制端子 OE。

本发明的一个最佳实施例的工作将参照图4描述。

参照图4，数据C1、E,C1,SP,C1,SD,C1,SP,C1,SD,C1,C1, C1P,C2,SP,E,SD,C2,SP,C2,SD,C1P,C2,C2P,……依据输入 到偏移地址产生单元20的EFM时钟信号和读时钟信号被加到数 据总线。这里，C1是纠错译码器C1的读/写数据，C1P是读/写指针 C1,C2纠错译码器C2的读/写数据，C2P是C2写指针，E是EFM 记录数据，SP是最后输出指针而SD是最后输出数据。第一存储器 42在 DROE低电平时段(1)读数据C1，在 DRWE低电平时段(1)写 数据E，并在 DROE低电平时段(2)和(3)读数据C1、SD和C1。这 里，数据C1在 DRWE的低电平时段(2)写入。第二存储器44在 PROE的低电平时段(1)和(2)读最后指针SP，在 PRWE低电平时 段(1)通过C1纠错写入指针C1。在C2纠错时，第一存储器42在 DROE的低电平时段(4)读数据C2，并在 DRWE低电平时段(3)写 数据E。在 DROE低电平时段(5)读数据SD和C2，在 DROE低电平 时段(6)读数据C2和SD。由C2纠错所纠正的数据在 DRWE低电 平时段(4)写入。第二存储器44在 PROE低电平时段(3)、(4)和 (5)读数据SP和C1P，在 PRWE低电平时段(2)写数据C2P。

在上面描述的本发明的最佳实施例中，数据被写在有8位数据 总线的RAM42中，指针被写在有1位数据总线的RAM44中，因 此，可以避免RAM容量不必要的增加。

图5是另一个最佳实施例的方框图，这一实施例与前面提到的 实施例的区别在于：使用了一个9位的RAM46，以及提供了数据总 线驱动单元60，用来分别地驱动数据和指针的数据总线。以下，两个 实施例中的对应部分由同样的参考号数标出。9位RAM46通过地 址总线接收从地址产生单元20来的地址信号，并接收写控制信号 RWE和读控制信号 ROE作为控制信号。数据总线驱动单元60包 括：第一写总线驱动器62，用于依据数据写控制信号 DRWE来驱 动8位数据总线；第二写总线驱动器64，用于依据指针写控制信号 PRWE来驱动1位指针总线。此外，数据总线驱动单元60还包括： 第一锁存器66，用于通过数据写控制信号 DRWE的启动和与读控 制信号 ROE的同步，将从存储器中读出的8位数据锁存；第二锁存 器68，用于通过指针写控制信号 PRWE的启动和与读控制信号 ROE的同步，将从存储器中读出的1位指针锁存；第一读总线驱动 器70，用于依据读控制 ROE来驱动8位数据总线；第二读总线驱动 器72，用于依据读控制信号 ROE来驱动1位指针总线。

下面，将参照图6来描述依据本发明的另一最佳实施例的工作。 在 ROE的低电平时段，信号从9位数据总线通向外部数据总线。在 数据记录时，在读控制信号 ROE被触发为“低”电平信号后，8位数 据和1位指针在 ROE的上升沿暂时被存在锁存器66和68中。此 后， DRWE信号被触发为“低”电平信号，外部数据的8位数据和从 存储器中读出的1位指针的数据总线被从锁存器68中读出，并在 RWE的低电平时段通过9位数据总线写入9位RAM46。当希望把 指针写入9位RAM46时， ROE信号被触发“低”电平信号，而8位 数据和1位指针在上升沿暂时被存在锁存器66和68中。然后，通 过立刻触发 PRWE信号为“低”电平信号，外部数据总线的1位指 针和从锁存器66中读出的9位数据总线的8位数据，在 RWE的“ 低”电平时段，通过9位数据总线被写入9位RAM46，作为写控制信 号。

因此，根据本发明的另一最佳实施例，8位数据和1位指针可以 以一个字写在一个有9位数据总线的存储器中，这就可以避免存储 器容量不必要的增加。

为上文所述，根据本发明，光盘播放机的纠错系统中所用的存储器 空间可以得到有效利用，从而减小了存储器大小。这样，将纠错系统 集成到一个芯片上的技术得到简化，而且费用也大大地降低。