本申请案是题为“AN INTER-SEQUENCE PERMUTATION TURBO CODE SYSTEM AND OPERATION METHODS THEREOF”的第11/176,829号美国申请案以及题为 “NETWORK FOR PERMUTATION OR DE-PERMUTATION UTILIZED BY CHANNEL CODING ALGORITHM”的第11/414,433号美国申请案的部分接续申请案。
在第11/176,829号美国申请案和第11/414,433号美国申请案中，揭示了一种经改进 的涡轮码(turbo code)系统。然而，所属领域的技术人员可能已经注意到，这个系统的 能力是有限制的。当所有序列置换器(在第11/176,829号美国申请案中为第一序列置换 器或第二序列置换器)置换具有相同长度的序列时，所述系统只能够处理信息位序列的 长度可划分成由置换器处理的长度而没有任何剩余物的输入序列(在编码器侧)。然而， 这个限制是不合需要的，因为实际上信息位序列可能具有任何长度。因此，本发明是针 对此问题的解决方案和在序列间置换(ISP)涡轮码系统中利用具有可变长度的输入序列 的教示。所述方法可进一步应用于应用殆正则置换(ARP)交错器的涡轮码，所述殆正 则置换(ARP)交错器是另一种类型的序列间置换交错器。

本发明涉及一种序列间置换(ISP)编码器。所述ISP编码器包括：接收构件，其用 于接收信息位序列输入；第一输出构件，通过其输出第一码位序列输出；第二输出构件， 通过其输出第二码位序列输出；位添加构件，其耦合到所述接收构件，所述位添加(符 号添加)构件在所述ISP编码器中的任何随后处理之前处理所述接收到的信息位序列输 入；第一卷积码编码器，其耦合在所述位添加构件与所述第一输出构件之间；第二卷积 码编码器；以及序列间置换交错器。所述序列间置换交错器耦合在所述位添加构件与所 述第二卷积码编码器之间。所述第二卷积码编码器耦合在所述序列间置换交错器与所述 第二输出构件之间。
另外，所述ISP编码器包括第三输出构件，通过其输出第三码位序列输出，其中所 述第三输出构件耦合到所述位添加构件或直接耦合到所述接收构件。
或者，所述ISP编码器包括第四输出构件，通过其输出第四码位序列输出，其中所 述第四输出构件耦合到所述序列间置换交错器。
本发明还涉及一种序列间置换编码器。所述ISP编码器包括：接收构件，其用于接 收信息位序列输入；第一输出构件，其用于输出第一码位序列输出；第二输出构件，其 用于输出第二码位序列输出；位添加构件，其耦合到所述接收构件，其中所述位添加构 件在所述序列间置换编码器中的对所述接收到的信息位序列输入的任何随后处理之前处 理所述接收到的信息位序列输入；第一卷积码编码器，其耦合在所述接收构件与所述第 一输出构件之间；以及第二卷积码编码器，其耦合到所述第二输出构件；以及序列间置 换交错器，其耦合在所述位添加构件与所述第二卷积码编码器之间。另外，所述ISP编 码器包括第三输出构件，其耦合到所述接收构件以输出第三码位序列输出。
或者，所述ISP编码器包括第四输出构件，其耦合到所述序列间置换交错器以输出 第四码位序列输出。
附图说明
以下参照附图以实例方式描述本发明，附图将使得读者较容易了解本发明的目的、 技术内容、特征和成就，其中：
图1展示说明在ISP涡轮码编码器中所利用的“缩短”和“穿孔”的实例；
图2展示本发明的ISP编码器的第一实施例；
图3展示本发明的ISP编码器的第二实施例；
图4展示本发明的ISP编码器的第三实施例；
图5展示本发明的ISP编码器的第四实施例；以及
图6展示本发明的ISP编码器的第五实施例。

对优选实施例的详细描述希望说明本发明，而不希望限制实施本发明的形式。
本发明所采用的技术是常规的“缩短”和“穿孔”。请首先参看图1。我们假设输入 的第一序列101包括13个位且所有序列置换器处理4个位。根据第11/176,829号美国申 请案和第11/414,433号美国申请案，此种序列不是对ISP涡轮码编码器的有效序列输入。 然而，通过在序列101中添加三个“0”位，其变成第二序列102，所述第二序列102可 由4划分而不会留下任何剩余物。虽然我们在此情况下添加了“0”，但添加其它类型的 符号也是可能的，例如“1”。虽然我们在末尾处添加了三个“0”，但用先前的信息位与 至少一个“0”交换也是可能的。还请注意，在本说明书中“位”与“符号”的意义可互 换。完全了解位添加操作的个人可意识到，添加位使得位序列的扩展长度可有效用于输 入到序列间置换交错器。
序列102可由执行序列间置换和卷积码编码(所述两者均已在第11/176,829号美国 申请案中论述)的编码器置换和编码，第二序列102变成第三序列103和第四序列104。 在第三序列103中，序列中带下划线的数字代表“添加”位。在第四序列104中，序列 中带下划线的数字代表“穿孔”位。在序列间置换和/或卷积码编码的过程之后，取走所 述添加位或所述穿孔位，所得的序列分别是第五序列103’和第六序列104’。
在编码之前添加所述添加位并在编码之后移除所述添加位称为“缩短”。移除所述穿 孔位称为“穿孔”。缩短使得ISP涡轮码系统可编码可变长度信息位序列，所述可变长度 信息位序列可在信息位序列的长度小于经设计由ISP涡轮编码系统处理的长度时编码。 穿孔使得码位长度的长度与所需码位长度匹配，且所得的码率与所需码率匹配。将容易 注意到，用于移除添加位和移除穿孔位的操作本质上非常相似，因此在本申请案的说明 书中我们将把其统一称为“删除”。然而，读者应记住，在实践中人们将使用不同术语来 指代所述删除操作。
在取走添加位之后，为了提高带宽效率，可进一步单个地或共同地对输出的“码位 序列”穿孔。这种“进一步穿孔”技术已经众所周知，且我们在此将省略详细描述。
在第11/176,829号美国申请案和第11/414,433号美国申请案中可用以下展示的各种 方式实施前2段和图1中描述的技术。在图2到4中，接收构件和输出构件分别指示用 于接收和输出序列的物理部分。它们可以是装置、电路块、端子、接触件或简单地是线 接头。
图2是本发明的第一实施例，其通过选择第11/176,829号美国申请案的图2中的输 出106、107和108而从第11/176,829号美国申请案的图2发展而来。在第11/176,829号 美国申请案中，只需要三个输出(106、107、108或107、108、109)。
在图2中，位添加构件203向从接收构件202接收到的信息位序列输入添加位。在 经过ISP编码器处理之后，第一输出构件207、第二输出构件208和第三输出构件209 处的每个码位序列输出受到删除操作，以便去除“添加”或“穿孔”位。如之前提及的， 可进一步对码位序列输出执行至少一额外穿孔操作，以便提高带宽效率。
在图3中，第一输出构件207、第二输出构件208和第四输出构件301处的每个码 位序列输出类似地受到删除操作，以便去除“添加”位。如之前提及的，可进一步对码 位序列输出执行至少一额外穿孔操作，以便提高带宽效率。
在图4中，第三输出构件直接耦合到接收构件202，因而无需在第三输出构件209 处执行删除操作。类似地，第一输出构件207和第二输出构件208处的每个码位输出仍 然受到删除操作，以便去除“穿孔”位。如之前提及的，可进一步对码位序列输出执行 至少一额外穿孔操作，以便提高带宽效率。
图5和图6中展示的编码器分别类似于图4和图3中的编码器。不同之处在于，第 一卷积码编码器205直接从接收构件202接收序列，因为并非所有卷积码编码方法都要 求事先“缩短”或“穿孔”。如之前提及的，可进一步对码位序列输出执行至少一额外穿 孔操作，以便提高带宽效率。
在图2、图3、图4、图5和图6中，第一和第二卷积码编码器可采用以下方法中的 至少一种：咬尾卷积编码、补尾卷积码编码。卷积码编码器可用例如Reed-Muller码、 BCH码等其它编码方法来代替。可单独编码序列间置换交错器之后和之前的多个序列。
当然，完全理解本发明的个人可意识到，事实上只有穿过序列间置换交错器的序列 要求“缩短”或“穿孔”操作。因此，删除操作不要求只在输出构件处执行。其可恰好 在序列间置换交错器之后执行，或者如果穿过卷积码编码器的序列不要求“缩短”或“穿 孔”，那么在所述卷积码编码器之前执行。
殆正则置换也是一种类型的序列间置换交错器，且“缩短”或“穿孔”可应用于应 用殆正则置换作为交错器的涡轮码以编码具有可变长度的位序列。