诸如磁盘设备之类的数据记录设备使用一种技术，在该技术中， 当用户数据记录在记录介质上时，错误检测码添加到用户数据上，并 且当用户数据从记录介质再现时，在系统中或在记录介质上在传输期 间出现的数据错误(缺陷)按照代码被校正和校验。一般已知的错误 检测码包括例如错误校正码(ECC)和循环冗余校验(CRC)码。

然而，错误检测码添加到构成用户数据的每个数据扇区(例如， 具有512字节)并记录在记录介质上。为此原因，记录用户数据的记 录介质的容量减小，阻碍记录介质容量的增大。
最近已经提出一种新格式，其中预定数量的数据扇区(小扇区) 作为用于记录介质的记录单元(大扇区)，以满足记录介质容量增大 的要求。然而，在这种提议中，错误检测码可能既添加到小扇区也添 加到大扇区，使以上问题更严重。
鉴于以上问题已经形成本发明，并且其目的是提供能够在记录介 质中记录的错误检测码与数据串的比率受到约束的同时检测错误的一 种数据记录设备、记录介质、及错误检测方法。
为了解决以上问题，根据本发明的数据记录设备包括：记录侧代 码产生单元，用来由每个数据扇区唯一地产生代码；记录侧计算单元， 用来对代码进行预定计算，以计算尺寸比彼此相连接的代码小的记录 合成码；数据串产生单元，用来产生记录合成码添加到每个数据扇区 的集合上的数据串；数据记录单元，用来把数据串记录在记录介质上； 数据再现单元，用来从记录介质再现数据串；再现侧代码产生单元， 用来以与记录侧代码产生单元相同的方式，从在再现的数据串中包括 的每个数据扇区产生验证代码；再现侧计算单元，用来以与记录侧代 码产生单元相同的方式，由验证代码计算验证合成码；及错误检测单 元，用来把记录合成码与验证合成码相比较，以检测如果两者未能彼 此一致则错误出现在数据扇区中。
在根据本发明的数据记录设备中，记录侧代码的特征在于，产生 尺寸比数据扇区小的错误校正码和/或错误校验码作为代码。
在根据本发明的数据记录设备中，预定数量的数据扇区作为用于 记录介质的记录单元，并且记录侧计算单元为预定数量数据扇区的每 一个计算记录合成码。
根据本发明的记录介质的特征在于：记录合成码添加到每个数据 扇区的集合上的数据串被记录在记录介质上，记录合成码以这样一种 方式被计算使得对于从组成数据扇区的每个数据扇区唯一产生的代码 执行预定计算，并因此记录合成码的尺寸比彼此相连接的代码小。
根据本发明的检测错误的方法包括以下步骤：在记录侧从每个数 据扇区唯一地产生代码；在记录侧对代码进行预定计算，以计算尺寸 比彼此相连接的代码小的记录合成码；产生记录合成码添加到每个数 据扇区的集合上的数据串；把数据串记录在记录介质上；从记录介质 再现数据串；以与记录侧代码产生单元相同的方式，从在再现的数据 串中包括的每个数据扇区产生验证代码；以与记录侧计算单元相同的 方式，由再现侧上的验证代码计算验证合成码；及把记录合成码与验 证合成码相比较，以检测如果两者未能彼此一致则错误出现在数据扇 区中。
根据以上描述的本发明，在记录介质中记录的错误检测码与数据 串的比率受到约束的同时，可检测错误。
附图说明
图1是示出数据记录设备的构造的一个例子的方块图；
图2是示出图1中的主要部分的方块图；
图3是示出图2中的主要部分的方块图；
图4是示出数据记录设备的操作的例子的流程图；
图5是用来说明记录操作的图；
图6是用来说明计算的图；
图7是用来说明再现操作的图。

参照附图将描述本发明的实施例。尽管如下描述磁盘设备作为数 据记录设备的一个例子，但本发明不限于此，而是可应用于诸如光盘 设备之类的其它数据记录设备。
图1是方块图，表明构成为磁盘设备的数据记录设备10的构造的 例子。数据记录设备10包括微处理单元/硬盘控制器(MPU/HDC)1、 存储器2、读取/写入(R/W)通道3、磁头放大器4、磁头5、驱动器6、 音圈电机7及是记录介质的磁盘8。
MPU/HDC1控制整个设备，并且执行与外部主机的接口控制。
存储器2包括存储操作MPU/HDC1的程序和数据的ROM、和作 为MPU/HDC1的工作存储器运行的RAM。存储器2也用作记录在磁 盘8上和从其再现的数据的缓冲存储器。
当记录数据时，R/W通道3对从MPU/HDC1输入的记录信号施 加代码调制，并且把代码调制的信号输出到磁头放大器4。当再现数据 时，R/W通道3对从磁头放大器4输出的再现信号施加代码解调，并 且把代码解调输出到MPU/HDC1。
当记录数据时，磁头放大器4放大来自R/W通道3的记录信号， 并且把放大的信号输出到磁头5。当再现数据时，磁头放大器4放大来 自磁头5的再现信号，并且把放大的信号输出到R/W通道3。
当记录数据时，磁头5把从磁头放大器4输入的记录信号磁性地 记录在磁盘8上。当再现数据时，磁头5从磁盘8再现数据，并且把 再现的数据输出到磁头放大器4。
当控制信号从MPU/HDC1输入到驱动器6中时，驱动器6驱动 音圈电机7，以使磁头5在磁盘8上运动。
图2是方块图，表明在数据记录设备10中包括的MPU/HDC1的 构造的例子。MPU/HDC1包括主机接口11、主机侧系统ECC电路12、 RAM13、存储器管理器14、驱动器侧系统ECC电路15、RAM16、 ECC电路17、RAM18、驱动器控制器19及微处理单元(MPU)20。
主机接口11起与外部主机的接口的作用。
主机侧系统ECC电路12把错误检测码添加到从主机接口11输入 的记录数据上以校正和校验在MPU/HDC1的系统中传输的数据中出 现的错误，并且分析添加到在系统中传输的再现数据上的错误检测码 以校正和校验错误。
错误校正码(ECC)和循环冗余校验(CRC)码用作错误检测码。 ECC能够检测在数据中出现的错误和恢复数据。CRC码能够检测在数 据中出现的错误，并且用来防止ECC码错误地检测。
在主机侧系统ECC电路12中添加和分析的错误检测码用来校正 和校验在主机侧系统ECC电路12与驱动器侧系统ECC电路15之间的 传输线处在数据中出现的错误(下文，用于这个目的的错误检测码称 作“系统内错误检测码”)。在主机侧系统ECC电路12与驱动器侧系 统ECC电路15之间的传输线是指在主机侧系统ECC电路12与存储器 管理器14之间的传输线；在存储器管理器14与存储器2之间的、在 存储器2内部的传输线；在存储器2与存储器管理器14之间的传输线； 及在存储器管理器14与驱动器侧系统ECC电路15之间的传输线。
明确地说，主机侧系统ECC电路12把系统内错误检测码添加到 在从主机接口11输入的记录数据中的每个数据扇区(小扇区，例如， 512字节)上，并且把数据输出到存储器管理器14。代码在驱动器侧 系统ECC电路15中被分析，以校正和校验错误。
主机侧系统ECC电路12分析添加到从存储器管理器14输入的再 现数据上的系统内错误检测码以校正或校验错误，并且把数据输出到 主机接口11。代码在驱动器侧系统ECC电路15中被添加。
RAM13起主机侧系统ECC电路12的工作存储器的作用。RAM13 具有存储由主机侧系统ECC电路12处理的数据扇区(小扇区，例如， 512字节)的足够容量。
存储器管理器14通过MPU20的控制使存储器2(缓冲存储器) 临时存储从主机侧系统ECC电路12传输到驱动器侧系统ECC电路15 的记录数据、和从驱动器侧系统ECC电路15传输到主机侧系统ECC 电路12的再现数据。
驱动器侧系统ECC电路15执行：第一操作，分析添加到从存储 器管理器14输入的记录数据上的系统内错误检测码(在主机侧系统 ECC电路12中添加的错误检测码)，以校正和校验在MPU/HDC1的 系统中传输的数据中出现的错误；第二操作，输出数据串，在该数据 串中，记录合成码添加在到ECC电路17的记录数据的多个数据扇区(小 扇区)的集合上；第三操作，由从ECC电路17输入的再现数据的数据 串得到验证合成码，以检测错误；和第四操作，把系统内错误检测码 (在主机侧系统ECC电路12中分析的错误校正码)添加到再现数据上， 并且把数据输出到存储器管理器14。
如上所述，第一和第四操作用来校正和校验在主机侧系统ECC电 路12与驱动器侧系统ECC电路15之间的传输线上在数据中出现的错 误。
第二和第三操作用来检测在驱动器侧系统ECC电路15与ECC电 路17之间的传输线上在数据中出现的错误。这些操作在以后详细地描 述。
RAM16起驱动器侧系统ECC电路15的工作存储器的作用。RAM 16具有存储由驱动器侧系统ECC电路15处理的数据扇区(小扇区， 例如，512字节)的足够容量。
ECC电路17执行：把错误检测码(ECC码和CRC码)添加到从 驱动器侧系统ECC电路15输入的记录数据的数据串上，以校正和校验 在从MPU/HDC1到磁盘8的传输线上传输的数据中和记录到磁盘8和 从其再现的数据中出现的错误、并且把数据输出到驱动器控制器19的 操作；和分析添加到从驱动器控制器19输入的再现数据的数据串上的 错误检测码的操作。下文，在ECC电路17中如此添加和分析的错误检 测码称作“驱动器错误检测码”。
从驱动器侧系统ECC电路15输入的数据串是记录合成码添加到 其上的多个数据扇区(小扇区)的集合。ECC电路17和比电路17更 靠下游的电路处理数据串，作为到磁盘8的记录单元(大扇区)。在 本实施例中，大扇区由八个小扇区组成。
RAM18起ECC电路17的工作存储器的作用。RAM18具有存储 由ECC电路17处理的数据串(大扇区，例如，4k字节)的足够容量。 就是说，RAM18具有是RAM13或RAM16的容量的约八倍的容量。
驱动器控制器19把从ECC电路17输入的记录数据的数据串(在 其上在ECC电路17中添加驱动器错误检测码)输出到R/W通道3， 以使磁头5记录数据。当由磁头5再现的数据的数据串从R/W通道3 输入到驱动器控制器19中时，驱动器控制器19把它输出到ECC电路 17。
图3是方块图，表明在MPU/HDC1中包括的驱动器侧系统ECC 电路15的构造的例子。图4是流程图，表明驱动器侧系统ECC电路 15的操作的例子。
驱动器侧系统ECC电路15包括记录侧代码产生单元31、记录侧 计算单元32、数据串产生单元33、再现侧代码产生单元36、再现侧计 算单元37、错误检测单元38、代码分析单元41及代码添加单元42。
在驱动器侧系统ECC电路15中，代码分析单元41分析添加到从 存储器管理器14输入的记录数据上的系统内错误检测码(在主机侧系 统ECC电路12中添加的错误校正码)以校正或校验错误(第一操作)。
图5是用来描述在S1至S3的记录操作或第二操作的图。记录侧 代码产生单元31在S1由待记录的用户数据(记录数据)的数据扇区 (小扇区)D0至D7产生错误检测码(ECC码和CRC码)C0至C7。 记录侧代码产生单元31把四位的冗余数据添加到数据扇区(512字节) 上，从而数据扇区可划分为10部份，以10位作为一个符号，由此产 生20位的ECC码。CRC码取作20位。
记录侧计算单元32在S2对于由在大扇区中包括的数据扇区(小 扇区)D0至D7产生的错误检测码C0至C7进行预定计算，以计算记 录合成码CX。如图6中所示，记录侧计算单元32顺序地执行错误检 测码C0至C7的对应数位的XOR(异或运算)，以计算记录合成码 CX。这使记录合成码CX在位数(40位)上与错误检测码C0至C7的 每一个相等。
对错误检测码C0至C7的计算不限于XOR，而是可以使用其它逻 辑运算。如果与连接错误检测码C0至C7的情形相比可减小尺寸，则 可以使用其它计算方法。
在本实施例中，尽管ECC和CRC码都经受逻辑运算以产生记录 合成码CX，但代码的任一个可以经受逻辑运算。使ECC码经受逻辑 运算以产生记录合成码CX导致ECC码的错误校正能力的失去。为此 原因，如果需要错误校正能力，则只有CRC码可以经受逻辑运算。即 使ECC码的错误校正能力丢失，也可实现检测错误的目的。
数据串产生单元33在S3产生数据串50，在该数据串50中，记 录合成码CX添加到多个数据扇区(小扇区)D0至D7的集合上。数 据串50当作到磁盘8的记录单元(大扇区)。
以以上方式产生的数据串50输出到ECC电路17。驱动器错误检 测码在ECC电路17中进一步添加到其上的数据串50从驱动器控制器 19输出，并且在S4由磁头5记录在磁盘8上，(或者起数据记录单元 的作用)。
由于尺寸比从数据扇区D0至D7产生的错误检测码C0至C7连接 到数据扇区(小扇区)D0至D7上的情形小的记录合成码CX添加到 数据串50，所以保证足够的容量以在磁盘8上记录用户数据。
在S5，在磁盘8上记录的数据串50由磁头5再现，然后驱动器 错误检测码在ECC电路17中被分析以校正和检验在数据出现的错误， 及此后把数据串50输入到驱动器侧系统ECC电路15中，(或起数据 再现单元的作用)。
图7是用来描述在S6至S8的再现操作或第三操作的图。再现侧 代码产生单元36在S6以与记录侧代码产生单元31相同的方式，由在 再现数据串50中包括的数据扇区(小扇区)D0至D7产生验证代码 (ECC和CRC码)V0至V7。再现侧计算单元37在S7以与记录侧计 算单元32相同的方式，由验证代码V0至V7计算验证合成码CR。错 误检测单元38把计算得的验证合成码CR与在数据串50上添加的记录 合成码CX相比较。当两者彼此一致时，错误检测单元38确定在数据 扇区D0至D7中没有出现错误。当两者未能彼此一致时，错误检测单 元38在S8确定在数据串50中在数据扇区D0至D7的任一个中出现 错误。
因此，验证合成码CR以与记录合成码CX相同的方式从在再现数 据串50中包括的数据扇区D0至D7得到，并且与记录合成码CX相比 较，由此使得能够确定在数据扇区D0至D7中是否出现错误。
代码添加单元42把系统内错误检测码(在主机侧系统ECC电路 12中分析的错误检测码)添加到数据扇区D0至D7的每一个上，并且 把它们输出到存储器管理器14(第四操作)。
驱动器侧系统ECC电路15以与以上描述相同的方式操作。
在以上描述的数据记录设备10中，如图2中所示，驱动器侧系统 ECC电路15定位在ECC电路17的前级处(在主机侧的前级处)，该 ECC电路17把错误检测码(驱动器错误检测码)添加到数据上并且分 析该错误检测码，以校正和校验在到磁头5的传输线中传输的和在磁 盘8上的数据中出现的错误。
驱动器侧系统ECC电路15定位在ECC电路17的前级处，这意 味着，在驱动器侧系统ECC电路15中添加的记录合成码只用于在驱动 器侧系统ECC电路15与ECC电路17之间的传输线上。这条传输线在 数据中出现错误的概率方面充分地低于在主机侧系统ECC电路12中添 加的系统内错误检测码和在ECC电路17中添加的驱动器错误检测码用 在其上的传输线。为此原因，在这条传输线上不需要ECC码的高错误 校正能力，从而记录合成码可由ECC码得到。
尽管本实施例描述了构造的例子，在该构造中，驱动器侧系统ECC 电路15由待记录的数据扇区的每一个产生错误检测码(记录侧代码产 生单元31)，计算记录合成码(记录侧计算单元32)，产生数据串(数 据串产生单元33)，由在再现数串中包括的数据扇区的每一个产生验 证代码(再现侧代码产生单元36)，计算验证合成码(再现侧计算单 元37)及检测错误(错误检测单元38)，但本实施例不限于以上，例 如，这样一种构造可以应用于ECC电路17。
在本实施例中，尽管记录合成码CX通过顺序执行错误检测码C0 至C7的对应数位的逻辑运算(如XOR)而计算，但对于乘以加权不 同的系数的错误检测码C0至C7的每一个进行计算，允许在检测错误 时检测在D0至D7中的该数据扇区(小扇区)中是否出现错误。
附图标记说明
1：MPU/HDC
2：存储器
3：R/W通道
4：磁头放大器
5：磁头
6：驱动器
7：音圈电机
8：磁盘(记录介质)
10：数据记录设备(磁盘设备)
11：主机接口
12：主机侧系统ECC电路
13：RAM
14：存储器管理器
15：驱动器侧系统ECC电路
16：RAM
17：ECC电路
18：RAM
19：驱动器控制器
20：MPU
31：记录侧代码产生单元
32：记录侧计算单元
33：数据串产生单元
36：再现侧代码产生单元
37：再现侧计算单元
38：错误检测单元
41：代码分析单元
42：代码添加单元
50：数据串
[专利文献1]日本未审查的专利申请公开No.2002-023966