수신된 프레임의 특정 비트를 복원하는 방법 및 장치

수신된 프레임의 특정 비트를 복원하는 방법 및 장치{METHOD AND APPARATUS FOR RECOVERY OF PARTICULAR BITS OF A RECEIVED FRAME}

본 발명은 통신에 관한 것이다. 보다 상세하게는, 본 발명은 손상된 프레임의 특정 비트를 복원하는 신규한 방법 및 시스템에 관한 것이다.

관련 기술의 설명

통신 시스템은 발신국으로부터 물리적으로 이격된 착신국 (destination station) 으로 정보 신호의 송신이 가능하도록 발전되어 왔다. 통신 채널을 통하여 발신국으로부터 정보 신호를 송신함에 있어서, 정보 신호는 먼저 채널을 통한 효율적인 송신에 적합한 형태로 변환된다. 정보 신호의 변환, 즉 변조는 그 결과 얻어지는 변조된 캐리어를 채널 대역폭 내에 한정시키는 방식으로, 정보 신호에 따라 캐리어파의 파라미터를 변경시키는 것을 수반한다. 착신국에서, 원 메시지 신호는, 채널을 통한 전파 (propagation) 에 계속하여 수신되는 변조된 캐리어 버젼으로부터 복제된다. 이러한 복제는 통상 발신국에 의하여 사용되는 변조 프로세스의 역과정을 사용함으로써 달성된다.

또한, 변환은, 신호대잡음비, 페이딩, 시간 변동, 및 당업자에게 공지된 다른 사항을 포함하지만, 이에 한정되지는 않는 채널의 부가적인 특징에 따라서 선택된다. 따라서, 무선 통신 채널을 통한 정보 신호의 송신은 유선과 같은 채널, 예컨대, 동축케이블, 광케이블, 및 당업자에게 공지된 다른 채널을 통하여 송신하는 것과는 다른 점을 고려할 것이 요구된다.

또한, 변조는 다중 접속, 즉 공통 채널을 통한 여러 신호의 동시 송신을 가능하게 한다. 다중 접속 통신시스템은 종종 통신 채널에 대한 연속적인 접속이 아닌 상대적으로 짧은 기간의 간헐적인 서비스를 요하는 복수의 원격 가입자 유닛을 포함한다.

시분할 다중 접속 (TDMA), 주파수 분할 다중 접속 (FDMA), 및 당업계에 공지된 진폭 압신된 단일 측파대와 같은 진폭 변조 (AM) 방식과 같은 여러 다중 접속 통신시스템 기술이 있다. 다중 접속 확산 스펙트럼 시스템의 다른 유형은 이하 IS-95 로 칭하는 "TIA/EIA/IS-95 Mobile Station-Base Station Compatibility Standard for Dual-Mode Wide-Band Spread Spectrum Cellular System" 에 부합하는 코드 분할 다중 접속 (CDMA) 변조 시스템이다. CDMA 시스템은 지상 링크를 통한 사용자간의 음성 및 데이터 통신을 지원한다. 다중 접속 통신시스템에서의 CDMA 기술의 사용은 발명의 명칭이 "SPREAD SPECTRUM MULTIPLE-ACCESS COMMUNICATION SYSTEM USING SATELLITE OR TERRESTRIAL REPEATERS" 인 미국 특허 제 4,901,307 호 및 발명의 명칭이 "SYSTEM AND METHOD FOR GENERATING WAVEFORMS IN A CDMA CELLULAR TELEPHONE SYSTEM" 인 미국 특허 제 5,103,459 호에 개시되어 있으며, 양자 모두는 본 발명의 양수인에게 양도되었으며, 여기서 참조로 포함한다.

상기 참조하는 미국 특허 제 4,901,307 호에는, 각각이 트랜시버를 갖는 많 은 수의 이동 전화기 시스템 사용자로 하여금 CDMA 확산 스펙트럼 통신 신호를 사용하여 위성 중계기 또는 지상 기지국을 통하여 통신하는 것을 가능케하는 다중 접속 기술이 개시되어 있다. CDMA 통신을 사용함에 있어, 주파수 스펙트럼은 복수 회 재사용될 수 있으며, 따라서 시스템 사용자 용량의 증가가 가능하다. CDMA 의 사용은 다른 다중 접속 기술을 사용하여 달성될 수 있는 것보다 훨씬 높은 스펙트럼 효율성을 가져온다.

통상, 송신된 정보 신호는 다수의 "프레임" 으로 분할되고, 각각은 특정 수의 정보 비트 및 다수의 품질 메트릭 비트를 포함한다. 각 프레임은 선택된 변조 방식에 따라서 처리되고, 통신 채널을 통하여 송신된다. 착신국에서, 프레임은 복조에 의하여 통신 채널로부터 추출된다. 추출된 신호에서의 정보의 무결성 (integrity) 을 확인하기 위하여, 프레임에서의 정보 비트는 그 정보 비트로부터 도출되는 품질 메트릭에 의하여 보호된다. 이러한 품질 메트릭은 패리티 비트, 순환 리던던시 검사 (CRC), 또는 당업계에 공지된 임의의 다른 품질 메트릭일 수도 있다. 그 수신된 프레임으로부터 신호의 추출시에, 품질 메트릭이, 그 추출된 정보 비트로부터 결정되어, 추출된 품질 메트릭과 비교된다. 2 개의 품질 메트릭이 일치하면, 프레임은 올바르게 수신된 것으로 간주된다. 그렇지 않다면, 프레임이 소거된 것으로 선언된다.

상술한 무결성 검사는 프레임에서의 모든 정보 비트가 균등한 중요도를 가지는 경우에 효과가 있다. 그러나, 특정 애플리케이션은 서로 다른 중요도를 갖는 블록들로 그룹지워진 비트들을 갖는 프레임을 사용할 수도 있다. 이 구조의 프레임의 예가, 본 발명의 양수인에게 양도되었으며, 2000 년 1 월 10 일 출원되고, 발명의 명칭이 "Accommodating the WCDMA AMR Data Rates in IS-2000 MC" 이며, 여기서 참조로 포함하는 계류중인 가출원 제 60/175,371 호에 개시되어 있다. 적응성 다중 레이트 (AMR) 음성 코더는 정보 비트를 클래스 A, 클래스 B, 및 클래스 C 로 불리는 3 개의 클래스로 분류한다. 광대역 코드 분할 다중 접속 (WCDMA) 시스템에서, 각 비트 클래스는 아마도 서로 다른 코딩 및 레이트 매칭을 갖는 서로 다른 전송 채널을 통하여 전송된다. 클래스 A 는 가장 중요한 비트이며, 그 다음이 클래스 B 이며, 마지막이 클래스 C 이다. WCDMA 접근법은 클래스 A 를 위하여 8 비트 CRC 및 테일-오프 (tail-off) 컨볼루셔널 코딩을 사용하며, 클래스 B 비트나 클래스 C 비트를 위한 CRC 및 테일-오프 컨볼루셔널 코딩은 없다. 미국 통신 산업 협회 (TIA) 산업 표준-2000 다중캐리어 (IS-2000 MC) 는 가장 마지막 (중요도가 떨어지는) 비트 클래스 (클래스 C) 가 가장 먼저 전송되도록 AMR 정보 비트의 역순으로 모든 3 종류의 클래스 A, B, 및 C 를 포함하는 단일 프레임을 형성함으로써 AMR 음성 코더를 수용한다. 유연 레이트 (flexible rate) 펑쳐링은 제 1 의 인코딩되고 반복된 심볼로부터 시작되어, 필요한 수의 심볼이 펑쳐링된 후에 중단되기 때문에, 프레임의 끝에 위치하는 비트들은 보다 신뢰가능하다. 펑쳐링은 프레임에서의 특정 위치에 올바르게 속해 있는 비트 또는 비트들에 영향을 주는 기술이다. 따라서, 예컨대, 전력 제어 펑쳐링에서, 특정 위치의 정보 비트는 전력 제어 비트로 대체된다. 다른 실시예에서, 인터리빙은, 프레임 길이를 초과하는 비트들을 생성할 수도 있으며, 그 초과된 비트는 폐기된다. 그 프레임은 단일의 테일-오프 컨볼루셔널 코드에 의하여 인코딩된다. 정보 비트의 수에 의존하는 길이를 갖는 단일 CRC 는 모든 정보 비트에 따라서 결정된다. 이러한 프레임이 도 1 에 도시되어 있다. 도 1 은 프레임 내의 정보 비트가 클래스 A (106), 클래스 B (104), 및 클래스 C (102) 로 분류되는 프레임 구조 (100) 를 나타낸다. 서로 다른 클래스는 서로 다른 중요도를 갖는다. 당업계에 공지된 방법에 따라서, 모든 정보 비트가 단일 CRC (108) 에 의하여 보호된다. 또한, 프레임은 테일 비트 (110) 를 포함한다. 테일 비트 (110) 는 어떠한 정보도 운반하지 않으며, 모두 0 이다. 테일 비트 (110) 는, 그 다음 프레임에 대한 인코더 (미도시) 를 초기화하는데 사용된다. 그러나, CRC 무결성 검사가 실패하면, 그 중요도에 상관없이 모든 정보 비트는 복원불가능하다.

상기 설명은 서로 다른 중요도를 갖는 비트들을 갖는 프레임의 특정예로서 무선 통신시스템을 사용한다. 당업자는, 소거된 프레임의 특정 비트의 복원의 문제는 임의의 통신시스템에서도 본질적이기 때문에, 상기 예가 단지 예시적인 목적임을 알 수 있다.

소거된 프레임으로부터 상대적으로 더 중요한 비트 블록 또는 블록들을 복원하는 것이 바람직하기 때문에, 소거된 프레임으로부터 비트들의 블록 또는 블록들을 복원 가능하게 하는 무결성 검사 메카니즘이 당업계에서 요구된다.

발명의 개요

본 발명은 통신시스템에서 수신된 프레임의 특정 비트들을 복원하는 신규한 방법 및 장치에 관한 것이다.

이에 따라, 먼저, 발신국에서, 복수의 정보 비트에 따라서 외부 품질 메트릭을 결정함으로써, 데이터 프레임이 형성된다. 그 후, 적어도 하나의 내부 품질 메트릭이 정보비트 그룹에 따라서 결정된다. 적어도 복수의 정보 비트, 외부 품질 메트릭, 및 적어도 하나의 내부 품질 메트릭을 포함하는 프레임이 착신국으로 전송된다.

먼저, 착신국은, 프레임이 올바르게 수신되었음을 외부 품질 메트릭이 나타내는 경우에, 적어도 하나의 정보비트 그룹의 복원을 시도한다. 프레임이 올바르게 수신되지 않은 경우에, 적어도 하나의 정보비트 그룹이 여전히 복원될 수 있다. 복원은, 적어도 하나의 정보비트 그룹에 대응하는 내부 품질 메트릭이 프레임 내의 적어도 하나의 정보비트 그룹이 성공적으로 수신되었음을 나타내는 경우에, 가능하다.

본 발명의 특징, 목적, 및 이점은 유사 도면부호가 이하 대응되게 표시되는 도면을 참조하여, 이하 설명하는 상세한 설명으로부터 보다 잘 알 수 있다.

도 1 은 단일 품질 메트릭에 의하여 보호되는 서로 다른 중요도를 갖는 비트들 그룹을 갖는 프레임 구조를 나타낸다.

도 2 는 일 실시예에 따른, 다중 CRC 를 사용하여, 데이터 프레임으로부터 특정 비트를 복원하는 방법의 흐름도이다.

도 3 은 본 발명의 일 실시예에 따른, 품질 메트릭에 의하여 보호되는 서로 다른 중요도를 갖는 비트들 그룹을 갖는 프레임 구조를 나타낸다.

도 4 는 본 발명의 일 실시예에 따른, 회로의 개략화된 블록도이다.

바람직한 실시예의 상세한 설명

도 2 는 일 실시예에 따른, 다중 CRC 를 사용하여 데이터 프레임으로부터 특정 비트를 복원하는 방법의 흐름도이다.

단계 200 에서, 프레임을 형성하는 정보 비트가 수신된다. 본 발명의 일 실시예에서, 정보 비트는 AMR 음성 코더에 의하여 생성된다. 그 후, 제어 흐름이 단계 202 로 진행된다.

단계 202 에서, 외부 품질 메트릭이 모든 정보 비트에 따라서 결정된다. 일 실시예에서, 품질 메트릭은 CRC 이다. 그 후, 제어 흐름은 단계 204 로 진행된다.

단계 204 에서, 내부 품질 메트릭이 결정된다. 상술한 바와 같이, 보다 높은 중요도를 갖는 프레임에서의 정보 비트의 특정 비트 그룹 또는 그룹들이 보다 높은 정도의 보호를 받도록 고려될 수 있다. 따라서, 부가적인 내부 품질 메트릭이 이러한 그룹 각각의 정보 비트에 따라서 결정된다. 일 실시예에서, 내부 품질 메트릭은 CRC 이다. 일 실시예에서, AMR 음성 코더에 의하여 생성된 정보 비트를 사용하여, 하나의 비트 그룹 (클래스 A) 를 보호하는 하나의 내부 CRC 가 사용된다. 그 후, 제어 흐름은 단계 206 으로 진행된다.

단계 206 에서, 정보 비트, 내부 품질 메트릭, 외부 품질 메트릭, 및 테일 비트를 포함하는 프레임이 형성된다. 일 실시예에서, AMR 음성 코더에 의하여 생성되는 정보 비트가 사용되어, 도 3 에 도시한 프레임 구조를 형성한다. 그 후 제어 흐름은 단계 208 로 진행된다.

단계 208 에서, 프레임이 발신국 (미도시) 으로부터 착신국 (미도시) 으로 전달된다. 단계 208 은 전달에 선행하는 임의의 프레임 처리과정을 포함한다. 당업자는 그 처리과정이 많은 변수값에 의존함을 알 수 있다. 이러한 변수값은 송신 매체, 즉 무선 또는 유선형; 변조, 즉 코드 분할, 주파수 분할, 시분할; 및 당업자에게 공지된 다른 변수값들을 포함하지만, 이에 한정되는 것은 아니다. 본 발명은 이러한 변수와는 독립적으로 사용될 수 있기 때문에, 그 처리과정에 관하여는 자세히 설명하지는 않는다. 일 실시예에서, IS-2000 MC 에서의 AMR 음성 코더 데이터 레이트를 수용하기 위하여, 그 처리과정은 IS-2000 MC 에 따라서 수행된다. 그 후, 제어 흐름은 단계 210 으로 진행된다.

단계 210 에서, 프레임이 착신국 (미도시) 에서 수신된다. 단계 210 은 디코딩에 선행하는 프레임의 임의의 처리과정을 포함한다. 일 실시예에서, IS-2000 MC 에서의 AMR 음성 코더 데이터 레이트를 수용하기 위하여, 그 처리과정은 IS-2000 MC 에 따라서 수행된다. 그 후, 제어 흐름은 단계 212 로 진행된다.

단계 212 에서, 프레임이 디코딩된다. 단계 212 에서 사용된 것과 같이, "디코딩"이라는 용어는, 인코딩된 프레임을 수신하여, 프레임이 올바르게 수신되었는지 또는 프레임이 소거되었는지를 나타내는 신호를 출력하는 프로세스를 나타낸다. 외부 품질 메트릭이 단계 212 에서 사용된다. 일 실시예에서, 디코더 (미도시) 는 프레임이 발신국 (미도시) 에 의하여 송신된 레이트에 관한 어떠한 정보도 가지고 있지 않다. 따라서, 디코더는, 여러 레이트들 중 프레임이 발신국에 의하여 송신된 레이트를 또한 결정해야 한다. 이러한 디코더의 상세한 예는, 본 발명의 양수인에게 양도되었으며, 발명의 명칭이 "METHOD AND APPARATUS FOR DETERMINING THE RATE OF RECEIVED DATA IN A VARIABLE RATE COMMUNICATION SYSTEM" 인 미국 특허 제 5,751,725 호에 개시되어 있으며, 여기서 참조로 포함한다. 미국 특허 제 5,751,725 호에 따른 예시적인 디코딩 프로세스를 도 4 를 참조하여 개략적인 설명한다. 당업자는, 그 설명이 단지 예시적인 목적을 위한 것이며, 설명되는 기능을 수행할 수 있는 임의의 다른 구조도 사용될 수 있음을 알 수 있다. 다른 실시예에서, 디코더는 발신국에 의하여 프레임이 송신된 레이트에 관한 정보를 갖고 있다. 그 후, 제어 흐름은 단계 214 로 진행된다.

단계 214 에서, 프레임의 다른 처리과정은 프레임이 올바르게 수신되었는지 소거되었는지를 나타내는 신호에 기초하여 결정된다. 프레임이 올바르게 수신된 것으로 선언되면, 제어 흐름은 단계 216 으로 계속된다. 그렇지 않다면, 제어 흐름은 단계 218 으로 계속된다.

단계 216 에서, 그 프레임에서의 모든 정보 비트가 올바르게 수신되었기 때문에, 그 프레임은 그 프레임의 의도된 애플리케이션에 따라서 처리된다. 일 실시예에서, IS-2000 MC 에서 AMR 음성 코더 데이터 레이트를 수용하여, 그 처리과정은 IS-2000 MC 에 따라서 멀티플렉스 서브계층에 의하여 수행된다. 그 후, 제어 흐름은 단계 218 로 진행된다.

단계 218 에서, 프레임이 내부 품질 메트릭을 포함하는지에 대한 결정이 수행된다. 일 실시예에서, 프레임 형성을 지배하는 프로토콜이 어떠한 데이터 레 이트가 내부 품질 메트릭을 포함하는지를 결정하기 때문에, 그 결정은 데이터 레이트 가정에 따라서 수행된다. 다른 실시예에서, 그 프레임은, 그 프레임이 내부 품질 메트릭을 포함하는지 여부를 나타내는 오버헤드 비트를 포함할 수도 있다. 그 프레임이 내부 메트릭을 포함하지 않는 경우, 제어 흐름은 단계 220 으로 계속된다. 그렇지 않다면, 흐름은 단계 222 로 계속된다.

단계 220 에서, 프레임의 처리가 종료되고, 프레임은 폐기된다.

단계 220 에서, 프레임은 대응하는 내부 품질 메트릭에 의하여 보호되는 프레임의 비트 그룹 또는 그룹들의 무결성에 관하여 재처리된다. 무결성 결정의 일 실시예가 도 4 를 참조하여 상세히 설명된다. 그 후, 제어 흐름은 단계 224 로 진행된다.

단계 224 에서, 무결성 결정의 결과가 테스트된다. 비트 그룹의 무결성이 완전하다고 내부 품질 메트릭이 나타내는 경우, 제어 흐름은 단계 226 으로 계속된다. 그렇지 않다면, 흐름은 단계 228 로 계속된다.

단계 226 에서, 비트 그룹이 의도된 기능에 따라서 처리된다. 이러한 처리과정의 예에서는 AMR 보코더 (미도시) 로 그 비트 그룹을 전달한다.

단계 228 에서, 그 프레임의 처리과정이 종료되고, 프레임은 폐기된다.

도 3 은 본 발명의 실시예에 따른, 품질 메트릭에 의하여 보호되는 서로 다른 중요도의 비트 그룹을 갖는 프레임 구조 (300) 를 나타낸다. 프레임 구조 (300) 는 3 개의 정보 비트 클래스, 클래스 A (306), 클래스 B (304), 및 클래스 C (302) 를 포함한다. 서로 다른 클래스는 서로 다른 중요도를 갖는다. 설명의 목적상, 클래스 A (306) 정보 비트가 클래스 B (304) 및 클래스 C (302) 비트보다 더 중요하다고 가정한다. 모든 정보 비트는 외부 CRC (310) 에 의하여 보호된다. 클래스 A (306) 의 보다 중요한 정보 비트는 내부 CRC (308) 에 의하여 추가적으로 보호된다. 또한, 프레임은 테일 비트 (312) 를 포함한다. 테일 비트 (312) 는 어떠한 정보도 운반하지 않으며, 모두 0 이다. 테일 비트 (312) 는 그 다음 프레임에 대한 인코더 (미도시) 를 초기화하는데 사용된다.

프레임 구조의 특정 실시예는 내부 CRC 에 의해 보호되는 단지 하나의 비트 그룹 (클래스 A (306)) 를 갖는 것으로 설명하였지만, 당업자는 본 방법이 임의의 수의 그룹으로 확장될 수 있음을 알 수 있다. 따라서, 클래스 B (304) 의 부가적인 보호를 원한다면, 클래스 B (304) 비트를 보호하는 부가적인 내부 CRC (미도시) 를 프레임 구조 (300) 에 부가하게 된다.

당업자는 프레임 구조 (300) 를 형성할 수 있는 많은 수의 회로 구조가 있음을 알 수 있다. 이러한 회로 구조는 예컨대, 범용 프로세서, 디지털 신호 처리기, 프로그램 가능한 로직 어레이, 또는 당업자에게 공지되어 있고 여기서 설명하는 기능을 수행하도록 설계된 임의의 다른 장치일 수도 있다. 또한, 프로세서는 그 프로세서에 접속되어 있는 메모리로부터 명령어 세트를 수신할 수도 있다. 메모리는 상술한 프로세서 또는 프로세서들의 일부이거나, 또는 별도의 구성요소일 수도 있다. 메모리의 구현은 설계 선택적이다. 따라서, 메모리는 정보를 저장할 수 있는 임의의 매체, 예컨대, 자기 디스크, 반도체 집적 회로, 및 당업자에게 공지된 다른 저장 매체일 수 있다.

도 4 는 본 발명의 실시예에 따른 회로의 개략적인 블록도이다.

복조기 (402) 에 의해 출력되는 프레임이 다중레이트 디코더 (404) 로 제공되어, 프레임 상에 에러 정정이 제공된다. 디코더 (404) 는 소정의 레이트 세트 가정에 기초하여 데이터를 복조한다. 예시적인 실시예에서, 디코더 (404) 는, 본 발명의 양수인에게 양도되었으며, 여기서 참조로 포함하는, 발명의 명칭이 "MULTI RATE SERIAL VITERBI DECODER FOR CDMA SYSTEM APPLICATIONS" 인 미국 특허 제 5,710,784 호에 개시되어 있는 다중레이트 비터비(Viterbi) 디코더이다.

예시적인 실시예에서, 디코더 (404) 는 분리되어 복조되는 데이터 프레임이 제공되도록 가능한 레이트 각각에 대하여 프레임 심볼을 복조하여, 버퍼 (406a, 406b, 406c, 406d) 에 그 디코딩된 프레임을 저장한다. 단지 4 개의 데이터 레이트를 도시하였지만, 당업자는 이 개념이 임의의 수의 데이터 레이트에 동일하게 적용가능함을 알 수 있다. 각 데이터 버퍼 (406a, 406b, 406c, 406d) 의 출력이 레이트 검출 알고리즘 (RDA) 로직 (408) 에 제공된다.

RDA 로직 (408) 은 CRC 검출기 (408a) 를 포함한다. CRC 검출기 (408a) 는 프레임에서 수신되는 CRC 가 각각의 디코딩된 데이터 프레임으로부터 결정되는 CRC 와 일치하는지를 결정한다. CRC 검출기 (408a) 는 그 4 개의 디코딩된 프레임에서 CRC 비트에 대하여 CRC 검사를 수행하여, 현재 수신된 프레임이 풀레이트, 1/2 레이트, 1/4 레이트, 또는 1/8 레이트로 송신되었는지의 결정을 보조한다. CRC 검출기 (408a) 는 가능한 레이트에 대응하는 4 개의 검사 비트 C1, C2, C4, 및 C8 를 제공한다.

부가적으로, 일 실시예에서, RDA 로직 (408) 은 심볼 에러 레이트 (SER) 검출기 (408b) 를 포함한다. SER 검출기 (408b) 는 그 디코딩된 비트를 수신한다. 또한, SER 검출기 (408b) 는 버퍼 (406a, 406b, 406c, 406d) 로부터 수신된 심볼 데이터의 추정치를 수신한다. SER 검출기 (408b) 는 그 디코딩된 비트 (410) 를 재인코딩하여, 이를 버퍼 (406a, 406b, 406c, 406d) 로부터 수신된 심볼 데이터의 추정치와 비교한다. SER 은 재인코딩된 심볼 데이터와 버퍼 (406a, 406b, 406c, 406d) 로부터 수신된 심볼 데이터 사이의 상위한 개수의 카운트이다. 따라서, SER 검출기 (408b) 는 4 개의 SER 값, SER1, SER2, SER4, 및 SER8 을 생성한다. 서로 다른 프레임 레이트의 SER 값은 정규화되어, 프레임당 심볼의 수의 차이를 나타내게 된다. SER 값은 CRC 비트에 부가하여, 현재 프레임의 레이트의 결정 및 프레임의 무결성의 제공을 보조한다.

또한, 일 실시예에서, RDA 로직 (408) 은 야마모토 (Yamamoto) 메트릭 검출기 (408c) 를 포함하여, 트렐리스 (trellis) 를 통과한 선택된 경로와 트렐리스를 통과한 그 다음 가장 가까운 경로 사이의 차이에 따라서 컨피던스 (confidence) 메트릭이 제공된다. CRC 검사는 4 개의 디코딩된 프레임의 각각에서의 비트에 의존하지만, 야마모토 검사는 디코딩에 선행하는 프레임 처리에 의존한다. 야마모토 검출기 (408c) 는 4 개의 가능한 레이트, Y1, Y2, Y4, 및 Y8 의 각각에 대하여 4 개의 야마모토 값을 제공한다.

RDA 로직 (408) 은 검출기 (408a, 408b, 408c) 각각으로부터 CRC 검사 비트, SER 값, 및 야마모토 값을 수신한다. 그 후, RDA 로직 (408) 은 현재 수신되는 프레임이 4 개의 레이트 중 어느 레이트로 전송되었는지를 결정한다. RDA 로직 (408) 에 의하여 결정되는 레이트에 따라서, 신호가 그 디코딩된 프레임 버퍼 (406a, 406b, 406c, 406d) 에 제공된다. 특정 프레임 버퍼 (406a, 406b, 406c, 406d) 는 이후의 처리과정을 위하여 그 저장된 프레임을 소정의 레이트로 디코딩하여 출력하고, 소거가 선언된 경우에는 어떠한 프레임도 출력하지 않는다. 대체적인 실시예에서, RDA 로직 (408) 은 소거가 선언되는 경우, 프레임 소거를 나타내는 신호를 출력한다.

RDA 로직 (408) 이 프레임 소거를 선언하는 경우, 내부 품질 메트릭을 갖는 프레임을 포함하는 프레임 버퍼 (406a, 406b, 406c, 406d) 의 내용이 내부 품질 메트릭 프로세서 (Inner Quality Metric Processor; IQMP) (412) 에 제공된다. 일 실시예에서, IQMP (412) 의 기능은 RDA 로직 (408) 의 기능과 유사하게, 즉 내부 품질 메트릭을 갖는 프레임을 포함하는 가능한 레이트에서 디코딩된 데이터 프레임을 수신하고, 그 내부 품질 메트릭에 의하여 보호되는 비트 그룹이 완전한지를 나타내는 신호를 출력하는 기능을 수행한다. 일 실시예에서, IQMP (412) 는 발신국 (미도시) 에 의하여 프레임이 송신된 레이트에 관한 어떠한 정보도 가지고 있지 않다. 따라서, IQMP (412) 는 여러 레이트 중에서 프레임이 발신국에 의하여 송신된 레이트를 또한 결정해야 한다. 그 결과, IQMP (412) 의 구조는 RDA 로직 (408) 과 유사한 이점이 있을 수도 있다. 따라서, 일 실시예에서, IQMP (412) 는 CRC 검출기 (408a), SER 검출기 (408b), 및 야마모토 메트릭 검출기 (408c) 와 실질적으로 유사한 방식으로 CRC 검출기 (412a), SER 검출기 (412b), 및 야마모토 메트릭 검출기 (412c) 를 포함한다. CRC 검출기 (412a), SER 검출기 (412b), 및 야마모토 검출기 (412c) 는 내부 품질 메트릭에 의하여 보호되는 프레임의 비트 그룹에 대해서만 동작한다.

IQMP (412) 는 검출기 (412a, 412b, 412c) 로부터 각각 CRC 검사 비트, SER 값, 및 야마모토 값을 수신한다. 그 후, IQMP (412) 는 내부 품질 메트릭을 포함하여 현재 수신된 프레임이 어느 레이트로 전송되었는지를 결정한다. IQMP (412) 에 의하여 판정되는 레이트에 따라서, 그 결정된 레이트에서 디코딩되는 비트 그룹이 이후 처리과정을 위하여 출력된다. 대체적으로, IQMP (412) 가 레이트를 판정할 수 없는 경우, 프레임이 소거된다.

디코더 (404), RDA 로직 (408), 및 IQMP (412) 가 별개의 구성요소로 도시하였지만, 당업자는 단지 설명의 목적으로 물리적으로 구분하였음을 이해할 것이다. 디코더 (404), RDA 로직 (408), 및 IQMP (412) 는 상술한 처리과정을 달성하는 단일 프로세서로 통합될 수도 있다. 따라서, 이러한 프로세서는, 예컨대 범용 프로세서, 디지털 신호 프로세서, 프로그램 가능한 로직 어레이, 또는 당업자에게 공지된 여기서 설명하는 기능을 수행하도록 설계된 임의의 다른 장치일 수도 있다. 또한, 프로세서는 프로세서와 접속된 메모리로부터 명령어 세트를 수신할 수도 있다. 메모리는 상술한 프로세서 또는 프로세서의 일부일 수도 있으며, 별개의 구성요소일 수도 있다. 메모리의 구현은 설계 선택적이다. 따라서, 메모리는 정보를 저장할 수 있는 임의의 매체, 즉 자기 디스크, 반도체 집적 회로, 또는 당업자에게 공지된 임의의 다른 저장 매체일 수 있다.

바람직한 실시예는 당업자로 하여금 본 발명을 실시하거나 이용할 수 있도록 설명되어 있다. 이러한 실시예에 대한 다양한 변형이 가능하며, 여기서 규정한 일반 원리는 창의력을 발휘하지 않고도 다른 실시예에 적용가능하다. 따라서, 본 발명을 여기서 설명한 실시예에 국한시키고자 하는 것이 아니며, 본 발명은 여기서 개시한 원리 및 신규한 특징과 부합되는 최광의에 일치된다.