터보 코드 구현시에 사용되는 패리티 비트에서 의문 펑처링패턴의 검출, 회피 및/또는 교정 |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
申请号 | KR1020057011039 | 申请日 | 2003-12-03 | 公开(公告)号 | KR1020050085693A | 公开(公告)日 | 2005-08-29 | ||||||||||||||||||||||||||||||||||||||||||||||||||||
申请人 | 인터디지탈 테크날러지 코포레이션; | 发明人 | 피에트라스키필립제이; 스텐버그그레고리에스; | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||
摘要 | Detecting, avoiding and/or correcting problematic puncturing patterns in parity bit streams used when implementing punctured Turbo codes is achieved without having to avoid desirable code rates. This enables identification/avoidance of regions of relatively poor Turbo code performance. Forward error correction comprising Turbo coding and puncturing achieves a smooth functional relationship between any measure of performance and the effective coding rate resulting from combining the lower rate code generated by the Turbo encoder (600) with puncturing of the parity bits. In one embodiment, methods to correct/avoid degradations due to Turbo coding are implemented by puncturing interactions when two or more stages of rate matching (610, 620) are employed. | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
权利要求 | 복수의 레이트 매칭단(rate matching stage)을 사용하는 통신 시스템에서, 의심가는 터보 코드 펑처링 패턴(puncturing pattern)을 회피하는 방법에 있어서, (a) 각 레이트 매칭 단에서 펑처링된 비트의 개수를 조절하는 단계; 및 (b) 복수의 패리티 스트림 각각에서 펑처링된 비트의 개수를 조절하는 단계 - 상기 의심가는 펑처링 패턴은 회피됨 - 를 포함하는 의심 터보 코드 펑처링 패턴 회피 방법. 제1항에 있어서, 제1 그룹의 패리티 1(P1) 비트와 제2 그룹의 패리티 2(P2) 비트를 갖는 펑처링된 에러 교정 코딩 전송의 품질 저하가 식별되며, 상기 단계 (b)는, (b1) 상기 제1 그룹의 P1 비트에 펑처링된 비트를 추가하는 단계; (b2) 상기 제2 그룹의 P2 비트로부터 펑처링된 비트를 제거하는 단계; 및 (b3) 상기 P1 및 P2 비트의 펑처링된 레이트를 바이어싱하여 의심가는 펑처링 패턴을, (i) 다수의 비 펑처링된(non-punctured) P1 비트를 상기 제1 그룹에 추가하고 (ii) 상기 제2 그룹 내의 상기 비 펑처링된 P2 비트를 상기 제1 그룹에 추가된 비 펑처링된 P1 비트의 개수만큼 감소시켜 회피하는 단계를 더 포함하는 의심 터보 코드 펑처링 패턴 회피 방법. 제2항에 있어서, (c) 를 사용하여 다수의 비트 를 결정하는 단계 - I는 레이트 매칭의 각 브랜치에 대한 상기 입력에서의 비트수이고, P는 상기 레이트 매칭의 출력에서 상기 P1 및 P2 비트의 총 개수임 -; 및 (d) 이면, 바이어스 를 계산하고, 그렇지 않은 경우에는, Δ=0을 설정하는 단계를 더 포함하는 의심 터보 코드 펑처링 패턴 회피 방법. 제3항에 있어서, 7 /2 의 주기를 갖는 비 펑처링 패턴이 성능 저하의 결과를 야기하고, 는 총 개수인 의심 터보 코드 펑처링 패턴 회피 방법. 제4항에 있어서, 상기 주기는 P1 또는 P2의 평균 비 펑처링 주기가 짝수 및 홀수 각각에 대하여 7 /2 의 ±1 또는 ±½ 내에 있을 때마다 사용될 수 있는 의심 터보 코드 펑처링 패턴 회피 방법. 복수의 레이트 매칭단을 사용하는 통신 시스템에서, 의심가는 터보 코드 펑처링 패턴을 회피하는 방법에 있어서, (a) 각 레이트 매칭 단에서 펑처링된 비트의 개수를 조절하는 단계; 및 (b) 각각의 개별 패리티 스트림의 상기 펑처링 레이트를 조절하면서 전체 유효 코딩 레이트를 일정하게 유지하는 단계를 포함하는 의심 터보 코드 펑처링 패턴 회피 방법. 제6항에 있어서, 제1 그룹의 패리티 1(P1) 비트와 제2 그룹의 패리티 2(P2) 비트를 갖는 펑처링된 에러 교정 코딩 전송의 품질 저하가 식별되며, 상기 단계 (b)는, (b1) 상기 제1 그룹의 P1 비트에 펑처링된 비트를 추가하는 단계; (b2) 상기 제2 그룹의 P2 비트로부터 펑처링된 비트를 제거하는 단계; 및 (b3) 상기 P1 및 P2 비트의 펑처링된 레이트를 바이어싱하여 의심가는 펑처링 패턴을, (i) 다수의 비 펑처링된 P1 비트를 상기 제1 그룹에 추가하고 (ii) 상기 제2 그룹 내의 상기 비 펑처링된 P2 비트를 상기 제1 그룹에 추가된 비 펑처링된 P1 비트의 개수만큼 감소시켜 회피하는 단계를 더 포함하는 의심 터보 코드 펑처링 패턴 회피 방법. 제7항에 있어서, (c) 를 사용하여 다수의 비트 를 결정하는 단계 - I는 레이트 매칭의 각 브랜치에 대한 상기 입력에서의 비트수이고, P는 상기 레이트 매칭의 출력에서 상기 P1 및 P2 비트의 총 개수임 -; 및 (d) 이면, 바이어스 를 계산하고, 그렇지 않은 경우에는, Δ=0을 설정하는 단계를 더 포함하는 의심 터보 코드 펑처링 패턴 회피 방법. 제8항에 있어서, 7 /2 의 주기를 갖는 비 펑처링 패턴이 성능 저하의 결과를 야기하고, 는 총 개수인 의심 터보 코드 펑처링 패턴 회피 방법. 제9항에 있어서, 상기 주기는 P1 또는 P2의 평균 비 펑처링 주기가 짝수 및 홀수 각각에 대하여 7 /2 의 ±1 또는 ±½ 내에 있을 때마다 사용될 수 있는 의심 터보 코드 펑처링 패턴 회피 방법. 펑처링된 에러 교정 코딩 전송의 품질 저하를 식별하는 방법에 있어서, (a) 특정 코드 레이트에 근사한 펑처링 패턴을 식별하는 단계; 및 (b) 상기 펑처링 패턴과 상기 특정 코드 레이트의 상기 매칭에 따라 예상된 저하에 대한 값을 조절하는 단계를 포함하는 품질 저하 식별 방법. 제11항에 있어서, 제1 그룹의 패리티 1(P1) 비트와 제2 그룹의 패리티 2(P2) 비트를 갖는 펑처링된 에러 교정 코딩 전송의 품질 저하가 식별되며, 상기 단계 (b)는, (b1) 상기 제1 그룹의 P1 비트에 펑처링된 비트를 추가하는 단계; (b2) 상기 제2 그룹의 P2 비트로부터 펑처링된 비트를 제거하는 단계; 및 (b3) 상기 P1 및 P2 비트의 펑처링된 레이트를 바이어싱하여 의심가는 펑처링 패턴을, (i) 다수의 비 펑처링된 P1 비트를 상기 제1 그룹에 추가하고 (ii) 상기 제2 그룹 내의 상기 비 펑처링된 P2 비트를 상기 제1 그룹에 추가된 비 펑처링된 P1 비트의 개수만큼 감소시켜 회피하는 단계를 더 포함하는 품질 저하 식별 방법. 제12항에 있어서, (c) 를 사용하여 다수의 비트 를 결정하는 단계 - I는 레이트 매칭의 각 브랜치에 대한 상기 입력에서의 비트수이고, P는 상기 레이트 매칭의 출력에서 상기 P1 및 P2 비트의 총 개수임 -; 및 (d) 이면, 바이어스 를 계산하고, 그렇지 않은 경우에는, Δ=0을 설정하는 단계를 더 포함하는 품질 저하 식별 방법. 제11항에 있어서, (c) 터보 코드를 사용하여 상기 에러 교정 코딩 전송을 구현하는 단계를 더 포함하는 품질 저하 식별 방법. 제14항에 있어서, (d) 상기 전송의 비 펑처링된 비트 패턴이, 상기 터보 코드의 순환 인코딩 블럭의 반주기(semi-periodic) 임펄스 응답의 주기와 동일한 주기로, 주기적 특성을 나타내는 경우를 식별하는 단계; 및 (e) 주기적 특성을 나타내는 상기 식별된 비 펑처링된 비트 패턴을 사용하여 성능이 저하된 펑처링 패턴을 식별하는 단계를 더 포함하는 품질 저하 식별 방법. 제1 그룹의 패리티 1(P1) 비트와 제2 그룹의 패리티 2(P2) 비트를 갖는 펑처링된 에러 교정 코딩 전송의 품질 저하를 식별하는 방법에 있어서, (a) 상기 제1 그룹의 P1 비트에 펑처링된 비트를 추가하는 단계; (b) 상기 제2 그룹의 P2 비트로부터 펑처링된 비트를 제거하는 단계; 및 (c) 상기 P1 및 P2 비트의 펑처링된 레이트를 바이어싱하여 의심가는 펑처링 패턴을, (i) 다수의 비 펑처링된 P1 비트를 상기 제1 그룹에 추가하고 (ii) 상기 제2 그룹 내의 상기 비 펑처링된 P2 비트를 상기 제1 그룹에 추가된 비 펑처링된 P1 비트의 개수만큼 감소시켜 회피하는 단계를 더 포함하는 품질 저하 식별 방법. 제16항에 있어서, (c) 터보 코드를 사용하여 상기 에러 교정 코딩 전송을 구현하는 단계를 더 포함하는 품질 저하 식별 방법. 제17항에 있어서, (e) 상기 전송의 비 펑처링된 비트 패턴이, 상기 터보 코드의 순환 인코딩 블럭의 반주기 임펄스 응답의 주기와 동일한 주기로, 주기적 특성을 나타내는 경우를 식별하는 단계; 및 (f) 주기적 특성을 나타내는 상기 식별된 비 펑처링된 비트 패턴을 사용하여 성능이 저하된 펑처링 패턴을 식별하는 단계를 더 포함하는 품질 저하 식별 방법. 펑처링된 에러 교정 코딩 전송의 품질 저하를 감소시키는 방법에 있어서, (a) 특정 코드 레이트에 근사한 펑처링 패턴을 식별하는 단계; 및 (b) 상기 전송 매개변수를 충분히 조절하여 상기 펑처링 패턴과 상기 특정 코드 레이트에서 불일치를 야기하는 단계를 포함하는 품질 저하 감소 방법. 제19항에 있어서, (c) 무선 송수신 유닛(WTRU)의 용량을 결정하는 단계 - 상기 무선 송수신 유닛은 상기 WTRU에 의해 지원되는 버퍼 크기를 구비함 - ; (d) 펑처링을 사용하여 상기 버퍼에 적합하도록 충분한 비트를 제거하는 단계; 및 (e) 충분한 에러 교정 성능을 제공하도록 전체 코드 레이트를 조절함으로써, 제1 단의 펑처링에서 제1 레이트를 제공하고 제2 단의 펑처링에서 제2 레이트를 제공하는 단계를 더 포함하는 품질 저하 감소 방법. 제20항에 있어서, (f) 상기 제1 단 및 제2 단의 펑처링 중 하나에서 비 펑처링된 비트를 증가시키고, 상기 제1 단 및 제2 단의 펑처링 중 다른 하나에서 비 펑처링된 비트를 감소시킴으로써, 추가 펑처링을 하나의 단에 추가시키고 이를 다른 단으로부터 제거하는 단계를 더 포함하는 품질 저하 감소 방법. 제20항에 있어서, (f) 상기 제1 단에서 비 펑처링된 비트를 증가시키고 상기 제2 단에서 비 펑처링된 비트를 감소시키는 단계를 더 포함하는 품질 저하 감소 방법. 제20항에 있어서, (f) 상기 제1 단에서 비 펑처링된 비트를 감소시키고 상기 제2 단에서 비 펑처링된 비트를 증가시키는 단계를 더 포함하는 품질 저하 감소 방법. 제20항에 있어서, (f) 레이트 매칭이 발생하기 전에 패리티 비트를 인터리빙하는 단계; 및 (g) 상기 패리티 비트를 추후 디인터리빙함으로써, 레이트 매칭에서 주기적 샘플링을 수행할 때 상기 패리티 비를 주기적으로 샘플링할 필요성을 회피하고, 이에 의해 상기 펑처링 패턴의 주기성의 효과를 완화시키는 단계를 더 포함하는 품질 저하 감소 방법. 의심가는 터보 코드 펑처링 패턴을 회피하는 통신 시스템에 있어서, (a) 복수의 레이트 매칭단; (b) 각각의 레이트 매칭단에서 펑처링된 비트수를 조절하는 수단; 및 (c) 상기 복수의 패리티 스트림 각각에서 펑처링된 비트수를 조절하는 수단 - 상기 의심가는 펑처링 패턴이 회피됨 - 을 포함하는 통신 시스템. 제25항에 있어서, 제1 그룹의 패리티 1(P1) 비트와 제2 그룹의 패리티 2(P2) 비트를 갖는 펑처링된 에러 교정 코딩 전송의 품질 저하가 식별되며, 상기 복수의 패리티 스트림 각각에서 펑처링된 비트수를 조절하는 수단 (c)는, (c1) 상기 제1 그룹의 P1 비트에 펑처링된 비트를 추가하는 수단; (c2) 상기 제2 그룹의 P2 비트로부터 펑처링된 비트를 제거하는 수단; 및 (c3) 상기 P1 및 P2 비트의 펑처링된 레이트를 바이어싱하여 의심가는 펑처링 패턴을 회피하는 수단을 더 포함하되, 상기 바이어싱 수단은, (i) 다수의 비 펑처링된(non-punctured) P1 비트를 상기 제1 그룹에 추가하는 수단; 및 (ii) 상기 제2 그룹 내의 상기 비 펑처링된 P2 비트를 상기 제1 그룹에 추가된 비 펑처링된 P1 비트의 개수만큼 감소시키는 수단을 포함하는 통신 시스템. 제26항에 있어서, (d) 를 사용하여 다수의 비트 를 결정하는 수단 - I는 레이트 매칭의 각 브랜치에 대한 상기 입력에서의 비트수이고, P는 상기 레이트 매칭의 출력에서 상기 P1 및 P2 비트의 총 개수임 -; (e) 인 경우, 바이어스 를 계산하는 수단; 및 (f) 인 경우, Δ=0을 설정하는 수단을 더 포함하는 통신 시스템. 제27항에 있어서, 7 /2 의 주기를 갖는 비 펑처링 패턴이 성능 저하의 결과를 야기하고, 는 총 개수인 통신 시스템. 제28항에 있어서, 상기 주기는 P1 또는 P2의 평균 비 펑처링 주기가 짝수 및 홀수 각각에 대하여 7 /2 의 ±1 또는 ±½ 내에 있을 때마다 사용될 수 있는 통신 시스템. 의심가는 터보 코드 펑처링 패턴을 회피하는 통신 시스템에 있어서, (a) 복수의 레이트 매칭단; (b) 각각의 레이트 매칭단에서 펑처링된 비트수를 조절하는 수단; 및 (c) 상기 개별 패리티 스트림 각각의 펑처링 레이트를 조절하면서 전체 유효 코딩 레이트를 일정하게 유지하는 수단을 포함하는 통신 시스템. 제30항에 있어서, 제1 그룹의 패리티 1(P1) 비트와 제2 그룹의 패리티 2(P2) 비트를 갖는 펑처링된 에러 교정 코딩 전송의 품질 저하가 식별되며, 상기 개별 패리티 스트림 각각의 펑처링 레이트를 조절하는 수단 (c)는, (c1) 상기 제1 그룹의 P1 비트에 펑처링된 비트를 추가하는 수단; (c2) 상기 제2 그룹의 P2 비트로부터 펑처링된 비트를 제거하는 수단; 및 (c3) 상기 P1 및 P2 비트의 펑처링된 레이트를 바이어싱하여 의심가는 펑처링 패턴을 회피하는 수단을 더 포함하되, 상기 바이어싱 수단 (c3)은, (i) 다수의 비 펑처링된(non-punctured) P1 비트를 상기 제1 그룹에 추가하는 수단; 및 (ii) 상기 제2 그룹 내의 상기 비 펑처링된 P2 비트를 상기 제1 그룹에 추가된 비 펑처링된 P1 비트의 개수만큼 감소시키는 수단을 포함하는 통신 시스템. 제31항에 있어서, (d) 를 사용하여 다수의 비트 를 결정하는 수단 - I는 레이트 매칭의 각 브랜치에 대한 상기 입력에서의 비트수이고, P는 상기 레이트 매칭의 출력에서 상기 P1 및 P2 비트의 총 개수임 -; (e) 인 경우, 바이어스 를 계산하는 수단; 및 (f) 인 경우, Δ=0을 설정하는 수단을 더 포함하는 통신 시스템. 제32항에 있어서, 7 /2 의 주기를 갖는 비 펑처링 패턴이 성능 저하의 결과를 야기하고, 는 총 개수인 통신 시스템. 제33항에 있어서, 상기 주기는 P1 또는 P2의 평균 비 펑처링 주기가 짝수 및 홀수 각각에 대하여 7 /2 의 ±1 또는 ±½ 내에 있을 때마다 사용될 수 있는 통신 시스템. 펑처링된 에러 교정 코딩 전송의 품질 저하를 식별하는 통신 시스템에 있어서, (a) 특정 코드 레이트에 근사한 펑처링 패턴을 식별하는 수단; 및 (b) 상기 펑처링 패턴과 상기 특정 코드 레이트의 상기 매칭에 따라 예상된 저하에 대한 값을 조절하는 수단을 포함하는 통신 시스템. 제35항에 있어서, 제1 그룹의 패리티 1(P1) 비트와 제2 그룹의 패리티 2(P2) 비트를 갖는 펑처링된 에러 교정 코딩 전송의 품질 저하가 식별되며, 상기 예상된 저하에 대한 값을 조절하는 수단 (b)는, (b1) 상기 제1 그룹의 P1 비트에 펑처링된 비트를 추가하는 수단; (b2) 상기 제2 그룹의 P2 비트로부터 펑처링된 비트를 제거하는 수단; 및 (b3) 상기 P1 및 P2 비트의 펑처링된 레이트를 바이어싱하여 의심가는 펑처링 패턴을 회피하는 수단을 더 포함하되, 상기 바이어싱 수단(b3)은, (i) 다수의 비 펑처링된(non-punctured) P1 비트를 상기 제1 그룹에 추가하는 수단; 및 (ii) 상기 제2 그룹 내의 상기 비 펑처링된 P2 비트를 상기 제1 그룹에 추가된 비 펑처링된 P1 비트의 개수만큼 감소시키는 수단을 포함하는 통신 시스템. 제36항에 있어서, (c) 를 사용하여 다수의 비트 를 결정하는 수단 - I는 레이트 매칭의 각 브랜치에 대한 상기 입력에서의 비트수이고, P는 상기 레이트 매칭의 출력에서 상기 P1 및 P2 비트의 총 개수임 -; (d) 인 경우, 바이어스 를 계산하는 수단; 및 (e) 인 경우, Δ=0을 설정하는 수단을 더 포함하는 통신 시스템. 제35항에 있어서, (c) 터보 코드를 사용하여 상기 에러 교정 코딩 전송을 구현하는 수단을 더 포함하는 통신 시스템. 제38항에 있어서, (d) 상기 전송의 비 펑처링된 비트 패턴이, 상기 터보 코드의 순환 인코딩 블럭의 반주기 임펄스 응답의 주기와 동일한 주기로, 주기적 특성을 나타내는 경우를 식별하는 수단; 및 (e) 주기적 특성을 나타내는 상기 식별된 비 펑처링된 비트 패턴을 사용하여 성능이 저하된 펑처링 패턴을 식별하는 수단을 더 포함하는 품질 저하 식별 방법. 제1 그룹의 패리티 1(P1) 비트와 제2 그룹의 패리티 2(P2) 비트를 갖는 펑처링된 에러 교정 코딩 전송의 품질 저하를 식별하는 통신 시스템에 있어서, (a) 상기 제1 그룹의 P1 비트에 펑처링된 비트를 추가하는 수단; (b) 상기 제2 그룹의 P2 비트로부터 펑처링된 비트를 제거하는 수단; 및 (c) 상기 P1 및 P2 비트의 펑처링된 레이트를 바이어싱하여 의심가는 펑처링 패턴을 회피하는 수단을 더 포함하되, 상기 바이어싱 수단(c)은, (i) 다수의 비 펑처링된(non-punctured) P1 비트를 상기 제1 그룹에 추가하는 수단; 및 (ii) 상기 제2 그룹 내의 상기 비 펑처링된 P2 비트를 상기 제1 그룹에 추가된 비 펑처링된 P1 비트의 개수만큼 감소시키는 수단을 포함하는 통신 시스템. 제40항에 있어서, (d) 터보 코드를 사용하여 상기 에러 교정 코딩 전송을 구현하는 수단을 더 포함하는 통신 시스템. 제41항에 있어서, (e) 상기 전송의 비 펑처링된 비트 패턴이, 상기 터보 코드의 순환 인코딩 블럭의 반주기 임펄스 응답의 주기와 동일한 주기로, 주기적 특성을 나타내는 경우를 식별하는 수단; 및 (f) 주기적 특성을 나타내는 상기 식별된 비 펑처링된 비트 패턴을 사용하여 성능이 저하된 펑처링 패턴을 식별하는 수단을 더 포함하는 통신 시스템. 펑처링된 에러 교정 코딩 전송의 품질 저하를 감소시키는 통신 시스템에 있어서, (a) 특정 코드 레이트에 근사한 펑처링 패턴을 식별하는 수단; 및 (b) 상기 전송 매개변수를 충분히 조절하여 상기 펑처링 패턴과 상기 특정 코드 레이트에서 불일치를 야기하는 수단을 포함하는 통신 시스템. 제43항에 있어서, (c) 무선 송수신 유닛(WTRU)의 용량을 결정하는 수단 - 상기 무선 송수신 유닛은 상기 WTRU에 의해 지원되는 버퍼 크기를 구비함 - ; (d) 펑처링을 사용하여 상기 버퍼에 적합하도록 충분한 비트를 제거하는 수단; 및 (e) 충분한 에러 교정 성능을 제공하도록 전체 코드 레이트를 조절함으로써, 제1 단의 펑처링에서 제1 레이트를 제공하고 제2 단의 펑처링에서 제2 레이트를 제공하는 수단을 더 포함하는 통신 시스템. 제44항에 있어서, (f) 상기 제1 단 및 제2 단의 펑처링 중 하나에서 비 펑처링된 비트를 증가시키고, 상기 제1 단 및 제2 단의 펑처링 중 다른 하나에서 비 펑처링된 비트를 감소시킴으로써, 추가 펑처링을 하나의 단에 추가시키고 이를 다른 단으로부터 제거하는 수단을 더 포함하는 통신 시스템. 제44항에 있어서, (f) 상기 제1 단에서 비 펑처링된 비트를 증가시키고 상기 제2 단에서 비 펑처링된 비트를 감소시키는 수단을 더 포함하는 통신 시스템. 제44항에 있어서, (f) 상기 제1 단에서 비 펑처링된 비트를 감소시키고 상기 제2 단에서 비 펑처링된 비트를 증가시키는 수단을 더 포함하는 통신 시스템. 제44항에 있어서, (f) 레이트 매칭이 발생하기 전에 패리티 비트를 인터리빙하는 수단; 및 (g) 상기 패리티 비트를 추후 디인터리빙함으로써, 레이트 매칭에서 주기적 샘플링을 수행할 때 상기 패리티 비를 주기적으로 샘플링할 필요성을 회피하고, 이에 의해 상기 펑처링 패턴의 주기성의 효과를 완화시키는 수단을 더 포함하는 통신 시스템. |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
说明书全文 |
|
Xi | e plus | e minus | |
시스템RM S | N sys | N sys | |N sys - N t,sys | |
패리티 1RM P1_2 | N p1 | 2ㆍN p1 | 2ㆍ|N p1 - N t,p1 | |
패리티 2RM P2_2 | N p2 | N p2 | |N p2 - N t,p2 | |
HARQ 제2 레이트 매칭에 대한 매개변수
표 1은 제2 레이트 매칭단에 대하여 결과적인 매개변수 선택을 요약한다. 레이트 매칭 매개변수 e ini 는 RV 매개변수 r과 s에 따라 각 비트 스트림에 대하여 다음을 사용하여 계산된다: 펑처링의 경우,
, 즉, Ndata ≤ N
sys + N
p1 + N
p2 , 반복의 경우, , 즉, N
data > N
sys + N
p1 + N
p2 . 여기서, 이며 r
max 가 r을 변경함으로써 허용되는 잉여 버전의 총 개수이다. r
max 는 변조 모드에 따라 변하며, 즉, 16QAM에서 r
max =2이고, QPSK에서 r
max =4이다.
주의: 모듈로 연산에 있어서, 다음 설명이 사용된다: (x mod y)의 값은 엄격하게 0 내지 y-1(즉, -1 mod 10 = 9)의 범위에 있다.
HS-DSCH 전송 채널에 대한 HARQ 제2 단 레이트 매칭은 후술하는 방법을 사용하여 행해질 수 있으며, 이는 각 스트림을 아래에 계산된 특정 매개변수로 세그먼트로 분리한다. δ로서 나타나는 펑처링에 대하여 선택된 비트는 폐기될 수 있으며 비트 수집을 위한 스트림 내에 카운트되지 않는다.
패리티 스트림은 3 세그먼트로 분할될 수 있으며, 제1 세그먼트는 패리티 시스템의 제1 X seg1 로 이루어질 수 있고, 제2 세그먼트는 다음 X seg2 로 이루어질 수 있으며, 마지막 세그먼트는 나머지 X seg3 비트로 이루어질 수 있다.
제1 세그먼트는 x i,1 , x i,2 ,...x i,Xseg1 으로 나타낸다.
제2 세그먼트는 x i,Xseg1+1 , x i,Xseg1+2 ,...x i,Xseg2 ;
그리고, 마지막 세그먼트는 x i,Xseg1+Xseg2+1 , x i,Xseg1+Xseg2+2 ,...x i,xi 으로 나타낸다.
여기서,
주의: X i 가 98 미만이면, 제3 세그먼트만이 존재하고, X i 가 98의 배수이면, 제3 세그먼트는 비어 있을 수 있다. 특정 세그먼트가 비어있는 경우, 어떤 펑처링도 비존재 세그먼트 상에서 실행되지 않는다.
의심가는 펑처링 레이트에 있어서 HARQ 제2 레이트 매칭단에 대한 추가 매개변수
매개변수 P, N data , N sys , N pl , N p2 , N p,ti , 및 N p,t2 가 계산되고, 추가 매개변수가 아래에서 한정된다.
세그먼테이션 후의 제2 레이트 매칭 전에 패리티 1 비트의 개수를 제1, 제2 및 제3 세그먼트 내의 패리티 1비트에 대하여 각각 N p1,segi , N pl,seg2 , N pl,seg3 이라고 한다. 세그먼테이션 후의 제2 레이트 매칭 전에 패리티 2 비트의 개수를 제1, 제2 및 제3 세그먼트 내의 패리티 1 비트에 대하여 각각 N p2, segl , N p2, seg2 , N p2, seg3 이라고 한다. 레이트 매칭 매개변수는 다음과 같이 결정될 수 있다.
N data ≤ N sys + N p1 + N p2 에 있어서, 펑처링은 제2 레이트 매칭단에서 수행된다.
세그먼테이션 후의 패리티 비트수는:
패리티 1 비트(b=2)와 패리티 2 비트(b=3)에 대한 각 세그먼트에서 패리티 비트의 수는:
매개변수 X i , e plus 및 e minus 는 아래 표 2에서 각각 계산된다.
[표 2]
스트림 | 세그먼트 | Xi | e plus | e minus |
시스템RM S | N sys | N sys | |N sys - N t,sys | | |
패리티 1RM P1_2 | 제1 | N p1,seg1 | 2ㆍN p1,seg1 | 2ㆍ|N p1,seg1 - N t,p1,seg1 | |
제2 | N p1,seg2 | 2ㆍN p1,seg2 | 2ㆍ|N p1,seg2 - N t,p1,seg2 | | |
제3 | N p1,seg3 | 2ㆍN p1,seg3 | 2ㆍ|N p1,seg3 - N t,p1,seg3 | | |
패리티 2RM P2_2 | 제1 | N p2,seg1 | N p2,seg1 | |N p2,seg1 - N t,p2,seg1 | |
제2 | N p2,seg2 | N p2,seg2 | |N p2,seg2 - N t,p2,seg2 | | |
제3 | N p2,seg3 | N p2,seg3 | |N p2,seg3 - N t,p2,seg3 | |
디더링된(dithered) HARQ 제2 레이트 매칭에 대한 매개변수
레이트 매칭 매개변수 e ini 는 펑처링의 경우 RV 매개변수에 따라 비트 스트림의 각 세그먼트에 대하여
를 사용하여 계산된다. 여기서, 이고, rmax 는 r를 변경함으로써 허용되는 잉여 버전의 총 개수이다. r
max 는 변조 모드에 따라 변하며, 즉, 16QAM에서는 r
max =2이고, QPSK에서는 r
max =4이다.
주의: 모듈로 연산에 있어서, 다음 설명이 사용된다: (x mod y)의 값은 엄격하게 0 내지 y-1(즉, -1 mod 10 = 9)의 범위에 있다. 레이트 매칭 알고리즘은 패리티 스트림의 각 세그먼트에 대하여 요구된다.
두 패리티 스트림 모두에 대하여, 레이트 매칭 알고리즘이 3개의 세그먼트 각각에 대하여 요구된 후에, 3개의 펑처링된 세그먼트는 이들의 원래 순서대로 접합되어야 한다.
재접합된 비트 스트림은 다음으로 나타낸다:
HARQ 비트 수집은 N row ×N col 크기의 사각 인터리버를 사용하여 달성된다. 행과 열의 개수는 다음으로부터 결정된다:
16QAM에서 N row =4, 및 QPSK에서 N row =2
N col = N data /N row
여기서, N data 가 사용된다.
데이터는 열별로 인터리버에 기입되고, 제1 열로부터 개시하여 열별로 인터리버에서 판독된다.
N t,sys 는 전송된 시스템 비트의 개수이다. 중간 값 N r 과 N c 는 다음을 사용하여 계산된다:
N c =0 이고 N r > 0인 경우, 시스템 비트는 행 1... N r 에 기입된다.
다르게는, 시스템 비트는 제1 N 열에서 행 1... N r+l 에 기입되고, N r > 0인 경우, 나머지 N col -N c 열에서 행 1... N r 에 기입된다.
나머지 공간은 패리티 비트로 채워진다. 패리티 비트는 각각의 열의 나머지 행에 열별로 기입된다. 패리티 1과 2 비트들은 번갈아 기입되어, 최소 인덱스 번호를 갖는 제1 이용가능 열에서 패리티 2 비트로 개시한다. 두 개의 패리티 스트림이 동일하지 않은 길이인 경우, 패리티 1과 2 비트는 패리티 2 비트에서 다시 개시하여, 보다 짧은 패리티 스트림의 말단까지 번갈아 기입될 수 있으며, 그 후 보다 긴 스트림으로부터 나머지 패리티 비트가 기입될 수 있다.
각 열에 대한 16QAM의 경우, 비트는 행 1, 행 2, 행 3, 행 4의 순서로 인터리버에서 판독된다. 각 열에 대한 QPSK의 경우, 비트는 행 1, 행 2의 순서로 인터리버에서 판독된다.
레이트 매칭 이슈의 분석이 제1 단 HS-DSCH 레이트 매칭이 투명한 상황으로 한정되는 경우, 레이트 매칭 패턴의 주기성과 터보 인코더의 고유 주기성 간의 상호작용으로부터 성능 저하가 발생한다. 특히, 의심가는 코드 레이트에서, 잔존자(survivor; 즉, 비 펑처링된) 비트의 위치(비 펑처링된 비트 스트림에서)는 비 펑처링된 시스템의 긴 세그먼트에 대하여 모듈로 7 주기 내에서 동일한 위치 또는 위치들에 있게 된다. 제1 단이 투명하지 않은 경우 정확하게 동일한 메커니즘을 통해 성능 저하가 발생함이 밝혀졌다.
후술하는 설명에서, "펑처링 패턴"은 원형 스트림으로부터 펑처링된 비트의 위치 패턴으로 한정된다. "펑처링 레이트"는 원형 비트 스트림에서 펑처링된 비트 위치들(펑처링된 위치 포함) 간의 비트수의 역으로 한정된다.
2단 레이트 매칭의 경우, 저하를 야기하는 펑처링은 두가지 방법으로 발생할 수 있다:
1) 제1 단에만 펑처링된 비트에서 발생하는 패턴
2) 제2 단 후에 펑처링된 비트에서 발생하는 패턴; 이 패턴은 제1 및 제2 레이트 매칭단 모두에 의존한다.
성능 저하를 야기하는 이들 펑처링 메커니즘 모두를 회피하기 위해서, 다음 방법이 채택된다:
제1 단에서, 펑처링이 의심가는 펑처링 패턴을 야기할 수 있는 지를 테스트한다. 이는 펑처링 패턴에서 주기성의 길이를 예측하는 "묵시적 기간" 펑션을 평가하여 달성된다. 제1 단 레이트 매칭은 계산된 묵시적 기간이 필요성을 나타낸 경우에만 조절된다. 이 경우, 제1 패리티 스트림에서 펑처링된 비트의 양은 약간 증가하지만, 제2 스트림에서는, 이에 대응하여 그 개수가 약간 감소한다. 이는 두 스트림에서 모두 펑처링 레이트를 시프트하여 모듈로 7 주기성을 나누는 반면에 펑처링된 비트의 전체 양을 동일하게 유지하는 효과이다. 각 스트림에서 펑처링 레이트의 조절은 각 스트림의 코딩 성능이 영향을 받지 않도록 충분히 작게 유지된다.
제2 단에서, 제1 단에서 실행된 펑처링 레이트에 대한 조절을 고려하여, 각 스트림에 대한 복합 펑처링 레이트가 계산된다. 각 스트림에서 복합 펑처링 레이트는 모듈로-7 주기 패턴에서 레이트를 예측하는 룩업 테이블과 비교되며, 이에 따라, 코딩 저하가 발생할 수 있다. 스트림의 복합 레이트가 의심가는 레이트 범위 내에 해당하면, "디더링" 알고리즘이 적용된다.
제1 단에서 펑처링 패턴이 성능 저하를 야기할 수 있거나 제2 단 레이트 매칭 후에 원하지 않은 패턴에 기여할 수 있으면, 상이한 펑처링 레이트가 두 개의 패리티 스트림에서 적용된다. 이 경우, 제1 패리티 스트림에서 펑처링된 비트의 개수는 ΔN PARITY 만큼 감소하지만, 제2 스트림에서 펑처링된 비트의 개수는 동일한 양만큼 증가한다. 이러한 변화가 발생할 지에 대한 판단은, 비 펑처링된 스트림에서 동일한 모듈로 7 위치를 보유한 잔존 비트의 실행 길이의 역수를 추정하는 계산된 매개변수에 기초한다. 이 길이는 49비트(즉, 7 모듈로 7 주기) 이상이 되며, 스트림 길이에 대한 조정이 적용된다.
디더링된 펑처링 알고리즘은 제2 단에서 두 개의 패리티 스트림 하나 또는 둘 모두에 적용될 수 있다. 패리티 스트림을 처리한 경우, 알고리즘은 두 개의 펑처링 레이트, 즉, 하나는 원형보다 높고 다른 하나는 원형보다 낮은 레이트를 사용하고, 그 후 이들 두 펑처링 레이트 사이에 스위칭하면서 펑처링을 패리티 비트 스트림에 적용한다. 펑처링된 비트의 총 수는 원형 알고리즘에서와 동일하게 유지된다. 일반적으로, 패리티 시스템 내에서 두 개의 펑처링 간의 하나 또는 다수의 스위칭 포인트를 가질 수 있다. 각 레이트에서 펑처링된 비트 스트림 부분은 스위칭 포인트의 개수와 독립적이기 때문에, 포인트 개수는 성능에 중요하지 않다.
스위칭 포인트의 개수는 1(또는 2)로 설정되며, 이는 제1 세그먼트가 원형보다 낮은 펑처링 레이트를 사용하고, 제2 세그먼트가 높은 펑처링 레이트를 사용하게 되는, 2(또는 3) 세그먼트로 이루어짐을 의미한다. 두 세그먼트가 전체 패리티 시스템을 설정하지 않으면, 제3 세그먼트가 원형 레이트에서 펑처링된 말단에 허용된다. 제3 세그먼트는 짧게 유지되어, 정확하게 올바른 양의 비트가 전체 펑처링 레이트를 유지할 수 있게 한다. 패리티 스트림을 이와 같이 낮은 개수의 세그먼트로 나눔으로써, 원형 레이트 매칭 알고리즘은 몇몇 사소한 매개변수 변화로 용이하게 사용될 수 있다.
제1 세그먼트에서의 보다 높은 펑처링 레이트와 원형 레이트 간의 차이와 제2 세그먼트에서의 보다 낮은 펑처링 레이트와 원형 레이트 간의 차이는 1/49로 설정된다. 이러한 선택은 모든 경우에 의심가는 레이트가 회피될 수 있게 하지만, 코딩 레이트에서의 상당한 변화를 나타내지 않는다.
대부분의 경우, 변형된 레이트 매칭 알고리즘은 상술한 것과 완전 동일한 방식으로 동작한다. 제1 또는 제2 단 레이트 매칭이 성능 저하를 야기할 수 있는 일부 경우에는, 동일하지 않은 길이 스트림 및/또는 디더링이 적용된다. 이들 변경은 모두 임의의 방식으로 레이트 매칭 절차의 핵심을 변경하지 않지만, 적용된 레이트 매칭 매개변수를 변경한다. 더욱이, 일 구현예에서, 이 변형은 시스템의 임의의 다른 부분에 영향을 미치지 않으면서 레이트 매칭 DSP 소프트웨어에 대하여 변형되어 달성될 수 있다.
의심가는 터보 코드 펑처링 패턴의 검출, 회피/교정을 제공하는 바람직한 실시예의 설명 및 다른 솔루션을 상술하였다. 본 발명은 특히 바람직한 실시예를 참조하여 설명하였지만, 당업자는 여기서 설명하는 본 발명의 범위를 벗어나지 않고 형태 및 세부사항에서 다양한 변화가 행해질 수 있음을 이해할 것이다.