送信機および受信機、並びに符号化率可変方法

この発明は、誤り訂正符号の検査行列のデータ構造、並びに誤り訂正符号の符号化率可変装置および可変方法に関する。

誤り訂正符号は、通信システムや放送システム、記憶装置等で使用される技術である。具体的には、デジタルデータに冗長なビットを付加して送信または記憶することで、受信したデータや記憶媒体から読み取ったデータに誤りビットがあったとしても、誤りを訂正可能とするものである。ただし、訂正可能な誤りビット数には限界があり、また、誤り訂正符号方式の誤り訂正性能によって、訂正可能な誤りビット数は異なる。

この分野において、送信または記憶を行うデータを情報ビットと呼び、情報ビットに付加される冗長ビットのことをパリティビットと呼ぶ。パリティビットは、誤り訂正符号の符号方式によって異なる算出方法で、情報ビットから算出される。また、情報ビットとパリティビットとを合わせたビット列を符号語と呼ぶ。

ブロック符号と呼ばれる誤り訂正符号は、あらかじめ決めたビット数の単位で、情報ビットからパリティビットを算出する。つまり、1つの符号語内の情報ビット数およびパリティビット数は決められており、それぞれ情報ビット長、パリティビット長と呼ばれる。また、符号語のビット数を符号長と呼ぶ。

近年、誤り訂正符号として、低密度パリティ検査(LDPC:Low−Density Parity−Check)符号が広く用いられている。LDPC符号は、非ゼロ要素の少ない、疎なパリティ検査行列(以下、「検査行列」と称する)で定義されるブロック符号である。

この発明の明細書では、検査行列の各行列要素は、0または1であるものとする。また、検査行列の列に含まれる1の数を列重みと呼ぶ。また、検査行列の各列は、符号語を構成する各ビットに対応する。つまり、検査行列の列数は、符号長となる。また、検査行列の行数は、検査行列がフルランクである場合には、パリティビット長と等しい。

ここで、例えば図11のような検査行列で定義される空間結合LDPC(Spatially−coupled LDPC)符号に対して理論的な解析を行い、誤り訂正性能が高いことが示されている(例えば、非特許文献1参照)。

図11において、大外を囲っている四角は、空間結合LDPC符号の検査行列を示しており、その中の四角(小検査行列)は、空間結合LDPC符号の部分行列を示している。小検査行列を示す四角以外の部分の行列要素は、すべて0である。なお、小検査行列は、それ自体が検査行列にもなっており、図11のように、これらを複数個、斜めに結合して大きな検査行列を構成したものが、空間結合LDPC符号の検査行列となる。

非特許文献1に示されている理論解析は、検査行列が図11のような構造を有するという条件下において、密度発展法という数値的な解析方法を用いて、空間結合LDPC符号の誤り訂正性能を評価したものである。この解析の結果、理論限界に迫る高い誤り訂正性能を有することが示されている。

S.Kudekar,C.Measson,T.J.Richardson,and R.L.Urbanke,“Threshold Saturation on BMS Channels via Spatial Coupling”,CoRR,2010

しかしながら、従来技術には、以下のような課題がある。 非特許文献1によれば、空間結合LDPC符号が、高い誤り訂正性能を有することが示されているものの、具体的な検査行列の構成(つまり、各小検査行列の具体的な構成)について、または小検査行列の構成方法については、非特許文献1には開示されていない。これは、密度発展法という評価方法の性質によるものであり、すなわち、小検査行列の具体的な構成について、何も与えずに評価を行う方法であることによる。

空間結合LDPC符号を実際に構成して実用する場合に、構成した空間結合LDPC符号の誤り訂正性能と理論限界との間には、大きな差が生じる。これは、小検査行列の具体的な構成に起因し、その中でも重要な要因が、検査行列のもつ閉路構造である。

例えば、図12のように、検査行列の1の位置を線分で結び、ある1つの1から出発して、線分を辿って元の位置に戻る構造を閉路と呼ぶ。閉路を構成する1の数を閉路の長さと呼び、短い閉路は、空間結合LDPC符号の誤り訂正性能の劣化の原因となる。空間結合LDPC符号を実用する際、回路規模等のコスト要求から符号長等には制約があり、そのような制約下で空間結合LDPC符号を構成すると、短い閉路が多く発生し、誤り訂正性能が劣化する。

以上のように、空間結合LDPC符号を実用的な条件下で構成した場合に、小検査行列の具体的な構成により、誤り訂正性能が劣化するという問題がある。その原因の1つに、検査行列のもつ短い閉路構造によって、誤り訂正性能が劣化するという問題がある。

この発明は、上記のような課題を解決するためになされたものであり、空間結合LDPC符号を基にして、高い誤り訂正性能を有するLDPC符号の検査行列のデータ構造、並びに高い誤り訂正性能を実現する誤り訂正符号の符号化率可変装置および可変方法を得ることを目的とする。

この発明に係る誤り訂正符号の検査行列のデータ構造において、誤り訂正符号は、LDPC符号であり、検査行列は、検査行列の一部の列からなる部分行列に対して、行を並び替えた行列構造を有するものである。

また、この発明に係る誤り訂正符号の符号化率可変装置は、パンクチャ位置決定信号に従って、パリティビットを削るパンクチャ回路と、パンクチャ位置決定信号に従って、パンクチャされたパリティビットを復元するパンクチャ復元処理部と、を備え、パンクチャ位置決定信号に従って決定されるパンクチャ位置は、パンクチャによって直接影響を受ける検査行列の領域に、2つ以上の1が含まれる列の数が最小となるようなパンクチャ位置である。

また、この発明に係る誤り訂正符号の符号化率可変方法は、パンクチャ位置決定信号に従って、パリティビットを削るパンクチャステップと、パンクチャ位置決定信号に従って、パンクチャされたパリティビットを復元するパンクチャ復元ステップと、を備え、パンクチャ位置決定信号に従って決定されるパンクチャ位置は、パンクチャによって直接影響を受ける検査行列の領域に、2つ以上の1が含まれる列の数が最小となるようなパンクチャ位置である。

この発明に係る誤り訂正符号の検査行列のデータ構造によれば、誤り訂正符号は、LDPC符号であり、検査行列は、検査行列の一部の列からなる部分行列に対して、行を並び替えた行列構造を有する。 また、この発明に係る誤り訂正符号の符号化率可変装置および方法によれば、パンクチャ位置決定信号に従って、パリティビットを削るパンクチャ回路(ステップ)と、パンクチャ位置決定信号に従って、パンクチャされたパリティビットを復元するパンクチャ復元処理部(ステップ)と、を備え、パンクチャ位置決定信号に従って決定されるパンクチャ位置は、パンクチャによって直接影響を受ける検査行列の領域に、2つ以上の1が含まれる列の数が最小となるようなパンクチャ位置である。 そのため、空間結合LDPC符号を基にして、高い誤り訂正性能を有するLDPC符号の検査行列のデータ構造、並びに高い誤り訂正性能を実現する誤り訂正符号の符号化率可変装置および可変方法を得ることができる。

単位行列を巡回シフトした巡回置換行列を示す説明図である。

小検査行列が巡回置換行列の区分行列で構成されている空間結合LDPC符号の検査行列の例を示す説明図である。

この発明の実施の形態1に係る、空間結合QC LDPC符号の検査行列に対する行の並び替えを例示する説明図である。

空間結合QC LDPC符号の行を並び替える前の検査行列を示す説明図である。

空間結合QC LDPC符号の行を並び替えた後の検査行列を示す説明図である

この発明の実施の形態1に係る空間結合QC LDPC符号の検査行列に対する行の並び替えの手順を示すフローチャートである。

この発明の実施の形態2に係る、パンクチャ機能を備えた誤り訂正符号の符号化率可変装置を、通信システムに適用した場合の説明図である。

一般的な空間結合QC LDPC符号の検査行列について、パンクチャにおける誤り訂正性能の劣化を示す説明図である。

この発明の実施の形態1に係るLDPC符号の検査行列のデータ構造について、パンクチャにおける誤り訂正性能を示す説明図である。

この発明の実施の形態2に係るパンクチャの位置決定手順を示すフローチャートである。

空間結合LDPC符号の検査行列を例示する説明図である。

空間結合LDPC符号の検査行列の課題を示す説明図である。

以下、この発明に係る誤り訂正符号の検査行列のデータ構造、並びに誤り訂正符号の符号化率可変装置および可変方法の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。

実施の形態1. 誤り訂正を可能とするパリティビットを情報ビットに基づいて算出し、符号語を構成することは、誤り訂正符号化と呼ばれる。誤り訂正符号化の計算手順は、誤り訂正符号方式によって異なるが、例えばLDPC符号をはじめとする線形ブロック符号では、検査行列のデータ構造に基づいて誤り訂正符号化を行う。ここで、誤り訂正符号化方法の一例を示す。

情報ビット系列をd、検査行列をHとし、算出するパリティビット系列をp、符号語をcとする。ただし、d、p、cはベクトルとし、ベクトル要素1つが1ビットに相当する。上記のように、符号語cは、情報ビット系列dとパリティビット系列pとで構成されるので、cはc=(d、p)と表すことができる。

線形ブロック符号の場合、cとHとの間には、cH^T=0という関係がある。ただし、H^TはHの転置行列を表し、0は要素が全て0のベクトルを表す。上記のようにc=(d、p)であるので、(d、p)H^T=0が成り立つ。本式を用いて、既知のdおよびHからpを算出するには、pのベクトル要素を変数とした連立一次方程式を解けばよい。この連立一次方程式は、検査行列Hのデータ構造に基づいた式となるが、例えばガウス消去法により解けば、パリティビット系列pを算出することができる。

実施の形態1では、誤り訂正符号化装置および復号装置で用いられる誤り訂正符号の検査行列のデータ構造について説明する。

まず、LDPC符号に関して、この発明の説明で用いられる用語や定義について説明する。図1は、単位行列を巡回シフトした行列であり、巡回置換行列と呼ぶ。図1において、巡回シフトとは、通常の右シフトであれば、シフト後に行列の右側にはみ出してしまう列を、行列の最も左側の列に挿入する操作のことである。ここで、シフトする列数を、シフト量と呼ぶ。

LDPC符号の検査行列が、巡回置換行列を小検査行列とした区分行列(一般に、ブロック行列とも呼ばれる)で表される場合に、そのLDPC符号は、擬似巡回(QC:Quasi−Cyclic)LDPC符号と呼ばれる。

図2は、小検査行列が巡回置換行列の区分行列で構成されている空間結合LDPC符号の検査行列の例を示す説明図である。図2において、小さな四角で示した巡回置換行列は、各々シフト量が異なるものとするが、同じものがあってもよい。QC LDPC符号は、検査行列の構成および回路実装が比較的容易であり、実用上よく用いられている。

QC LDPC符号の検査行列を小検査行列として空間結合LDPC符号を構成すると、誤り訂正性能の劣化要因となる短い閉路が生じることが多い。これは、例えば図2で示すような閉路であり、シフト量を適切に選ばなかったことにより生じるものである。

しかしながら、短い閉路が生じないように各巡回置換行列のシフト量を決定することは、組み合わせの数が多いために難しく、実用的な決定法が多く提案されているものの、現在でも広く研究されている問題である。そこで、この発明の実施の形態1では、空間結合QC LDPC符号に対して、巡回置換行列を配置する位置に変更を加えることで、閉路が生じにくい構造の検査行列を構成する。

短い閉路の中でも、特に誤り訂正性能の劣化の要因となるのは、列重みの小さい列を含む閉路である。また、列重みの小さい列の割合が大きいほど、誤り訂正性能が劣化しやすい。このような閉路は、誤り訂正性能を劣化させるトラッピングセットと呼ばれる構造を生じさせやすく、特にエラーフロア性能の劣化に影響する。

このような、列重みの小さい列を含む短い閉路を解消するために、空間結合QC LDPC符号の検査行列に対して、一部分の行を並び替えた構造を構成する。図3は、この発明の実施の形態1に係る、空間結合QC LDPC符号の検査行列に対する行の並び替えを例示する説明図である。

図3において、列重み3以上の列からなる部分行列の行を並び替えている。図3左側の行列の右脇にかかれた数字は、行ブロック番号を示し、行ブロック単位で行の並び替えを行っている。また、それぞれの行ブロックが、図3右側の行列のどこに並び替えられたのかを、番号と矢印とで示している。ここで、行ブロックとは、巡回置換行列1つ分の行数を一単位として、検査行列の行を分割したときの行のまとまりを表す。行ブロック番号は、行列の一番上のブロック番号を0として、上から順に数える。

以下、図4、5を参照しながら、このような行の並び替えにより、列重みの小さい列を含む短い閉路が解消されることを説明する。図4は、空間結合QC LDPC符号の行を並び替える前の検査行列を示す説明図であり、図5は、空間結合QC LDPC符号の行を並び替えた後の検査行列を示す説明図である。

なお、図4では、列重み2の部分を、行列の右側に寄せて記載している。つまり、検査行列の列を並び替えても、閉路構造をはじめとして、LDPC符号の性質や誤り訂正性能は変化しないので、図4のように記載してもよい。また、図5は、列重み2および3の列のみを記載している。

図4に示されている長さ6の閉路は、列重み3の列1つおよび列重み2の列2つからなり、誤り訂正性能の大きな劣化要因になる。これに対して、図5のように行の並び替えを施した検査行列では、図4に示された列重み3の列1つおよび列重み2の列2つからなる長さ6の閉路は存在しえない。

すなわち、列重み3の列を1つだけ含み、残りの列が列重み2の列である閉路は、図5に示された構造の閉路となり、この例では、最短でも長さ12である。そのため、閉路の長さを6から長くすることにより、誤り訂正性能の劣化を解消することができる。以上のように、図3で隣り合っていた巡回置換行列の配置を、行の並び替えによって離したことで、短い閉路の解消が可能となる。

続いて、図6のフローチャートを参照しながら、この発明の実施の形態1に係る、上述した空間結合QC LDPC符号の検査行列に対する行の並び替えの手順について説明する。

まず、空間結合QC LDPC符号の検査行列を生成する(ステップS11)。ここで、検査行列の生成は、公知の従来方法を用いることとし、例えばProgressive Edge Growth等の方法がある。

続いて、ステップ11で生成した検査行列の一部の列からなる部分行列に対し、次式(1)の規則に従って行の並び替えを行う(ステップS12)。

y=ax mod m ・・・(1)

なお、式(1)において、xは並び替え前の行ブロック番号を示し、yは並べ替え後の行ブロック番号を示し、mは行ブロックの総数を示し、aはmと互いに素な整数を示している。

ここで、行の並び替えを行う部分行列は、上述した列重み3以上の列からなる部分行列であってもよいし、それ以外であってもよい。例えば、列重み2の列がステップS11で生成した検査行列にない場合には、列重み4以上の列からなる部分行列としてもよい。また、検査行列内で最小となる列重みの値に1を加えた値以上の列、または1よりも大きい値を加えた値以上の列からなる部分行列としてもよい。

一方、上記とは逆に、ある値以下の列重みの列からなる部分行列としてもよい。何れにしても、列重みを基準として設定することで、列重みの小さい列からなる閉路を解消することができる。

また、列重みを基準とするものに限られず、別の方法で部分行列を選んでもよい。例えば、空間結合QC LDPC符号の検査行列において短い閉路が生じるのは、巡回置換行列が密集しているからであり、行の並び替えによって密集を解消することで、短い閉路を減少することができる可能性がある。

また、上記式(1)の右辺のうち、x、mは、ステップS11で検査行列を生成した時点で定まる。残りのaは、mと互いに素な1以上の整数とする。つまり、aは、1以上でmより小さく、mの約数ではない数である。このようにすることで、xが0からm−1までの値をとるとき、yも0からm−1までの値をとり、yのとる値が2つ以上のxで重複することがない。

上記式(1)の具体的な例を次式(2)に示す。この式(2)は、上述した図3の例で用いた並べ替え規則を示している。

y=3x mod 13 ・・・(2)

さらに、上記aを定める式を次式(3)に示す。

なお、式(3)の右辺のwは、行の並び替えを行う部分行列の列重みを示している。また、式(3)の右辺は、mをwで割った値の小数点以下を切り捨てた値を数学記号で記載している。

ここで、式(3)に基づいてaを定めることにより、空間結合QC LDPC符号の検査行列における巡回置換行列の密集を効率よく解消することができる。具体的には、式(3)によるaを用いれば、図5で例示したような、列重み3以上の列からなる部分行列に対して行の並び替えを行うと、列重み3を1つだけ含み、それ以外に含む列の列重みがすべて2となる閉路は、最短で2a+2となる。

以上のようにして、空間結合QC LDPC符号の検査行列の部分行列の行を並び替えることで、検査行列内の短い閉路を解消することができ、誤り訂正性能を向上することができる。

また、行の並び替え手段を適用した検査行列のLDPC符号を備えた通信システム、放送システムおよび記憶装置を構成すれば、誤り訂正性能を向上することができる。

さらに、ステップS11において、空間結合QC LDPC符号の検査行列を生成する際に、密度発展法等を用い、列重みの値とその分布を最適化する等して誤り訂正性能を向上しておけば、ステップS12を行った後の誤り訂正性能も高く構成することができる。

さらに、ここでは、空間結合QC LDPC符号の検査行列を生成してから、行の並び替えを行ったが、各巡回置換行列のシフト量等の具体的な値を決定する前に、ステップS12の行の並び替えを行ってもよい。この場合には、ステップS12の後に、シフト量を決定するステップが必要である。

このようにすれば、ステップS12において、行の並び替えによって新たに生じる閉路を考慮する必要が生じないので、短い閉路をより多く解消することができ、誤り訂正性能の高い検査行列を構成することができる。

また、図5で示したような、列重み2の列からなる部分行列が階段状に配置されている構成の検査行列を用いれば、小演算量でパリティビットを算出できる効果も得ることができる。

実施の形態2. この発明の実施の形態2では、上記実施の形態1のデータ構造の検査行列をもつLDPC符号に対して、符号化率の可変を実現する方法および装置を示す。

符号化率は、情報ビット長/符号長で表される値である。符号化率が大きいほど、送信機で送信される全ビットに占めるパリティビットの比率が小さく冗長性も小さいが、誤り訂正性能は低くなる。逆に、符号化率が小さいほど、パリティビットの比率が大きく冗長であるが、誤り訂正性能は高くなる。このような関係があるので、誤り訂正符号を用いるシステムやその運用環境に応じて、符号化率をその都度変更できるようにすることは有用である。

ここで、符号化率を変更する従来の方法として、パリティビットのパンクチャがある。パンクチャは、算出したパリティビットの一部を削り、送信を行わないことで、符号化率を変更するものである。図7は、この発明の実施の形態2に係る、パンクチャ機能を備えた誤り訂正符号の符号化率可変装置を、通信システムに適用した場合の説明図である。

図7において、この通信システムは、送信機10と受信機20とが、通信路30を介して互いに接続されている。送信機10は、LDPC符号の符号化器11、パンクチャ回路12および変調器13を有し、受信機20は、復調器21、パンクチャ復元処理部22およびLDPC符号の復号器を有している。

送信機10に入力された情報ビットに対して、LDPC符号の符号化器11は、LDPC符号の符号化を行い、符号語を出力する。

パンクチャ回路12は、パンクチャ位置決定信号に従って、パンクチャを行うパリティビットの符号語内における位置を決定する。その後、パンクチャ回路12は、決定した位置のパリティビットを符号語から削り、パンクチャ後の符号語を出力する。ここで、パンクチャを行うパリティビット数は何ビットでもよく、任意の数で構成可能である。

変調器13は、パンクチャ後の符号語を、電波や光、電気信号等の送信信号に変換し、通信路30に送信する。送信された信号は、通信路30を通って、受信機20で受信される。

復調器21は、受信した信号から対数尤度比(LLR:Log−Likelihood Ratio)列を算出して出力する。LLRは、各ビットに対して定義される値であり、そのビットが0か1かを表すとともに、その確からしさも表す。

例えば、LLRが正の値であって、かつ絶対値が大きければ、そのビットが0である可能性が高いことを示し、LLRが負の値であって、かつ絶対値が小さければ、そのビットが1である可能性が高いことを示す。また、LLRが0の場合には、そのビットが0であるか1であるか全く情報がないことを示している。なお、0と1と正負の対応が、この説明と逆の場合もある。

パンクチャ復元処理部22は、パンクチャ復元処理を行う。このとき、パンクチャされたパリティビットは、送信機10から送信されていないので、受信機20では、それらのビットに対する情報を何も持っていない。

そのため、パンクチャ復元処理部22は、パンクチャされたパリティビットに対応するLLRを0とし、パンクチャ位置決定信号に従って、入力されたLLR列の適切な位置に0を挿入し、パンクチャ復元処理後のLLR列を出力する。ここで、LLR列に対し0を挿入する位置は、パンクチャ回路12でパンクチャを行ったパリティビット位置と同じでなければならない。

なお、必ずしもLLRを0とする必要はない。情報ビットや送信機、通信路等の特性や傾向等があり、パンクチャ回路12でパンクチャされたパリティビットの傾向があらかじめわかっている場合には、それに従ってパンクチャ復元処理部22で設定するLLRを変えてもよい。例えば、パンクチャされたパリティビットが1である傾向があれば、パンクチャ復元処理部22で設定するLLRを、負の値にしてもよい。

LDPC符号の復号器23は、パンクチャ復元処理後のLLR列を用いて、LDPC符号の復号を行い、復号結果ビット列を出力する。

次に、パンクチャ回路12およびパンクチャ復元処理部22におけるパンクチャ位置の決定方法について説明する。パンクチャ位置は、誤り訂正性能に影響を与え、位置によっては、誤り訂正性能の著しい劣化を生じさせる。また、検査行列の構造によっては、どのような位置をパンクチャしたとしても、誤り訂正性能の著しい劣化が発生することがある。すなわち、パンクチャ機能を備えた誤り訂正符号の符号化率可変装置および可変方法は、誤り訂正性能が劣化するという問題があった。

そこで、まず、図8で示される一般的な空間結合QC LDPC符号の検査行列について、パンクチャにおける誤り訂正性能の劣化原因について説明する。図8において、パンクチャと示した列に対応するビットに対して、パンクチャを行う場合を例に挙げて説明する。

LDPC符号での復号処理は、検査行列の行列要素が1である位置に対応して演算が行われる。したがって、パンクチャによって復号処理が大きく影響を受けるのは、パンクチャされた列、およびその列の内部で行列要素が1である行である。図8では、後者をパンクチャの影響を直接受ける領域として示している。

より具体的には、この領域の内部で行列要素が1となっている部分が、パンクチャの影響を大きく受ける。検査行列のある列に含まれる1の多くがこのような領域内に含まれると、その列に対応するビットに対する誤り訂正性能が劣化する。空間結合LDPC符号では、1の位置が比較的密集しているので、パンクチャを行った際に、誤り訂正性能が劣化するビットが多くなる。

一方、この発明の実施の形態1に示したLDPC符号の検査行列のデータ構造では、図9に示されるように、検査行列内の1の位置がまばらとなっており、パンクチャの影響を直接受ける領域の内部に1を多く含む列が生じないように、パンクチャ位置を決定することができる。

続いて、図10のフローチャートを参照しながら、この発明の実施の形態2に係る、パンクチャの位置決定手順について説明する。

まず、各パリティビットに対し、仮にパンクチャした場合に、直接影響を受ける検査行列内の領域を算出する(ステップS21)。

続いて、ステップ21で算出した領域を用いて、パンクチャによって直接影響を受ける領域の内部に、2つ以上の1が含まれる列の数が最小となるように、パンクチャを行うパリティビットを決定する(ステップS22)。つまり、誤り訂正性能が劣化するビットが少なくなるようにパンクチャ位置を決定する。

なお、ステップS22では、2つ以上の1がパンクチャの影響を受ける領域に含まれる列としたが、2つ以上でなくてもよい。さらに、数ではなく比率であってもよく、列に含まれる1のうち、半数以上がパンクチャの影響を受ける領域に含まれる列を最小とするように、パンクチャ位置を決定してもよい。

何れにしても、パンクチャの影響を直接受ける領域に、1が複数含まれる列を少なくするようなパンクチャ位置の決定方法であれば、この発明の実施の形態2による効果を得ることができる。

以上のようにして、パンクチャ位置を決定することで、誤り訂正性能が劣化するビット数を少なくすることができ、パンクチャによるLDPC符号の誤り訂正性能の劣化を、低減することができる。

また、上記実施の形態1のデータ構造を有する検査行列に対して、上述したこの発明の実施の形態2に係るパンクチャ位置決定方法を用いることにより、誤り訂正性能が劣化するビット数をより少なくすることができ、パンクチャによるLDPC符号の誤り訂正性能の劣化を、低減することができる。

また、以上のようなパンクチャ位置決定方法を備え、符号化率を可変とした通信システムによれば、パンクチャによるLDPC符号の誤り訂正性能劣化を低減することができる。さらに、上記実施の形態1の検査行列のLDPC符号に、通信システムを適用することにより、パンクチャによるLDPC符号の誤り訂正性能劣化を、より低減することができる。

なお、パンクチャ位置は、あらかじめ決定しておき、決定した位置情報を装置に組み込んでもよい。また、パンクチャを行わないモード等も含め、複数のパンクチャ位置をあらかじめ装置に組み込んでおき、パンクチャ位置決定信号によって制御や切り替えを行うことによって、パンクチャ位置を可変としてもよい。このようにすれば、パンクチャ機能を小さな回路規模で装置に搭載することができる。

また、上記実施の形態2では、通信システムにおける装置例を示したが、これに限定されず、放送システムや記憶装置にも適用することができ、また同様の効果を得ることができる。

10 送信機、11 LDPC符号の符号化器、12 パンクチャ回路、13 変調器、20 受信機、21 復調器、22 パンクチャ復元処理部、23 LDPC符号の復号器、30 通信路。