[0001] 本发明系有关于模拟至数字转换器，特别是有关于模拟至数字转换器的测试。【背景技术】

[0002] 模拟至数字转换器是数字装置常用的组件，用以将模拟信号转换为数字信号。由于模拟至数字转换器通常用以将模拟输入信号转换为数字信号以作为数字处理器的输入，若模拟至数字转换器的效能不佳，将会于数字处理器的输入信号引起错误，导致数字处理器的输出亦发生错误。因此，模拟至数字转换器的效能是十分重要的，而必须以严格的测试以淘汰具较差效能的模拟至数字转换器。

[0003] 一般而言，模拟至数字转换器的测试系于晶圆产出阶段或芯片封装后进行。一般系以测试装置对模拟至数字转换器进行测试工作。图1为模拟至数字转换器190的测试装置100的区块图。模拟至数字转换器190接受一模拟输入信号后将模拟输入信号转换为多个输出比特流bit 0、bit 1、…、bit 9。测试装置100接收输出比特流后依据输出比特流评估模拟至数字转换器190的效能。于一实施例中，测试装置100包括十进制转换器110、长条图绘制器120、以及效能分析模块130。

[0004] 十进制转换器110将模拟至数字转换器190的二进制输出比特流bit 0、bit 1、…、bit 9转换为一连串的十进制值。长条图绘制器120再把一连串的十进制值绘制成长条图(histogram)。效能分析模块130再依据长条图分析积分非线性值(integral nonlinearity，INL)以及微分非线性值(differential nonlinearity，DNL)，以决定模拟至数字转换器190的效能。图2A显示模拟至数字转换器190的模拟输入信号，而图2B显示长条图绘制器120依据十进制值所绘制的长条图。

[0005] 然而，图1的测试装置100具有较高的成本与较复杂的电路设计。首先，为了储存十进制转换器110所产生的多个十进制值，长条图绘制器120必须具有大容量的内存，而大容量的内存会提高测试装置100的硬件成本。其次，长条图绘制器120与效能分析模块130均需要高效能的复杂计算，因而需要复杂的电路，亦提高了测试装置100的硬件成本。为了减少测试装置的硬件成本，需要用更简单的方法以计算模拟至数字转换器的效能。因此，需要一种模拟至数字转换器的新型态的测试装置。【发明内容】

[0006] 有鉴于此，本发明的目的在于提供一种测试装置，以解决现有技术存在的问题。于一实施例中，该测试装置接收一模拟至数字转换器输出的多个位信号，包括多个频率计数器、一比较模块、以及一效能分析模块。所述频率计数器分别计算所述位信号的位值变换的次数，以得到多个转换次数。该比较模块分别比较所述转换次数与对应于所述转换次数的多个转换次数理想值以得到多个误差次数。该效能分析模块依据所述误差次数估计该模拟至数字转换器之一效能值。

[0007] 本发明更提供一种模拟至数字转换器的测试方法。首先，接收一模拟至数字转换器输出的多个位信号。接着，以多个频率计数器(frequency counter)分别计算所述位信号的位值变换的次数，以得到多个转换次数。接着，以一比较模块分别比较所述转换次数与对应于所述转换次数的多个转换次数理想值以得到多个误差次数。接着，以一效能分析模块依据所述误差次数估计该模拟至数字转换器之一效能值。

[0008] 为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举数较佳实施例，并配合所附图示，作详细说明如下：【附图说明】

[0009] 图1为模拟至数字转换器的测试装置的区块图；

[0010] 图2A显示模拟至数字转换器的模拟输入信号；

[0011] 图2B显示图1的测试装置的长条图绘制器依据十进制值所绘制的长条图；

[0012] 图3依据本发明的模拟至数字转换器的测试装置的区块图；

[0013] 图4为依据本发明测试模拟至数字转换器的方法的流程图；

[0014] 图5为依据本发明的模拟至数字转换器输出的多个位信号与频率计数器产生的转换次数间的关系之一实施例的示意图；

[0015] 图6A为理想的模拟至数字转换器所产生的的多个位信号的理想值的示意图；

[0016] 图6B为实际的模拟至数字转换器所产生的的多个位信号的实际值的示意图；

[0017] 图7为依据本发明的各位信号的转换次数的理想值与实际值的关系之一实施例的示意图。

[0018] 【主要组件符号说明】

[0019] (图1)

[0020] 190～模拟至数字转换器；

[0021] 100～测试装置；

[0022] 110～十进制转换器；

[0023] 120～长条图绘制器；

[0024] 130～效能分析模块；

[0025] (图3)

[0026] 390～模拟至数字转换器；

[0027] 300～测试装置；

[0028] 310，317，318，319～低通滤波器；

[0029] 320，327，328，329～频率计数器；

[0030] 330～比较模块；

[0031] 340～效能分析模块。【具体实施方式】

[0032] 图3为依据本发明的模拟至数字转换器390的测试装置300的区块图。模拟至数字转换器390接收一模拟输入信号，并对模拟输入信号进行模拟至数字转换而产生多个位信号S0、…、S7、S8、S9。位信号S0、…、S7、S8、S9为模拟输入信号经转换所得的位值bit 0、…、bit 7、bit 8、bit 9。于一实施例中，模拟至数字转换器390所接收的模拟输入信号为三角波输入信号(triangle wave)或斜面波输入信号(ramp wave)。

[0033] 测试装置300接收模拟至数字转换器390输出的多个位信号S0、…、S7、S8、S9，并依据所述位信号S0、…、S7、S8、S9估计反映模拟至数字转换器390的效能之一效能值。于一实施例中，测试装置300包括多个低通滤波器310～319、频率计数器320～329、比较模块330、以及效能分析模块340。低通滤波器310～319过滤模拟至数字转换器390输出的多个位信号S0、…、S7、S8、S9，以产生多个过滤位信号S0’、…、S7’、S8’、S9’。于一实施例中，低通滤波器310～319分别将位信号S0、…、S7、S8、S9的每连续三个位值平均，以得到过滤位信号S0’、…、S7’、S8’、S9’。于另一实施例中，低通滤波器310～319分别将位信号S0、…、S7、S8、S9的每连续四个位值平均，以得到过滤位信号S0’、…、S7’、S8’、S9’。

[0034] 频率计数器320～329分别计算所述过滤位信号S0’、…、S7’、S8’、S9’的位值变换的次数，以得到多个转换次数F0、…、F7、F8、F9。于一实施例中，频率计数器320～329分别计算过滤位信号S0’、…、S7’、S8’、S9’由位值1变换至位值0的第一总次数f1、…、f7、f8、f9，再计算位信号S0’、…、S7’、S8’、S9’由位值0变换至位值1的第二总次数f1’、…、f7’、f8’、f’9，并分别将所述第一总次数与所述第二总次数相加(f1+f1’)、…、(f7+f7’)、(f8+f8’)、(f9+f9’)以得到转换次数F0、…、F7、F8、F9。

[0035] 比较模块330接收频率计数器320～329产生的转换次数F0、…、F7、F8、F9。比较模块330接着分别比较转换次数F0、…、F7、F8、F9与分别对应于所述转换次数的多个转换次数理想值F0’、…、F7’、F8’、F9’以得到多个误差次数E0、…、E7、E8、E9。于一实施例中，比较模块330将转换次数F0、…、F7、F8、F9分别与对应的转换次数理想值F0’、…、F7’、F8’、F9’相减以得到误差次数E0、…、E7、E8、E9。接着，效能分析模块340依据所述误差次数E0、…、E7、E8、E9估计模拟至数字转换器390之一效能值。于一实施例中，效能分析模块340依据多个权重加总所述误差次数E0、…、E7、E8、E9，以得到模拟至数字转换器390的效能估计值。当误差次数E0、…、E7、E8、E9愈高，模拟至数字转换器390的效能估计值愈高，表示模拟至数字转换器390的效能愈低。

[0036] 由于测试装置300直接以多个频率计数器320～329计算模拟至数字转换器390所输出的位信号的转换次数，再依据转换次数估计模拟至数字转换器390的效能，因此测试装置300不似现有技术的测试装置100般需具备大容量的内存以储存模拟至数字转换器390所输出的位信号值。因此，测试装置300的硬件成本较现有技术的测试装置100减少许多。其次，测试装置300的频率计数器320～329、比较模块330、效能分析模块340的计算都相当的简单，因此具有简单的电路设计，再次减少了测试装置300的硬件成本。因此，本发明的测试装置300可以藉较低的硬件成本实现模拟至数字转换器390的效能评估。

[0037] 图4为依据本发明测试模拟至数字转换器的方法400的流程图。首先，输入一三角波至模拟至数字转换器390(步骤402)。接着，测试装置300接收模拟至数字转换器390输出的多个位信号S0、…、S9(步骤404)。接着，测试装置300以低通滤波器310、…、319分别过滤所述位信号S0、…、S9以得到多个过滤位信号S0’、…、S9’(步骤406)。接着，测试装置300以频率计数器320、…、329分别计算所述过滤位信号S0’、…、S9’的位值转换的次数以得到多个转换次数F0、…、F9(步骤408)。接着，比较模块330将所述转换次数F0、…、F9与多个理想转换次数比较以得到多个误差次数E0、…、E9(步骤410)。最后，效能分析模块340依据所述误差次数E0、…、E9计算模拟至数字转换器390之一效能值后输出(步骤412)。于一实施例中，若最低的三个有效位以外的任何其它所述误差次数为正，则效能分析模块340判定模拟至数字转换器390的效能值为不及格。

[0038] 图5为依据本发明的模拟至数字转换器输出的多个位信号与频率计数器产生的转换次数间的关系之一实施例的示意图。假设模拟至数字转换器390共输出10个位信号S0、…、S9，分别对应图5中的位0、…、位9，其中位0为最低有效位(least significant bit，LSB)，而位9为最高有效位(most significant bit，MSB)。假设测试装置300自模拟至数字转换器390依序接收到分别对应于16个时点的样本。例如对应于时序10的(位9、…、位0)的样本为(0，0，0，0，0，0，1，0，0，1)，而对应于时序16的(位9、…、位0)的样本为(0，0，0，0，0，0，
1，1，1，1)。图1的现有技术的测试装置100会将对应于时序10的位信号样本转换为十进制值
9，并将对应于时序16的位信号样本转换为十进制值15，再依据十进制值计算模拟至数字转换器的效能估计值，因此需要储存每个时点的十进制值，而增加了内存的硬件成本。

[0039] 相反的，依据本发明的测试装置300仅运用频率计数器320、…、329分别计数字元9、…、位0的位值由0变动为1或由1变动为0的转换次数，而分别得到对应于位9、…、位2、位
1、位0的转换次数0、…、3、7、15，因此不需储存每个时点的位信号的值，而省去了内存的硬件成本。举例来说，位1的值于时序3时由0转为1、于时序5时由1转为0、于时序7时由0转为1、于时序9时由1转为0、于时序11时由0转为1、于时序13时由1转为0、于时序15时由0转为1，因此共计有转换次数7。位2的值于时序5时由0转为1、于时序9时由1转为0、于时序13时由0转为1，因此共计有转换次数3。

[0040] 理想的模拟至数字转换器不会于转换过程产生噪声(noise)，藉此产生的位信号为理想值。图6A为理想的模拟至数字转换器所产生的的多个位信号S0、…、S9的理想值的示意图。图6A中显示了时序1～时序14的各位信号的位值。最低有效位0的值每隔一时序即变换一次位值(由0变为1或由1变为0)，而最高有效位9的值于时序1～时序14均未改变。各时序所累加产生的十进制值逐次累加一。由于实际的模拟至数字转换器会于模拟至数字转换过程产生噪声，因此产生的位信号为带有误差的实际值。图6B为实际的模拟至数字转换器所产生的的多个位信号S0、…、S9的实际值的示意图。由于噪声所产生的误差，使得最低有效位0的值并非每隔一时序即变换一次位值，而各时序所累加产生的十进制值亦未逐次累加一。

[0041] 图6B中的实际的模拟至数字转换器所产生的的位信号S0～S9因噪声所带有的误差会导致图3的频率计数器320～329计数得到错误的转换次数F0～F9。因此，必须以低通滤波器310～319对位信号S0～S9进行过滤以产生过滤位信号S0’～S9’。图7为依据本发明的各位信号的转换次数的理想值与实际值的关系之一实施例的示意图。理想状态下的模拟至数字转换器390输出的多个位信号S0、S1、S2、…、S9的转换次数的理想值分别为4091、2044、1020、…、4，如表中第1列所示。经过低通滤波器将位信号的每三个位值平均一次所得的过滤位信号S0’、S1’、S2’、…、S9’的转换次数的理想值分别为4085、2044、1020、…、4，如表中第
2列所示。经过低通滤波器将位信号的每四个位值平均一次所得的过滤位信号S0’、S1’、S2’、…、S9’的转换次数的理想值分别为5、4、1020、…、4，如表中第3列所示。实际的模拟至数字转换器390输出的多个位信号S0、S1、S2、…、S9的转换次数的实际值分别为2393、2471、
1808、…、12，如表中第4列所示。经过低通滤波器将位信号的每四个位值平均一次所得的过滤位信号S0’、S1’、S2’、…、S9’的转换次数的实际值分别为583、565、914、…、4，如表中第5列所示。由图5中可见，由于低通滤波器310、…、319会对位信号S0、S1、S2、…、S9进行过滤及平均，因此对应于最低有效位S0及次低有效位S1的过滤后位信号S0’、S1’的转换次数的实际测试值与理想值相差很大，而无法用以作为模拟至数字转换器390的效能估计值的计算依据。
因此，效能分析模块340仅依据未对应最低有效位S0及次低有效位S1的误差次数E9、…、E3以估计模拟至数字转换器390的效能值。详细言的，图3的比较模块330与效能分析模块340用以判断模拟至数字转换器390的效能的判断基准如下。首先由比较模块330比较转换次数实际值F0～F9与相对应的转换次数理想值F0’～F9’以得到误差次数E0～E9。接着由效能分析模块340依据较高有效位的误差次数计算模拟至数字转换器390的效能值。以图7中的LPF4的转换次数的实际值与理想值比较，可以发现仅最低有效位0、1、2的实际值与理想值有误差。
因此，若除了对应于最低有效位信号S0、S1、S2的误差次数E0、E1、E2外，效能分析模块340发现其它的误差次数E3～E9任一为正，则效能分析模块340判定模拟至数字转换器390的效能为不合格。

[0042] 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此项技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。