应用于时间交织模数转换器的校准算法 |
|||||||
| 申请号 | CN201610948338.9 | 申请日 | 2016-10-26 | 公开(公告)号 | CN106385257A | 公开(公告)日 | 2017-02-08 |
| 申请人 | 苏州迅芯微电子有限公司; | 发明人 | 周磊; 陈莲; | ||||
| 摘要 | 本 发明 提供一种应用于时间交织 模数转换 器 的校准 算法 ，包括：通过多路子模数转换器ADC对模拟 信号 进行 采样 ；通过现场可编程 门 阵列FPGA(Field-Programmable Gate Array，简称FPGA)对采样后得到的 数字信号 进行处理，计算误差值；根据计算的误差值进行实时反馈调节；重复上述步骤直至误差值收敛至固定值。本发明采用统计分析与反馈调节的方法，通过FPGA实时处理采样数据，从而得到三项误差值(偏移失配误差、增益失配误差、采样时间间隔失配误差)，然后利用误差值进行实时反馈调节，直到误差值收敛，最终完成时间交织ADC的校准，从而有效的降低了校准算法的复杂度，实现了实时校准，同时节省了的 硬件 资源的损耗。 | ||||||
| 权利要求 | 1.一种应用于时间交织模数转换器的校准算法，其特征在于，包括： |
||||||
| 说明书全文 | 应用于时间交织模数转换器的校准算法技术领域背景技术[0002] 时间交织模数转换器(Time-interleaved Analog-to-Digital Converter，简称TI-ADC)的基本结构如图1中部分所示，它是将多个子ADC组合在一起，实现均匀交替采样，在不增加子ADC采样率的情况下，成倍提高ADC整体的采样率。然而在实际电路中，每个子ADC之间的性能可能存在不匹配，以及采样存在时刻偏差，从而会产生严重的失配误差，这些失配误差将会严重影响时间交织ADC的整体性能指标。为了减小失配误差对时间交织ADC的影响，从而引入了校准技术，一般校准技术分为片内校准和片外校准，其中，片内校准是将校准逻辑集成在时间交织ADC芯片内部，这样使得芯片应用更加方便，但是，这种方法只适合技术已经成熟的ADC芯片；片外校准的灵活性虽然高于片内校准，适合提供外部调节接口的芯片，而且可以灵活验证不同的校准算法。 [0003] 然而，要实现失配误差的片外校准，就需要一个有效的校准算法，但是，现有技术中的算法虽然提高了校准的实时性，但却增加了校准逻辑资源的消耗，还有些算法虽然简单，但是校准效果却并不好。 发明内容[0004] 本发明的目的在于提供一种应用于时间交织模数转换器的校准算法，用以解决现有技术中片外校准算法逻辑资源消耗高以及校准效果不好的问题。 [0005] 为了实现上述目的，本发明提供了一种应用于时间交织模数转换器的校准算法，包括： [0008] 根据计算的误差值进行实时反馈调节； [0009] 重复上述步骤直至误差值收敛至固定值。 [0010] 进一步的，多路子模数转换器由m(m＝1，2，…，i)路子ADC交织而设。 [0012] 进一步的，通过现场可编程门阵列FPGA根据采样得到的数字信号计算误差值的操作具体包括：通过现场可编程门阵列FPGA对数字信号分别计算偏移失配误差、增益失配误差以及采样时间间隔失配误差。 [0013] 进一步的，根据所述计算的误差值进行实时反馈调节的操作具体包括： [0014] 利用闭环反馈方法，将偏移失配误差、增益失配误差以及采样时间间隔失配误差反馈给时间交织模数转换器ADC； [0016] 根据模拟信号调节时间交织ADC中的模拟电路。 [0017] 进一步的，计算偏移失配误差的操作具体包括： [0018] 通过每路子模数转换器ADC采样模拟信号得到数字信号，根据采样得到的数字信号减去ADC采样数据理论中间值((2n-1)/2)； [0019] 分别累加上述每路子模数转换器ADC的运算值，以获取每路子模数转换器ADC的偏移失配误差。 [0020] 进一步的，计算增益失配误差的操作具体包括： [0021] 将多路子模数转换器ADC的采样信号分别减去((2n-1)/2)，并且取绝对值； [0022] 以其中一路子模数转换器ADC按照上述处理后的数据为基准，通过将其他路子模数转换器ADC的处理后数据与基准分别进行差运算； [0023] 将进行差运算的结果分别进行累加，以获取一路子模数转换器ADC的增益失配误差。 [0024] 进一步的，计算采样时间间隔失配误差的操作具体包括： [0025] 将多路子模数转换器ADC的采样时间间隔分别进行差运算； [0026] 将进行差运算的结果进行累加，以获取各路子模数转换器ADC的采样时间间隔失配误差。 [0027] 采用上述本发明技术方案的有益效果是：采用统计分析与反馈调节的方法，通过FPGA实时处理采样数据，从而得到三项误差值(偏移失配误差、增益失配误差、采样时间间隔失配误差)，然后利用误差值进行实时反馈调节，直到误差值收敛，最终完成时间交织ADC的校准，从而有效的降低了校准算法的复杂度，实现了实时校准，同时节省了的硬件资源的损耗。附图说明 [0028] 图1为本发明应用于时间交织模数转换器的校准算法的方法流程图； [0029] 图2为本发明应用于时间交织模数转换器的校准算法的系统结构示意图； [0030] 图3为图2中偏移失配校准的原理图； [0031] 图4为图2中增益失配校准的原理图； [0032] 图5为图2中采样时间间隔失配校准的原理图。 具体实施方式[0033] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。 [0034] 本发明公开了一种应用于时间交织模数转换器的校准算法，其主要采用片外校准技术，如图1所示，包括如下步骤： [0035] 步骤S101，通过多路子模数转换器ADC对模拟信号进行采样； [0036] 具体的，在本实施例中，如图2所示，可以通过TI-ADC的多路子模数转换器ADC1、ADC2以及ADCm分别采样单频正弦波，但在本实施例中并不限于正弦波、三角波、方波，且其频率与子ADC采样频率不相干，并且其频率被限制在小于等于子ADC采样率的一半。 [0037] 步骤S102，通过现场可编程门阵列FPGA对采样得到的数字信号计算误差值； [0038] 具体包括通过现场可编程门阵列FPGA对采样得到的数字信号分别计算偏移失配误差、增益失配误差以及采样时间间隔失配误差。 [0039] 在本实施例中，计算偏移失配误差的操作具体包括：首先确定TI-ADC多路子模数转换器ADC输入信号为单频正弦波，但不限于正弦波、三角波、方波，且其频率与子ADC采样频率不相干，并且其频率被限制在小于等于子ADC采样率的一半；然后把每路子ADC采样得到的值分别减去((2n-1)/2)，再然后分别累加按照上一步处理后的每路子模数转换器ADC的所有采样值，以获取每路子模数转换器ADC的偏移失配误差。如图3所示，可以看出子ADCi代表时间交织ADC的每个子ADC(即子ADC1、子ADC2、…、子ADCm)，中间部分为累加器，最后输出为相应子ADCi的偏移失配误差。具体实现过程为：首先通过时间交织ADC采样偏移到y轴正半轴的单频正弦信号，但不限于正弦波、三角波、方波，且其频率与子ADC采样频率不相干，并且其频率被限制在小于等于子ADC采样率的一半，然后将采样得到的数据减去采样数据的中间值((2n-1)/2)，即把采样数据拉到理论上与x轴对称的位置，然后将每路子ADCi分别累加上一步处理后的数据，从而得到最终每路子ADCi的偏移误差值。例如：通过子ADC1采样正弦模拟信号，将采样得到的数字信号减去中间值((2n-1)/2)，然后把差值进行累加，此累加值作为子ADC1的偏移失配误差，此误差用于反馈调节子ADC1的采样偏移。重复此过程，直到采样偏移失配被消除。其他各路子ADCi同理。 [0040] 如图4所示，计算增益失配误差的操作具体包括：将多路子模数转换器ADC的采样信号分别减去((2n-1)/2)，并且取绝对值；以其中一路子模数转换器ADC按照上述处理后的数据为基准，通过将其他路子模数转换器ADC的处理后数据与所述基准分别进行差运算；将进行差运算的结果分别进行累加，以获取所述一路子模数转换器ADC的增益失配误差。具体的，从图4中可以看出，带有平行双竖线和圆点的框图代表求绝对值运算模块，其他的模块框图在图3中已经说明，其输出为相应子ADCi的增益失配误差。其具体实现过程为：首先将多路子模数转换器ADC的采样信号分别减去((2n-1)/2)，并且取绝对值，绝对值运算是把数字信号负值部分按x轴翻折，使信号全部为正，再以第一路子ADC1的数据为基准，让其他各路子ADCi的信号与其做差运算，分别把得到的差值进行累加进而得到相应子ADCi的增益误差。例如：时间交织ADC采样正弦模拟信号，把子ADC1采样的信号取绝对值，把子ADC2的采样值同样取绝对值，然后把子ADC2取绝对值得到的数据减去子ADC1的数据，最后累加得到的差值，就得到子ADC2相对于子ADC1的增益失配误差，此误差值用于反馈调节子ADC2的功能寄存器。其他两路子ADC同理。 [0041] 如图5所示，计算采样时间间隔失配误差的操作具体包括：将多路子模数转换器ADC的采样时间间隔分别进行差运算，这些采样时间间隔在理想情况下是相等的；然后将差运算的结果进行累加，以获取各路子模数转换器ADC的采样时间间隔失配误差。具体的，从图5中可以看出，延时模块框图代表延时子ADCi采样周期的时间，其输出为子ADC1和子ADC2的采样时间间隔失配误差，其他路同理。具体实现过程为：首先将各路子ADCi的采样数据进行延时，从而得到五个连续的采样数据A、B、C、D和E，在假定时间交织ADC理想采样的前提下，利用采样数据差近似等于采样时间差的思想，求出相对子ADC1的三对相等时间，然后把他们按每对求差，最终分别累加差值，就得到相应采样时间间隔的失配误差值。例如：在时间交织ADC中子ADC1、子ADC2、子ADC3按照时间顺序采样正弦模拟信号，把子ADC1和子ADC2采样得到的数字信号相减，然后再取绝对值，得到子ADC1相对子ADC2的近似采样时间间隔；同理可得到子ADC2和子ADC3的近似采样时间间隔，然后把两个近似时间间隔值相减，把得到的差值累加，就可以得到一组采样时间间隔误差值，此误差值用于反馈调节子ADC2的功能寄存器，用于消除此对采样时间间隔失配。其他路子ADC同理。 [0042] 步骤S103，根据计算的误差值进行实时反馈调节； [0043] 其具体可以通过利用闭环反馈方法，将偏移失配误差、增益失配误差以及采样时间间隔失配误差反馈给时间交织模数转换器ADC；通过时间交织模数转换器ADC中的功能寄存器利用数字失配误差值调节时间交织ADC中DAC，通过DAC将接收到的误差值转化为模拟信号；然后再根据模拟信号调节时间交织模数转换器ADC中的模拟电路。 [0044] 步骤S104，重复上述步骤直至误差值收敛至固定值；从而完成时间交织ADC的校准。 [0045] 本发明提供的应用于时间交织模数转换器的校准算法没有复杂的计算单元，且没有大量延时单元，最重要的是此算法是基于统计分析与闭环反馈的方法，其失配误差得到校正的过程也是反馈闭环收敛的过程，所以此算法不但可以实现同时和实时校准，还可以实现硬件逻辑资源的节约。且时间交织ADC内部还可提供用于外部调节失配误差的数字接口，此接口连接到内部的功能寄存器，利用功能寄存器控制内部相应DAC输出相应的模拟电压值，最后利用此模拟信号调节模拟电路，实现一次调节失配过程。此方法适用于多路交织的ADC。 [0046] 本发明采用统计分析与反馈调节的方法，通过FPGA实时处理采样数据，从而得到三项误差值(偏移失配误差、增益失配误差、采样时间间隔失配误差)，然后利用误差值进行实时反馈调节，直到误差值收敛，最终完成时间交织ADC的校准，从而有效的降低了校准算法的复杂度，实现了实时校准，同时节省了的硬件资源的损耗。 [0047] 本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相干的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。 [0048] 最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。 |
||||||
QQ群二维码
意见反馈
意见反馈