1.一种装置，其包括：
比较电路，其被配置为接收模拟信号；
基准电路，其被耦合到所述比较电路并且被配置为将多个基准信号提供给所述比较电路；
转换电路，其被耦合到所述比较电路并且被配置为检测所述比较电路的输出的变化；
时间数字转换器即TDC，其被耦合到所述比较电路；
定时器，其被耦合到所述比较电路；
速率控制电路，其被耦合到所述转换电路；以及
输出电路，其被耦合到所述速率控制电路以及所述TDC，其中所述输出电路被配置为输出所述模拟信号的同步数字表现形式和所述模拟信号的异步数字表现形式中的至少一个。
2.根据权利要求1所述的装置，其中所述比较电路进一步包括多个比较器，其中每个比较器被耦合到所述定时器和所述基准电路，并且其中每个比较器被配置为接收所述模拟信号。
3.根据权利要求2所述的装置，其中所述定时器被配置为促使所述比较电路在预定时段之后对所述模拟信号重新采样。
4.根据权利要求3所述的装置，其中所述TDC被配置为生成所述输出电路的时间戳。
5.根据权利要求4所述的装置，其中所述转换电路进一步包括多个转换逻辑电路，其中每个转换逻辑电路被耦合在至少一个所述比较器与所述速率控制电路之间。
6.根据权利要求5所述的装置，其中所述基准电路进一步包括：
基准逻辑电路；以及
基准发生器，其被耦合在所述基准逻辑电路与所述比较电路之间。
7.根据权利要求6所述的装置，其中所述基准发生器进一步包括多个数模转换器即DAC，其中每个DAC被耦合在所述基准逻辑电路与至少一个所述比较器之间。
8.一种装置，其包括：
比较电路，其具有：
第一比较器，其被配置为接收模拟信号；以及
第二比较器，其被配置为接收模拟信号；
基准电路，其被耦合到所述比较电路并且其被配置为将第一基准信号提供给所述第一比较器并且将第二基准信号提供给所述第二比较器；
转换电路，其被耦合到所述比较电路并且其被配置为检测所述比较电路的输出的变化；
时间数字转换器即TDC，其被耦合到所述比较电路；
定时器，其被耦合到所述比较电路；
速率控制电路，其被耦合到所述转换电路；以及
输出电路，其被耦合到所述速率控制电路和所述TDC，其中所述输出电路被配置为输出所述模拟信号的同步数字表现形式和所述模拟信号的异步数字表现形式中的至少一个。
9.根据权利要求10所述的装置，其中所述定时器被配置为促使所述第一和第二比较器在预定周期后对所述模拟信号重新采样。
10.根据权利要求11所述的装置，其中所述TDC被配置为生成所述输出电路的时间戳。
11.根据权利要求10所述的装置，其中所述转换电路进一步包括：
第一转换逻辑电路，其被耦合在所述第一比较器与所述速率控制电路之间；以及；
第二转换逻辑电路，其被耦合在所述第二比较器与所述速率控制电路之间。
12.根据权利要求11所述的装置，其中所述第一和第二转换逻辑电路中的每一个进一步包括寄存器。
13.根据权利要求12所述的装置，其中所述基准电路进一步包括：
基准逻辑电路；以及
基准发生器，其被耦合在所述基准逻辑电路与所述比较电路之间。
14.根据权利要求13所述的装置，其中所述基准发生器进一步包括：第一数模转换器即DAC，其被耦合在所述基准逻辑电路与所述第一比较器之间；以及第二DAC，其被耦合在所述基准逻辑电路与所述第二比较器之间。
15.根据权利要求14所述的装置，其中所述装置进一步包括滤波器，所述滤波器被耦合到所述第一和第二比较器中的每一个以便提供所述模拟信号。
16.根据权利要求15所述的装置，其中输出电路进一步包括正弦内插器。