메모리들의 확률적 스위칭에 기초하여 ADC 를 설계하기 위한 시스템들 및 방법들

메모리들의 확률적 스위칭에 기초하여 ADC 를 설계하기 위한 시스템들 및 방법들{SYSTEMS AND METHODS FOR DESIGNING ADC BASED ON PROBABILISTIC SWITCHING OF MEMORIES}

본 개시물의 특정 실시형태들은 전반적으로 아날로그-디지털 컨버터들에 관한 것으로, 보다 구체적으로는 확률적 아날로그-디지털 컨버터를 설계하는 것에 관한 것이다.

아날로그-디지털 컨버터 (ADC) 는 연속적인 양을 이산 시간 디지털 표현으로 변환하는 디바이스이다. 현재의 아날로그-디지털 컨버터들은 높은 샘플링 레이트 및 높은 선형성을 달성할 수 있지만, 일반적으로는, 대면적을 가질 수도 있는 아날로그 회로들에 기초한다. 현재, ADC들의 사이즈는 아날로그 회로들에 대한 의존성에 기인한 기술적 노드로 인해 수축하지 않는다.

본 개시물의 특정 실시형태들은 아날로그-디지털 변환을 위한 방법을 제공한다. 방법은, 일반적으로, 아날로그 입력을 가변 펄스로 변환하는 단계, 가변 펄스를 스위칭 펄스로서 복수의 이진 메모리 엘리먼트들에 인가하고 복수의 메모리 엘리먼트들은 제 1 값으로 초기화되는 단계, 및 스위칭 펄스가 인가된 후 제 2 값을 저장하는 메모리 엘리먼트들의 개수에 기초하여 디지털 값을 결정하는 단계를 포함한다.

본 개시물의 특정 실시형태들은 아날로그-디지털 변환을 위한 장치를 제공한다. 장치는, 일반적으로, 아날로그 입력을 가변 펄스로 변환하는 수단, 가변 펄스를 스위칭 펄스로서 복수의 메모리 엘리먼트들에 인가하고 복수의 메모리 엘리먼트들은 제 1 값으로 초기화되는 수단, 및 스위칭 펄스가 인가된 후 제 2 값을 저장하는 메모리 엘리먼트들의 개수에 기초하여 디지털 값을 결정하는 수단을 포함한다.

본 개시물의 특정 실시형태들은 아날로그-디지털 변환을 위한 장치를 제공한다. 장치는, 일반적으로, 아날로그 입력을 가변 펄스로 변환하고, 상기 가변 펄스를 스위칭 펄스로서 복수의 메모리 엘리먼트들에 인가하고 복수의 엘리먼트들이 제 1 값으로 초기화되고, 상기 스위칭 펄스가 인가된 후 제 2 값을 저장하는 메모리 엘리먼트들의 개수에 기초하여 디지털 값을 결정하도록 구성된 적어도 하나의 프로세서; 및 적어도 하나의 프로세서와 커플링된 메모리를 포함한다.

본 개시물의 특정 실시형태들은 명령들이 저장된 컴퓨터 판독가능 명령을 포함하는 컴퓨터 프로그램 제품을 제공한다. 명령들은은, 일반적으로, 아날로그 입력을 가변 펄스로 변환하고, 가변 펄스를 스위칭 펄스로서 복수의 메모리 엘리먼트들에 인가하고 복수의 엘리먼트들이 제 1 값으로 초기화하고, 스위칭 펄스가 인가된 후 제 2 값을 저장하는 메모리 엘리먼트들의 개수에 기초하여 디지털 값을 결정하기 위해 하나 이상의 프로세서들에 의해 실행가능하다.

위에서 약술된 보다 특정한 설명이 실시형태들을 참조하여 본 개시물의 전술된 특징들이 상세히 이해될 수 있으며, 일부의 실시형태들은 첨부한 도면에 예시된다. 그러나, 첨부한 도면은, 본 개시물의 특정의 일반 실시형태들만을 예시하고, 그에 따라 그의 범주를 제한하는 것으로 간주되지는 않으며, 설명을 위해, 다른 동등하게 효과적인 실시형태들을 인정할 수도 있다는 것에 유의한다.
도 1 은 본 개시물의 특정 양태들에 따른 예시적인 아날로그-디지털 컨버터 (ADC) 를 예시한다.
도 2 는 스핀 전달 토크 (STT) 랜덤 액세스 메모리 (RAM) 를 예시한다.
도 3 은 전류 펄스의 폭의 함수로서 STT RAM 의 스위칭 확률을 예시한다.
도 4 는 본 개시물의 특정 양태들에 따른 예시적인 확률적 ADC 를 예시한다.
도 5a 및 도 5b 는 본 개시물의 특정 양태들에 따라, 예시적인 회로 및 가변 길이 펄스를 생성하는 그것의 대응하는 입력 및 출력 파형들을 예시한다.
도 6 은 본 개시물의 특정 양태들에 따라 확률적 ADC 에 의해 수행될 수도 있는 예시적인 동작들을 나타낸다.

본 개시물의 다양한 실시형태들은 첨부한 도면을 참조하여 이하에서 보다 충분히 설명된다. 그러나, 본 개시물은 많은 상이한 형태들로 구현될 수도 있고, 본 개시물 전반에 걸쳐서 제시된 임의의 특정 구조 또는 기능으로 제한되는 것으로 이해되어서는 안 된다. 오히려, 이러한 실시형태들은 본 개시물이 철저하고 완전하게 되도록 그리고 당업자에게 본 개시물의 범주를 충분히 전달하도록 제공된다. 본 명세서에서의 교시에 기초하여, 당업자라면, 본 개시물의 범주가 본 명세서에 개시된 개시물의 임의의 실시형태를, 본 개시물의 임의의 다른 실시형태와는 독립적으로 구현되든 또는 그와 조합하여 구현되든, 포괄하고자 의도된 것임을 이해해야 한다. 예를들어, 본 명세서에서 설명되는 임의의 수의 실시형태들을 이용하여, 장치가 구현될 수도 있고 또는 방법이 실시될 수도 있다. 또한, 본 개시물의 범주는 본 명세서에서 설명되는 본 개시물의 다양한 실시형태들에 더해 또는 이들 외에 다른 구조, 기능성 또는 구조와 기능성을 이용하여 실시되는 그러한 장치 또는 방법을 포괄하고자 의도된다. 본 명세서에서 개시되는 본 개시물의 임의의 실시형태는 청구항의 하나 이상의 엘리먼트들에 의해 구현될 수도 있음이 이해되어야 한다.

단어 "예시적인" 은 본 명세서에서 "실시예, 예시 또는 예증으로서 기능하는" 것을 의미하는 데 사용된다. 본 명세서에서 "예시적인" 것으로서 설명되는 임의의 실시형태는 다른 실시형태들에 비해 더 선호되거나 또는 더 유익한 것으로 해석될 필요는 없다.

특정 실시형태들이 본 명세서에서 설명되고 있지만, 이러한 실시형태들의 많은 변형들 및 치환들이 본 개시물의 범주 내에 있다. 바람직한 실시형태들의 몇몇 이익들 및 이점들이 언급되지만, 본 개시물의 범주는 특정 이익들, 용도들 또는 목적들로 제한되는 것으로 의도되지는 않는다. 오히려, 본 개시물의 실시형태들은 상이한 기술들, 시스템 구성들, 네트워크들 및 프로토콜들에 광범위하게 적용가능한 것으로 의도되며, 이들은 바람직한 실시형태들에 대한 도면 및 다음의 설명에서 예시로서 설명된다. 상세한 설명 및 도면은 제한하는 것이 아니라 본 개시물을 예시하는 것에 불과하며, 본 개시물의 범주는 첨부된 청구범위 및 그의 등가물들에 의해 정의된다.

예시적인 아날로그-디지털 컨버터

도 1 은 본 개시물의 특정 양태들에 따른 예시적인 아날로그-디지털 컨버터 (ADC) 를 예시한다. ADC (102) 는 연속적인 양 (예컨대, 아날로그 입력 (104)) 을 이산 시간 디지털 표현 (예컨대, 디지털 출력 (106)) 으로 변환한다. 아날로그 입력 (104) 은 아날로그 전압 또는 전류일 수도 있고, 디지털 출력 (106) 은 입력 전압 또는 전류의 크기에 비례하는 디지털 숫자일 수도 있다. 디지털 출력은 n 비트들에 의해 표현되는 이진수일 수도 있으며, 여기서 n 은 정수일 수도 있다.

대부분의 ADC 설계들은, 프로세스 기술에 따라 스케일링하지 않을 수도 있는 아날로그 빌딩 블록들을 요구한다. 본 개시물의 특정 양태들은, 나노스케일 메모리 엘리먼트들의 확률적 스위칭 거동을 활용하여 아날로그 신호를 디지털화하는 확률적 ADC 의 설계를 제시한다. 제안된 확률적 ADC 는 프로세스 기술에서의 진보에 따라 스케일링할 수도 있는 디지털 빌딩 블록들을 이용한다.

스핀 전달 토크 (spin-transfer torque: STT) 랜덤 액세스 메모리들 (RAMs) 과 같은 일부 유망한 메모리 기술들은 고유한 확률적 스위칭 속성을 소유하며, 여기서 메모리의 스위칭 확률은 기록 전류 및 펄스 폭의 함수이다. 본 개시물에서, 메모리 엘리먼트들의 확률적 스위칭 거동은 저면적 ADC들을 설계하는 데 활용된다. 다음의 설명은 STT RAM들에 초점을 맞추고 있음에 유의해야 한다. 그러나, 제안된 확률적 ADC들은 임의의 확률적 메모리 엘리먼트들 (예컨대, 확률적 나노스케일 메모리 엘리먼트들) 을 이용하여 설계될 수도 있는데, 이들은 모두가 본 개시물의 범주 내에 있다.

STT RAM 은, 도 2 에 예시된 바와 같이, MTJ (magnetic tunnel junction) 엘리먼트를 통해 흐르고 있는 전자들의 스핀을 정렬하는 것에 의해 전류가 양극화될 수도 있는 메모리 기술이다. MTJ 엘리먼트 (202) 는 2 개의 자기 층들 및 2 개의 자기 층들 사이의 터널 장벽 층을 가질 수도 있다. 자기 층들 중 하나는 스위칭 층일 수도 있고, 다른 자기 층은 그의 자화 방향으로 고정될 수도 있다.

데이터는 스핀 양극화된 전류를 이용하여 MTJ 엘리먼트에서의 스위칭 층의 자화 방향을 변화시키는 STT RAM 에 기록될 수도 있다. MTJ 엘리먼트의 생성된 저항 차이는 메모리로부터 정보를 판독하는 데 이용될 수도 있다.

도 3 은 전류 펄스의 폭의 함수로서 STT RAM (200) 의 스위칭 확률을 예시한다. 예시된 바와 같이, 전류 펄스의 폭이 길수록, STT RAM 의 스위칭 확률은 보다 높다. 곡선 (302) 은 역평행 (AP) 으로부터 평행 (P) 으로의 스위칭을 나타내고, 곡선 (304) 은 P 로부터 AP 로의 스위칭을 나타낸다.

도 4 는 본 개시물의 특정 양태들에 따른 예시적인 확률적 ADC (400) 를 예시한다. ADC 는 펄스 발생기 (402), STT RAM들의 어레이 (예컨대, STT RAM 뱅크 (404)), 카운터 (406) 및 맵핑 기능부 (408) 를 포함할 수도 있다. 펄스 발생기 (402) 는 아날로그 입력 값을 가변 길이 펄스로 변환할 수도 있고, 여기서 펄스의 길이 (t _pulse ) 는 아날로그 값 (V _input ) 에 비례할 수도 있다. 가변 길이 펄스는 STT RAM들의 어레이를 스위칭하는 데 이용될 수도 있다.

가변 길이 펄스는 여기에 예시로서 제시된다는 것에 유의해야 한다. 일반적으로, 가변 길이, 가변 진폭 또는 심지어 일정한 전류 또는 일정한 전압 펄스와 같은 임의의 가변 펄스는 메모리 뱅크 (예컨대, 나노 메모리 뱅크) 에서의 메모리들의 스위칭 확률을 제어하는 데 이용될 수도 있다.

특정 양태들에 따르면, STT RAM 뱅크 (404) 에서의 메모리 엘리먼트들은 먼저 임계치 초과 (super-threshold) 펄스를 인가함으로써 미리 정해진 값 (예컨대, 0) 으로 초기화될 수도 있다. 그 후, 가변 길이 펄스 t _pulse 는 STT RAM들 중 일부가 그들의 상태를 스위칭하게 할 수도 있는 스위칭 펄스로서 STT RAM 뱅크 (404) 에 인가될 수도 있다. STT RAM 뱅크 (404) 는 이후에 병렬로 판독될 수도 있다. 카운터 (406) 는 상이한 값 (N _switch ) 으로 스위칭한 메모리 엘리먼트들의 개수를 카운트할 수도 있다. 예를 들어, STT RAM들이 0들로 초기화되면, 카운터는 어레이 (예컨대, 메모리 뱅크) 에 생성된 "1들" 의 개수를 카운트할 수도 있다. N _switch 는 샘플링되는 아날로그 값에 비례할 수도 있다. 맵핑 기능부 (408) 는 스위칭한 값들 (예컨대, N _switch ) 을 갖는 어레이에서의 메모리 엘리먼트들의 개수를 디지털 출력에 맵핑한다.

특정 양태들에 대해, 메모리 뱅크 (404)(예컨대, N _mem ) 에서의 다수의 메모리 엘리먼트들은 2 ²ⁿ 개 이상의 엘리먼트들일 수도 있고 (2 ²ⁿ 개의 스토캐스틱 (stochastic) 비트들을 초래함), 이에 의해 확률적 ADC (400) 는 n-비트 아날로그 값을 정확히 추정할 수도 있다. 따라서, 6-비트 확률적 ADC 는 약 4000 개의 메모리 엘리먼트들 (예컨대, STT RAM들) 을 요구할 수도 있다.

몇몇 양태들에서, 교정 단계는 N _switch 를 아날로그 값들에 맵핑하도록 주기적으로 수행될 수도 있다. 교정은 확률적 ADC 의 적분 비선형성 (integral non-linearity: INL) 을 정정하는 것으로 간주될 수도 있다. INL 은 ADC 의 이상적인 출력과 실제 출력 레벨 사이의 최대 편차를 나타낸다.

제안된 확률적 ADC 의 미분 비선형 (Differential non-linearity: DNL) 은 매우 우수할 수도 있는데, 이는 ADC 가 아날로그 값들과 스위칭된 메모리 엘리먼트들의 개수 사이의 정확한 매칭에 의존하지 않기 때문이다. 또한, 스위칭된 메모리 엘리먼트들의 개수는 펄스의 길이에 따라 단조롭게 변한다. ADC 의 차분 비선형성은 그의 입력이 그의 전체 범위에 걸쳐서 선형적으로 스위핑할 때 이상적인 것 (예컨대, 선형의 것) 으로부터의 ADC 의 출력 편차를 지칭한다.

도 5a 는 본 개시물의 특정 양태들에 따라 아날로그 입력으로부터 가변 길이 펄스를 생성하는 예시적인 회로 (500) 를 나타낸다. 예시된 바와 같이, 클록 신호 (502) 는 2 개의 모스펫 P-채널 트랜지스터들의 게이트에 접속될 수도 있다. 생성된 신호 (예컨대, R) 는 아날로그 입력 (506) 과 비교되어 가변 길이 펄스 (508) 를 발생시킬 수도 있다. 가변 길이 펄스는 펄스의 길이가 미리 정해진 상수 값 (예컨대, const ) 플러스 입력 전압 비례 값 (t _pulse = const + a×V _input ) 과 같도록 설계될 수도 있다.

도 5b 는 본 개시물의 특정 양태들에 따라 도 3a 의 회로의 예시적인 입력 및 출력 파형들을 나타낸다. 예시된 바와 같이, 가변 길이 펄스는 참조 신호 R (504) 를 아날로그 입력 (506) 과 비교하는 것에 의해 생성된다.

도 6 은 본 개시물의 특정 양태들에 따라 확률적 ADC 에 의해 수행될 수도 있는 예시적인 동작들을 나타낸다. 602 에서, 확률적 ADC 는 아날로그 입력을 가변 펄스로 변환할 수도 있다. 특정 양태들에서, 가변 펄스는 가변 길이 펄스 또는 가변 진폭 펄스일 수도 있다. 604 에서, 확률적 ADC 는 가변 펄스를 스위칭 펄스로서 복수의 메모리 엘리먼트들에 인가할 수도 있으며, 여기서 복수의 메모리 엘리먼트들은 제 1 값 (예컨대, 0) 으로 초기화된다. 606 에서, 확률적 ADC 는 스위칭 펄스가 인가된 후 제 2 값 (예컨대, 1) 을 저장하는 메모리 엘리먼트들의 개수에 기초하여 디지털 값을 결정할 수도 있다.

제안된 확률적 ADC 는 인가를 감지하기 위해 단일 칩 상에서 수 백개의 ADC들을 요구하는 신규한 애플리케이션들에 적합할 수도 있다. 확률적 ADC 의 사이즈 및 전력 소비는 디지털 프로세스들의 스케일링에 따라 바람직하게 스케일링될 수도 있다는 것에 유의해야 한다.

전술된 방법들의 다양한 동작들은 대응하는 기능들을 수행할 수 있는 임의의 적합한 수단에 의해 수행될 수도 있다. 그 수단은, 회로, 주문형 반도체 (ASIC), 또는 프로세서를 포함하지만 이들로 제한되는 것은 아닌 다양한 하드웨어 및/또는 소프트웨어 콤포넌트(들) 및/또는 모듈(들) 을 포함할 수도 있다.

본 명세서에서 사용되는 바와 같이, 용어 "결정하는" 은 광범위한 행동들을 포괄한다. 예를 들어, "결정하는" 은 계산, 컴퓨팅, 프로세싱, 유도, 조사, 검색 (예컨대, 테이블, 데이터베이스 또는 다른 데이터 구조를 검색), 확인하는 등을 포함할 수도 있다. 또한, "결정하는" 은 수신하는 (예컨대, 정보를 수신하는), 액세스하는 (예컨대, 메모리의 데이터에 액세스하는) 등을 포함할 수도 있다. 또한, "결정하는" 은 해결하는, 선택하는, 고르는, 확립하는 등을 포함할 수도 있다.

본 명세서에서 사용되는 바와 같이, 아이템들의 리스트 "중 적어도 하나" 를 지칭하는 구문은 단일 구성원들을 포함하는 그러한 아이템들의 임의의 조합을 지칭한다. 일 예로서, "a, b, 또는 c 중 적어도 하나" 는 a, b, c, ab, ac, bc, 및 abc 를 포괄하도록 의도된다.

본 개시물과 관련하여 설명된 여러 가지 예증적인 논리 블록들, 모듈들, 및 회로들은 본 명세서에서 설명된 기능들을 수행하도록 설계된 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 반도체 (ASIC), 필드 프로그래머블 게이트 어레이 (FPGA) 또는 다른 프로그래머블 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 콤포넌트들, 또는 이들의 임의의 조합에 의해 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안으로, 프로세서는 임의의 상업적으로 입수가능한 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예를 들면, DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 연계한 하나 이상의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로 구현될 수도 있다.

본 개시물과 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어에서, 프로세서에 의해 실행되는 소프트웨어 모듈에서, 또는 이들 양자의 조합에서 직접적으로 구현될 수도 있다. 소프트웨어 모듈은 당업게에 공지되어 있는 임의의 형태의 저장 매체에 있을 수도 있다. 사용될 수도 있는 저장 매체들의 몇몇 예들은 랜덤 액세스 메모리 (RAM), 판독 전용 메모리 (ROM), 플래시 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 탈착식 디스크, CD-ROM 등을 포함한다. 소프트웨어 모듈은 단일 명령 또는 많은 명령들을 포함할 수도 있고, 상이한 프로그램들 사이에서 여러 개의 상이한 코드 세그먼트들에 걸쳐서 그리고 다수의 저장 매체들에 걸쳐서 분포될 수도 있다. 저장 매체는 프로세서가 저장 매체로부터 정보를 판독할 수 있고 저장 매체에 정보를 기록할 수 있도록 프로세서에 커플링될 수도 있다. 대안에서, 저장 매체는 프로세서에 통합될 수도 있다.

본 명세서에 개시된 방법들은 상술된 방법을 달성하기 위한 하나 이상의 단계들 또는 액션들을 포함한다. 방법 단계들 및/또는 작동들은 청구범위의 범주를 벗어나지 않으면서 서로 상호 교환될 수도 있다. 다시 말해, 단계들 또는 작동들의 특정한 순서가 특정되지 않는다면, 특정 단계들 및/또는 작동들의 순서 및/또는 이용은 청구범위의 범주를 벗어나지 않으면서 수정될 수도 있다.

따라서, 본 명세서에서 설명된 기술들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 소프트웨어로 구현되면, 기능들은 컴퓨터 판독가능 매체 상의 하나 이상의 명령들로서 코딩된다. 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용 가능한 매체일 수도 있다. 비제한적인 예로서, 이러한 컴퓨터 판독가능 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 스토리지, 자기 디스크 스토리지 또는 다른 자기 스토리지 디바이스들, 또는 요구되는 프로그램 코드를 명령들 또는 데이터 구조들의 형태로 전달 또는 저장하는 데 사용될 수 있으며 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 본 명세서에서 사용된 디스크 (disk) 및 디스크 (disc) 는 콤팩트 디스크 (CD), 레이저 디스크, 광학 디스크, DVD (digital versatile disc), 플로피 디스크, 및 블루 레이 ^® 디스크를 포함하며, 여기서 디스크 (disk) 들은 보통 데이터를 자기적으로 재생하는 데 반해, 디스크 (disck) 들은 레이저를 이용하여 데이터를 광학적으로 재생한다.

따라서, 특정 실시형태들은 본 명세서에 제시된 동작들을 수행하기 위한 컴퓨터 프로그램 제품을 포함할 수도 있다. 예를 들어, 이러한 컴퓨터 프로그램 제품은 명령들이 저장 (및/또는 인코딩) 된 컴퓨터 판독가능 매체를 포함할 수도 있고, 명령들은 본 명세서에서 설명된 동작들을 하나 이상의 프로세서들에 의해 실행가능하다. 특정 실시형태들에 대해, 컴퓨터 프로그램 제품은 패키징 재료를 포함할 수도 있다.

소프트웨어 또는 명령들은 또한 송신 매체를 통해 송신될 수도 있다. 예를 들어, 소프트웨어가 동축 케이블, 광 섬유 케이블, 연선, 디지털 가입자 회선 (digital subscriber line: DSL), 또는 적외선, 무선, 및/또는 마이크로파와 같은 무선 기술들을 이용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되는 경우, 동축 케이블, 광 섬유 케이블, 연선, DSL, 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들은 송신 매체의 정의 내에 포함된다.

또한, 본 명세서에서 설명된 방법들 및 기술들을 수행하기 위한 모듈들 및/또는 다른 적절한 수단들은 다운로드될 수 있고 및/또는 디바이스에 의해 다르게 획득될 수도 있음을 주지해야 한다. 예를 들어, 이러한 디바이스는 본 명세서에서 설명된 방법들을 수행하기 위한 수단의 전송을 용이하게 하도록 서버에 커플링될 수 있다. 대안으로, 본 명세서에서 설명된 다양한 방법들은 스토리지 수단 (예컨대, RAM, ROM, CD (compact disc) 또는 플로피디스크 등과 같은 물리적 저장 매체) 을 통해 제공될 수 있고, 따라서, 스토리지 수단의 디바이스에 커플링되거나 제공되면, 사용자 단말기 및/또는 기지국은 여러 방법들을 얻을 수도 있다. 또한, 본 명세서에서 설명된 상기 방법들 및 기술들을 디바이스에 제공하기 위한 임의의 다른 적절한 기술들이 활용될 수 있다.

청구범위는 전술 설명된 정확한 구성 및 콤포넌트들로 제한되는 것은 아님을 이해해야 한다. 청구범위의 범위를 벗어나지 않으면서, 본원에서서 설명된 시스템들, 방법들 및 장치들의 배치, 동작 및 상세에서 여러 수정예들, 변경예들 및 변형예들이 행해질 수도 있다.

전술한 사항은 본 개시물의 실시형태들에 관한 것이지만, 본 개시물의 다른 및 추가 실시형태들은 그의 기본 범주로부터 벗어나지 않고 창안될 수도 있고, 그의 범주는 다음의 청구범위에 의해 결정된다.