【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、１つ又は他の１つのいずれかの動作のために構成された結合デジタル−アナログ及び連続近似アナログ−デジタル変換システムに関する。 【０００２】 【従来の技術】デジタル−アナログ変換器（ＤＡＣ）
は、しばしば、制御し、調整し、又は一般に一定のデジタル・デ−タを制御回路で処理されるようにアナログ量に変換するためのデジタル・システムの最後の段階を代表する。 実際には、それらは、アナログ・パラメ−タ−
に基づく現実世界とのインタ−フェ−スとして働く。 同様に、アナログ−デジタル変換器（ＡＤＣ）は、インタ−フェ−スと考えられており、それによって、現実世界の条件を表しているアナログ・パラメ−タ−は、結合論理回路、メモリ、マイクロロセッサ等を使用して、デジタル・デ−タを蓄え且つ処理するのにより容易に管理可能なデジタル・デ−タに変換される。 多くのシステムは、ソフトウエアを使用してより容易に管理可能な、デジタル形式での調整と制御のための閉鎖ル−プを実行するために、デジタル−アナログ変換器とアナログ−デジタル変換器の両方の存在を必要とする。 【０００３】良く知られているように、デジタル−アナログ変換器（ＤＡＣ）回路は、複数の調整された容量性の又は抵抗性の枝を有するネットワ−クによって構成され、それらの複数の分岐は、デジタル入力デ−タの、スイッチ構造によって、ネットワ−クの共通ノ−ドでの一定レベルの電流又は電圧を形成するような入力デジタル・ワ−ドに対応する構成に従って、スイッチによって選ばれる。 過半数のデジタル−アナログ変換器は、他の信号、例えば、ある制御されたパラメ−タの変化の原因を”入れる”又は”切る”ために、フィ−ドバックされた信号、と比較されるアナログ信号を発生するために使用されていることを考慮すると、比較器はしばしばデジタル−アナログ変換器の集合部分として考えられ、そしてそれはしばしばデジタル−アナログ変換器と比較器との組み合わせが誤ってデジタル−アナログ変換器と言われる。 【０００４】一方、広く使用されているタイプのアナログ−デジタル変換器（ＡＤＣ）回路は、いわゆる、”連続の近似”タイプのものであり、それによって、入力アナログ電圧（変換される）は、アナログ−デジタル変換器の”コア”を構成する内部のデジタル−アナログ変換器（ＤＡＣ）回路によって”作られた”電圧と比較される。 内部デジタル−アナログ変換器のデジタル入力は、
現在の近似デジタル値を含む専用連続近似レジスタ（Ｓ
ＡＲ）によって与えられる。 このＳＡＲは、連続する更新によって徐々に電圧は入力アナログ電圧の値に（不足の超過によって）ますます近づいていくが、比較器によってなされる比較の結果の作用で連続して更新される。
一定数の比較の後、比較器のビット数と等しく又はそれ以上になり、ＳＡＲの内容は比較のデジタル結果を示し、連続近似の操作によって完了し、そして、そのような結果はデジタル・システムによって”読み出さ”れる。 【０００５】良く知られるように、連続近似ＡＤＣの問題の主原因は、内部ＤＡＣのネットワ−クの異なる分岐の中の関連調整比を確立する物理的大きさの”ミスマッチング（不釣り合い）”の存在である。 例えば、内部Ｄ
ＡＣの選択可能な分岐を形成する異なる容量又は抵抗の値の中の不正確な比は、（内部ＤＡＣのネットワ−ク中の一定の基準バイアス電圧又は電流の容量の又は抵抗の分布から得られる）アナログ電気的パラメ−タへの連続近似レジスタに含まれる現在のデジタル値の間違い変換を引き起こす。 効果的方法は、変換器のビット数に明らかに関係する、充分に満足できる変換精度を達成させる”ミスマッチング”を、且つ最終的に検知された”ミスマッチング”を切り取るか又は調整するために提案されてきた。 例えば、連続近似ＡＤＣの容量的”ミスマッチング”によって生じた、いわゆる、”失われたコ−ド（ビット）”問題のための効果的修正システムは、本発明の出願人によって１９９３年１２月１５日に出願されたヨ−ロッパ特許出願Ｎｏ． ９３８３０５０３．４の中に記載されている。 【０００６】 【発明が解決しようとする課題】１つ又はそれ以上のＤ
ＡＣと１つ又はそれ以上のＡＤＣを使用する調整及び制御システムの多くの応用例の中で、全体としてのシステムが動作する方法は、実際には２種類の変換が同時に起きることを除外している。 例えば、インクジェット・プリンタの制御システムでは、ＤＡＣはしばしばプリンティング・ヘッドの過熱を制御するために使用され、またＡＤＣはヘッドが動作するする周囲温度と、ヘッドの動作中のエレメントの抵抗と、動作の他のアナログ・パラメ−タとを維持するために使用される。 【０００７】 【発明の目的】本発明は、かかる従来技術の欠点および不都合を取り除き、特に、デジタル−アナログ変換器及びアナログ−デジタル変換器として２者択一的に使用できる、それが異なる時間に生じる限り、共通回路コアを利用することができる結合アナログ−デジタル及びデジタル−アナログ変換システムを提供することを目的とする。 【０００８】 【課題を解決するための手段】内部デジタル−アナログ変換器と比較器とによって構成された、アナログ−デジタル変換器の”コア”の近似の調整によって、デジタル−アナログ変換器と比較器との結合回路からアナログ−
デジタル変換処理において満足できる正確さを確保するように効果的に修正されるいかなる”ミスマッチング”
も、もしデジタル−アナログ変換を行うために使用されるなら、本来正しい。 本発明の結合アナログ−デジタル及びデジタル−アナログ変換システムは、専用制御回路によって２つの動作方式のいずれかに構成され、よって集積領域の著しいネット節約とそれに比例して全集積システムの費用低減を達成する。 【０００９】本発明の構成可能な２機能的変換回路によって提供されるさらなる効果は、もし別個のアナログ−
デジタル変換器とデジタル−アナログ変換器とを使用する場合と比較すれば、変換の２つのモ−ドの間の優れた追跡にある。 本発明のとくべつに効果的な実施態様によれば、デジタル−アナログ及びアナログ−デジタル変換の結合システムは、実質的に”時分割”モ−ドで本来機能するように作られているので、デジタル−アナログ変換器又はアナログ−デジタル変換器のどちらかとして、
比較的大量のパラメ−タを”時分割”モ−ドで最適に扱うことができる。 本発明の結合２機能的システムのより一般的定義がクレ−ム１に定められているが、特別効果的な実施態様はそれに続くクレ−ムに定められている。 【００１０】 【実施例】以下、本発明をその実施態様を参照して図１
乃至図５に基づいて説明する。 図１は、デジタル・コマンド・デ−タ（入力デ−タ）と専用のトランスデュ−サ（センサ）１４によって感知されたアナログ・パラメ−
タの値とによって一般の外部装置（アクチュエ−タ）１
３を起動及び制御するためのデジタル−アナログ変換器（ＤＡＣ）の典型的な応用例を示している。 勿論、デジタル−アナログ変換回路（ＤＡＣ）１１を実現するネットワ−クは、当業者の多くのネットワ−カ−のいずれかにとって、容量の又は抵抗のタイプのどちらかである。
１２は比較器を表している。 【００１１】図２は、典型的な連続近似アナログ−デジタル変換器（ＡＤＣ）の機能的構成を示しでいる。 変換されるアナログ量の変化の通常範囲に関する平均デジタル値を共通に備えた、連続近似レジスタ（ＳＡＲ）２３
は、内部デジタル−アナログ変換器（ＤＡＣ）２１のネットワ−クの構成を定め、またデジタル−アナログ変換器（ＤＡＣ）２１から出力されたアナログ値Ｖｄａｃと入力量Ｖｉｎとの間の比較器２２による比較の結果によって絶えず更新される。 連続近似を通して、ル−プは条件に達することであり、それによって、電圧Ｖｄａｃは入力アナログ値Ｖｉｎに等しく（変換器の判定限界に）
なる。 この条件で、連続近似によって、段階的に到達し、連続近似レジスタ（ＳＡＲ）２３の内容は、入力アナログ値Ｖｉｎに対応するデジタル値（出力デ−タ）を提供する。 【００１２】図２の左側に示された変換目盛りは、内部デジタル−アナログ変換器（ＤＡＣ）２１のビット数によって与えられる近似と共に、３ビットデジタル−アナログ変換器によって構成された”コア”を使用するアナログ−デジタル変換器（ＡＤＣ）がどのように入力アナログ値Ｖｉｎに対応する３ビットデジタル値を出力することができるのかを示す。 図３は、本発明による構成可能な、結合デジタル−アナログ及びアナログ−デジタル変換システムを示す。 基本的に、本発明のシステムは、
内部ＤＡＣ３１に送られるデジタル値を選ぶためのデジタル・マルチプレクサＭＵＸ１・３４を使用することにあり、よって、ＡＤＣとしての変換器の動作の段階でＳ
ＡＲ３３に含まれたデジタル・ワ−ドか、又はＡＤＣとしての変換器の動作の段階で一般のデジタル入力デ−タ（Ｄ／Ａ入力デ−タ）かのどちらかを２者択一的に選択することを可能にさせる。 【００１３】勿論、変換器の現在の構成に依存して、比較器ＣＯＭＰ３２の入力にデジタル・デ−タに変換されるアナログ量（Ａ／Ｄ入力デ−タ）を示す電圧、又は最終的なアナログ制御信号のどちらかが供給される。 そのアナログ制御信号の例として、図１の応用例によれば、
センサによって発生された信号（Ｄ／Ａフィ−ドバック）がある。 制御論理回路３５は、システムの制御器によって発生されたコマンドと連続近似ＡＤＣの周期の間に定められた一定のタイミングとによってマルチプレクサＭＵＸ１・３４を介して選択を行う。 上記のように、
本発明の結合変換器のＤＡＣ又はＡＤＣとしての２つの構成は相互に排他的であり、動作の各特別段階にとって、全体としてのシステムの結合変換器は、基本的に時分割方式で、ＤＡＣ又はＡＤＣのどちらかとして構成される。 【００１４】本発明の構成可能な結合変換システムは、
システムの制御器にとって調整された、時分割ベ−スで、複数の変数又はパラメ−タのためのＤＡＣ又はＡＤ
Ｃ変換の多重機能を行うために特に有用である。 従って、本発明の好ましい実施態様によれば、結合アナログ−デジタル及びデジタル−アナログ変換システムのア−
キテクチャ−を図４に示す。 この実施態様では、デジタル入力マルチプレクサＭＵＸ１・４４は、ＳＡＲ４３に蓄えられたデジタル値（Ａ／Ｄ出力デ−タ）に加えて複数の入力（Ｄ／Ａ入力デ−タ）を取り扱う。 【００１５】さらに、また制御論理回路４５によって選ばれたアナログ・マルチプレクサＭＵＸａ４６は、図１
に示された応用方式に従って、ＤＡＣとしての構成の段階の間に、アナログ制御信号（Ｄ／Ａフィ−ドバック）
に加えて、変換される複数のアナログ信号（Ａ／Ｄ入力デ−タ）の中から選択を行う。 本発明の結合システムは、マルチプレクサＭＵＸ１・４４を通った各デジタル入力に対して、複数の変換チャンネルに関して、順番に行われる、連続Ｄ／Ａ変換（内部ＤＡＣ４１と比較器Ｃ
ＯＭＰ４２）の結果（Ｄ／Ａ出力デ−タ）を、デマルチプレクサＤＥＭＵＸ４７の動作を通して、数多くの専用レジスタＦＦ１、ＦＦ２、． ． 、ＦＦｎに貯蔵させる。 【００１６】勿論、これは、図４に示されているように、デマルチプレクサＤＥＭＵＸ４７を使用して、そのクロック入力又はそれに代わるものによって対応専用レジスタに実行許可を与えることによって実行される。 この実施態様においても、制御論理回路４５は、適宜、デジタル・マルチプレクサＭＵＸ１・４４と、アナログ・
マルチプレクサＭＵＸａ４６と、デマルチプレクサＤＥ
ＭＵＸ４７（又は選択的に関連レジスタに実行許可を与える）とを介して選択を行う。 【００１７】本発明の結合アナログ−デジタル及びデジタル−アナログ変換器システムをインクジェット・プリンタに応用した例（Ａ／Ｄ変換器とパルス余熱回路）を図５に示す。 この結合変換システムは、ＤＡＣ５１と；
比較器５２と；連続近似レジスタＳＡＲ５３と；デジタル・マルチプレクサＭＵＸ１・５４と；コンビネ−ション論理回路５５と；アナログ・マルチプレクサＭＵＸａ
５６と；フリップフロップＦＦ５７と；第１デジタル・
フィルタ５８と；第２デジタル・フィルタ５９と；制御レジスタと、ＨＴＳＥＴレジスタとＭＴＳＥＴレジスタとを有するメモリ６０とを備える。 ここでは、例えば、
次のアナログ・パラメ−タが扱われる。 １）プリンタの２つのヘッドＨＴＳＲとＭＴＳＲの温度を示す電圧； ２）関連エレメントＨ１０ＸとＭ１０Ｘの抵抗を示す電圧； ３）周囲温度ＴＡＭＢを示す電圧。 これらはアナログ・マルチプレクサＭＵＸａ５６の対応する入力Ａ、Ｂ、Ｃ、Ｄ、Ｅに各々供給される。 【００１８】扱われる入力デジタル・パラメ−タはＨＴ
ＳＥＴとＭＴＳＥＴである。 これらはメモリ６０の専用レジスタＨＴＳＥＴレジスタとＭＴＳＥＴレジスタに各々蓄えられる。 それらの値は各々プリンタ・ヘッドで維持される温度を示している。 変換の型の選択は信号ＡＤ
０、１、２によって生じる。 もしＡＤ（０：２）＝００
０のとき、フリップフロップＦＦ５７によってチャンネルＨＴＳＲとＭＴＳＲは２者択一的に選ばれる。 同時に、ＤＡＣ５１は対応するデジタル・デ−タＨＴＳＥＴ
又はＭＴＳＥＴを入力として受ける。 今、ＡＤ（０：
２）＝０００なら、ＨＴＳＲ／ＭＴＳＲ信号によってシステムは閉鎖ル−プＤ／Ａ変換器として動作する。 比較器５２でのＨＴＳＲ／ＭＴＳＲ信号とＨＴＳＥＴ／ＭＴ
ＳＥＴ間の比較結果が関連第１又は第２デジタル・フィルタ５８又は５９に貯蓄される。 これらのデジタル・フィルタ５８及び５９はそのパルス拒絶機能に加えてメモリとしても働く。 そのデジタル・フィルタの出力は対応するヘッドに送られ、そのヒ−タ−のスイッチを入れたり又は切ったりする。 この実施対応では、デマルチプレクサＤＥＭＵＸが使用されていないことに注意する必要がある。 それは、この機能は有利なことに自動的にシステムによって行われるからである。 すなわち、システムがフリップフロップＦＦ５７によってフィルタの貯蓄機能を管理しているからである。 【００１９】もしＡＤ（０：２）＞０００のとき、アナログ・チャンネルは入力Ａ、Ｂ、Ｃ、Ｄ、Ｅ（００１、
０１０、． ． ． ）の中から選ばれ、そしてＡ／Ｄ変換が開始されるが、フリップフロップＦＦ５７を通してデジタル・フィルタによって示された貯蓄システムを無能化することによって以前の機能（Ｄ／Ａ）を無能化する。 【００２０】 【発明の効果】以上に述べたように、本発明によると、
結合アナログ−デジタル及びデジタル−アナログ変換システムでは、デジタル−アナログ変換器及びアナログ−
デジタル変換器として２者択一的に使用でき、それが異なる時間に生じる限り、共通回路コアを利用することができる。 よって集積領域の著しいネット節約とそれに比例して全集積システムの費用低減を達成できる。 また、
別個のアナログ−デジタル変換器とデジタル−アナログ変換器とを使用する場合と比較すると、変換の２つのモ−ドの間のより優れた追跡がえられる。 さらに、本発明のデジタル−アナログ及びアナログ−デジタル変換の結合システムでは、時分割モ−ドで機能するので、デジタル−アナログ変換器又はアナログ−デジタル変換器のどちらかとして、比較的大量のパラメ−タを時分割モ−ドで最適に扱うことができる。 【図面の簡単な説明】 【図１】本発明のデジタル−アナログ変換器（ＤＡＣ）
の典型的な応用例を示すブロック図。 【図２】本発明の連続近似デジタル−アナログ変換器の機能的構成を示す概略ブロック図。 【図３】本発明による構成可能な２機能結合アナログ−
デジタル及びデジタル−アナログ変換システムの基本的ア−キテクチャ−を示す概略ブロック図。 【図４】時分割モ−ドで複数のアナログ量に変換可能なデジタル変数と複数のデジタル量に変換可能なアナログ変数を扱うことができる本発明の結合アナログ−デジタル及びデジタル−アナログ変換システムの基本的ア−キテクチャ−を示す概略ブロック図。 【図５】特定の用途のための本発明の結合アナログ−デジタル及びデジタル−アナログ変換システムのブロック図。 【符号の説明】 １１ デジタル−アナログ変換回路ＤＡＣ １２ 比較器ＣＯＭＰ １３ アクチュエ−タ １４ センサ ２１ 内部デジタル−アナログ変換器ＤＡＣ ２２ 比較器ＣＯＭＰ ２３ 連続近似レジスタＳＡＲ ３１ 内部ＤＡＣ ３２ 比較器ＣＯＭＰ ３３ ＳＡＲ ３４ デジタル・マルチプレクサＭＵＸ１ ３５ 制御論理回路 ４１ 内部ＤＡＣ ４２ 比較器ＣＯＭＰ ４３ ＳＡＲ ４４ デジタル入力マルチプレクサＭＵＸ１ ４５ 制御論理回路 ４６ アナログ・マルチプレクサＭＵＸａ ４７ デマルチプレクサＤＥＭＵＸ ＦＦ１，ＦＦ２，ＦＦｎ レジスタ ５１ ＤＡＣ ５２ 比較器 ５３ 連続近似レジスタＳＡＲ ５４ デジタル・マルチプレクサＭＵＸ１ ５５ コンビネ−ション論理回路 ５６ アナログ・マルチプレクサＭＵＸａ ５７ フリップフロップＦＦ ５８、５９ デジタル・フィルタ ６０ メモリ ───────────────────────────────────────────────────── フロントページの続き (72)発明者 マルセロ・レオネ イタリア国 ロー 20017 ビィア・テレ ッツァーノ 67 (72)発明者 アンナマリア・ロッシ イタリア国 ジェノバ 16154 ビィア・ ヴァド 26／８ |
