Analog-to-digital converter |
|||||||
| 申请号 | JP3590784 | 申请日 | 1984-02-29 | 公开(公告)号 | JPH0628339B2 | 公开(公告)日 | 1994-04-13 |
| 申请人 | 富士通株式会社; | 发明人 | NUNOKAWA HIDEO; YAMAGUCHI SATORU; TAKAHASHI HITOSHI; | ||||
| 摘要 | |||||||
| 权利要求 | 【請求項１】アナログ入力端子（１）と、 ディジタル・アナログ変換器（７）と、 前記ディジタル・アナログ変換器（７）の出力電圧と前記アナログ入力端子（１）からのアナログ入力電圧とを比較する、静電容量（51）とインバータ回路（52）の直列回路を含む比較部（51〜53）と、 前記インバータ回路の出力に接続され、前記比較部（51 〜53）の出力に応答して前記ディジタル・アナログ変換器に与えるディジタル値を変化させる手段（６）と、 外部から前記ディジタル・アナログ変換器に対してディジタル値を入力する入力手段（12）と、 第１および第２のタイミングパルスを交互に発生するタイミング発生器（９′）と、 前記比較部（51〜53）の入力端と前記ディジタル・アナログ変換器（７）からの出力との接続点と、前記アナログ入力端子（１）との間に接続され、アナログ・ディジタル変換時およびディジタル・アナログ変換時または試験時に前記第１のタイミングパルスに応答してオンし、 アナログ・ディジタル変換時には前記アナログ入力端子（１）からのアナログ入力電圧を前記比較部（51〜53） へ供給し、ディジタル・アナログ変換時または試験時には前記ディジタル・アナログ変換器（７）の出力を前記アナログ入力端子（１）へ供給する第１のスイッチ手段（３）と、 前記タイミング発生器（９′）に接続され第１または第２のタイミングパルスを選択する第３のスイッチ手段（11）と、 前記比較部（51〜53）の入力端と前記ディジタル・アナログ変換器（７）の出力端の間に接続され、アナログ・ ディジタル変換時には前記第１のスイッチ手段（３）がオフしている期間に前記第２のタイミングパルスに応答してオンし、ディジタル・アナログ変換時または試験時には前記第１のタイミングパルスに応答してオンするように、前記第３のスイッチ手段（11）により制御される第２のスイッチ手段（４）と、 前記インバータ回路（52）の入力端と出力端との間に並列に接続され、アナログ・ディジタル変換時およびディジタル・アナログ変換時または試験時に前記第１のタイミングパルスに応答してオンする前記比較部（51〜53） 内に設けられた第４のスイッチ手段（53）と、 前記手段（６）の出力を受けアナログ・ディジタル変換時、変換されたディジタル値を出力する出力ゲート（1 0）とを具備することを特徴とするアナログ・ディジタル変換装置。 【請求項２】アナログ入力端子（１）と、 ディジタル・アナログ変換器（７）と、 前記アナログ入力端子（１）からのアナログ入力電圧を保持するサンプルホルダ（８）と、 前記サンプルホルダ（８）の出力と前記ディジタル・アナログ変換器（７）の出力を比較する比較器（５）と、 前記比較器（５）の出力に応答して前記ディジタル・アナログ変換器（７）に与えるディジタル値を変化させる手段（６）と、 外部から前記ディジタル・アナログ変換器（７）に対してディジタル値を入力する入力手段（12′）と、 第１および第２のタイミングパルスを交互に発生するタイミング発生器（９′）と、 前記サンプルホルダ（８）の入力端と前記アナログ入力端子（１）との間に接続され、アナログ・ディジタル変換時およびディジタル・アナログ変換時または試験時には前記第１のタイミングパルスに応答してオンし、アナログ・ディジタル変換時には前記アナログ入力端子（１）からのアナログ入力電圧を前記サンプルホルダ（８）へ供給し、ディジタル・アナログ変換時または試験時には前記ディジタル・アナログ変換器（７）の出力を前記アナログ入力端子（１）へ供給する第１のスイッチ手段（３）と、 前記タイミング発生器（９′）に接続され前記第１または第２のタイミングパルスを選択する第３のスイッチ手段（11）と、 前記比較器（５）の一方の入力端子と前記ディジタル・ アナログ変換器（７）の出力端の間に接続され、アナログ・ディジタル変換時には前記第１のスイッチ手段（３）がオフしている期間に前記第２のタイミングパルスに応答してオンし、ディジタル・アナログ変換時または試験時には前記第１のタイミングパルスに応答してオンするように前記第３のスイッチ手段（11）により制御される第２のスイッチ手段（４）と、 前記サンプルホルダ（８）の入力端と前記比較器（５） の一方の入力端子との間に接続され、アナログ・ディジタル変換時には開放され、ディジタル・アナログ変換時または試験時に前記第１のタイミングパルスに応答してオンする、第５のスイッチ手段（14）により制御される第４のスイッチ手段（13）と、 前記手段（６）の出力を受けアナログ・ディジタル変換時、変換されたディジタル値を出力する出力ゲート（1 0）とを具備することを特徴とするアナログ・ディジタル変換装置。 |
||||||
| 说明书全文 | 【発明の詳細な説明】 〔発明の技術分野〕 本発明はアナログ入力信号をディジタル信号に変換することが可能であると共にディジタル信号を変換してアナログ信号として出力することが可能なDA変換モードを有するアナログ・ディジタル変換装置に関する。 アナログ入力信号を対応するディジタル信号に変換するアナログ・ディジタル（Ａ／Ｄ）変換装置、およびディジタル信号を対応するアナログ信号として出力するディジタル・アナログ（Ｄ／Ａ）変換装置は共に種々の形式のものが知られている。 これは、独立した装置として、 Ａ／Ｄ変換装置またはＤ／Ａ変換装置を独立に設置するのは、Ａ／Ｄ変換装置とＤ／Ａ変換装置とを独立に作動させたい場合が多いこと、使用目的が異なるものを一体化するという設計が従来採られていなかったこと、装置構成が複雑になる等の要因に基づくものと推察され、Ａ ところが、システムによっては、Ａ／Ｄ変換機能とＤ／ 本発明は、比較的簡単な回路構成および制御手法により、アナログ信号をディジタル信号に変換し得ると共にディジタル信号をアナログ信号に変換し得るようにしたアナログ・ディジタル変換装置を提供することを目的とする。 本発明の第１の形態においては、アナログ入力端子１ 本発明の第２の形態においては、アナログ入力端子１ 以下本発明の実施例を述べるに際して、本発明のアナログ・ディジタル変換装置がいかに容易に実現されるかを明瞭にするために、従来の一例として逐次変換形のＡ／ 第１図に従来の逐次変換形Ａ／Ｄ変換装置の回路図を示す。 第１図のＡ／Ｄ変換装置はアナログ入力信号が入力される端子１，１′，…，１ ｎ 、アナログ入力信号の任意の１つを選択するマルチプレクサ２、コンパレータ５、レジスタ６およびＤ／Ａコンバータ７を具備している。 またＡ／Ｄ変換装置は、タイミング信号発生器９およびＡ／Ｄ変換された結果を出力する出力ゲート回路10 第１図の図示のＡ／Ｄ変換装置の動作について下記に述べる。 マルチプレクサ２を介して端子１のアナログ入力が選択されると、第２図（ｂ）に図示の如く、タイミング発生器９からの制御パルスφ Ａにより第１のスイッチング素子３がターンオンされ、コンパレータ５の一方の端子に印加される。 このサンプルホールド期間Ｔ Ｓの後、タイミング発生器９から第２図（ｃ）に図示のタイミングで制御パルスφ Ｂが第２のスイッチング素子４に印加され第２のスイッチング素子４が比較期間Ｔ Ｃ （第２図（ａ））の間ターンオンされＤ／Ａコンバータの出力と入力と１回の比較動作が行われる。 レジスタ６には、Ｄ／Ａから の電圧が出力されるようなディジタル値がセットされる。 コンパレータ５は上述のサンプルホールド値と、Ｄ／Ａ ここで、上述のようにφ Ａとφ Ｂを同一のタイミングとしないのは、スイッチング素子３，４が同タイミングでオンされると、Ｄ／Ａコンバータ７の出力が入力端子１ 次に本発明の一実施例のアナログ・ディジタル（Ａ／ 第３図の図示の変換装置は、上述した第１図の図示のＡ 第３図の図示の変換装置の動作を説明する。 先ずＡ／Ｄ変換装置として使用する場合は、図示しない制御回路からの信号によりスイッチ11を第３図に図示の実線の位置にしておく。 これによりトランジスタ３のゲートには第２図（ｂ）に図示のφ Ａ （第１のタイミングパルス）、トランジスタ４のゲートには第２図（ｃ）に図示のφ Ｂ （第２のタイミングパルス）が印加されるから、第１図に図示の場合と同様にＡ／Ｄ変換される。 次にＤ／Ａ変換装置として使用する場合について述べる。 先ず出力したいアナログ出力に相当するディジタル値を設定器12に設定する。 設定器12に設定された値はレジスタ６を介してＤ／Ａコンバータ７に印加され、例えばＲ−２Ｒラダー回路構成となっているＤ／Ａコンバータ７の所望の抵抗を選択しＤ／Ａコンバータ７から対応するアナログ出力が出力される。 一方、マルチプレクサ２は要求された出力端子の１つ、 Ｄ／Ａコンバータ７は、２進の設定値に対して抵抗が選択されて選択された抵抗に相当する電圧を出力するにすぎないからこの動作は迅速であり、第２図に図示のφ Ａ この出力は、外部の制御用信号として用いることができる。 また、一般にＡ／Ｄ変換装置の精度を左右する要素としてはＤ／Ａコンバータの精度に依存することが多いから、この出力を測定してＡ／Ｄ変換装置の精度評価に用いることができる。 この実施例におけるＡ／Ｄ変換装置の精度の評価について補足して説明する。 まず、精度の重要なきめてとなるＤ／Ａコンバータ７の出力をＡ／Ｄ変換装置の外部で直接観測できるように取り出す。 このため、入力手段（設定器）12で値を設定しておき、Ｄ／Ａコンバータ７からの出力がスイッチ４を通り、さらにスイッチ３を通って、マルチプレクサによって選択されたアナログ端子１，１′，…，１ ｎに出力される。 スイッチ３とスイッチ４の制御信号が第２図のタイミングのままだと同時にはオンしないので、スイッチ４の制御信号をφ Ａに切り換えて、スイッチ３と同時にオンさせる期間（φ Ａが高レベル期間）を設ける。 φ Ａが高レベルの期間、Ｄ／Ａ 尚、端子１，１′，…，１ ｎはいずれをアナログ入力用又はアナログ出力用としても良い。 次に本発明の他の実施例としてのアナログ・ディジタル変換装置について第４図を参照して述べる。 第４図に図示の変換装置は、上述した第１図に図示のＡ 第４図に図示の変換装置の動作を説明する。 先ずＡ／Ｄ変換装置として使用する場合は、Ａ／Ｄ変換モードとして、スイッチ11を第４図に図示の実線の位置にし、スイッチ14は開としておく。 またディジタル設定器12′の出力は零として、前述のレジスタ６からの信号がＤ／Ａコンバータ７に印加されるようにしておく。 この状態において、マルチプレクサ２により端子１に印加されたアナログ入力を選択すれば、前述の制御信号φ Ａ ，φ Ｂ （第２図（ａ），（ｂ））の動作に応じて前述の如くアナログ入力信号に応じたディジタル信号が得られる。 スイッチング素子13はオフ状態とされているから、Ｄ／Ａコンバータ７の出力がサンプルホールド値に影響を与えることはない。 次にＤ／Ａ変換装置として使用する場合について述べる。 Ｄ／Ａ変換モードにおいては、スイッチ11を破線の状態とし、スイッチ14を閉じる。 スイッチング素子３， すなわち、Ｄ／Ａコンバータ７の出力を外部に出すために、スイッチ４、スイッチ13、スイッチ３、マルチプレクサ、アナログ端子を経路を設ける。 そのためにはスイッチ４，13，３を同時にオンさせる必要があるので、スイッチ３の制御信号はφ Ａのままとし、スイッチ13の制御信号をφ Ａに接続し、スイッチ４の制御信号を破線側のφ Ａに切り換える。 これにより、スイッチ４，13，３ このように第４図の変換装置がＡ／Ｄ、またはＤ／Ａのいずれにも使用可能であり、Ｄ／Ａ変換器として用いた場合、制御出力に用いることが可能であるのは、第３図に図示の変換装置と同様である。 上述の装置の他の用途を下記に述べる。 これは、主としてＡ／Ｄ変換装置としての試験または評価を簡便にするためＤ／Ａモードを有したＡ／Ｄ変換装置とも称せられるものである。 Ａ／Ｄ変換装置として作動させる場合は、前述の通りであるから説明を省略する。 次にＡ／Ｄ変換装置としての試験または評価を行う場合について述べる。 この場合、端子１には入力信号は印加されないものとし、スイッチ11を破線の位置にする。 評価すべき設定値を設定器12から設定しＤ／Ａコンバータ７に与えると、設定値に相当するアナログ出力が得られるが、この信号が制御信号φ Ａのタイミングでスイッチング素子４，13を介してサンプルホルダ８でサンプルホールドされる。 次いでスイッチ11を実線の位置に戻す。 これによりＡ／ 上記説明を補足する。 まず入力手段（設定器）12′でＤ 以上のように行えば、Ｄ／Ａコンバータ７からはサンプルホールドされた同じ条件で一定の出力がコンパレータ５に与えられるから、コンパレータ５、レジスタ６の系統の試験又は評価を簡便に行うことができる。 この試験又は評価は第３図に図示の変換装置においても前述したものと同様である。 第３図及び第４図に図示の変換装置において、出力端子１′には短時間のみアナログ出力が出力されるので、信号を維持させる必要がある場合は、例えば積分器を外部に設ける等の対策が望ましい。 この観点からは、Ｄ／Ａ 利用上の注意についても付言したが、以上の如く、第３ 以上の実施例においては逐次比較形のＡ／Ｄ変換装置を利用したＡ／Ｄ，Ｄ／Ａ相互変換装置について述べたが、Ｄ／Ａコンバータを内蔵する他のＡ／Ｄ変換装置、 以上に述べたように本発明によれば、Ｄ／Ａコンバータを内蔵するＡ／Ｄ変換装置に若干の回路素子を付加し動作形態を若干変更するのみで、アナログ入力信号をディジタル信号に変換し得ると共に、ディジタル信号を変換して相当するアナログ出力信号を出力することができる。 また本発明によれば、当該装置の試験を簡潔かつ短時間で行うことができる。 第１図はＤ／Ａコンバータを内蔵するＡ／Ｄ変換装置の回路図、 第２図は第１図装置のＡ／Ｄ変換動作を説明するタイミング図、 第３図は本発明の実施例としてのアナログ・ディジタル変換装置の回路図、第４図は本発明の他の実施例としてのアナログ・ディジタル変換装置の回路図、である。 （符号の説明） １……端子、２……マルチプレクサ、 ３，４……スイッチング素子、 ５……コンパレータ、６……レジスタ、 ７……Ｄ／Ａコンバータ、 ８……サンプルホルダ、 ９，９′……タイミング発生器、 10……出力ゲート、11……スイッチ、 12，12′……設定器、13……スイッチング素子、 14……スイッチ。 ───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 仁 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭57−65923（ＪＰ，Ａ) 特開 昭54−151367（ＪＰ，Ａ) 特開 昭58−205332（ＪＰ，Ａ) |
||||||
