转换电路 |
|||||||
| 申请号 | CN201180029376.X | 申请日 | 2011-06-13 | 公开(公告)号 | CN102971961B | 公开(公告)日 | 2016-05-11 |
| 申请人 | 瑞典爱立信有限公司; | 发明人 | 罗兰德·斯塔德伯格; 拉尔斯·松德斯特伦; | ||||
| 摘要 | 公开了一种转换 电路 (20)，用于将具有同相I分量和 正交 Q分量的复模拟输入 信号 转换为数字表示，所述复模拟 输入信号 是将射频RF信号(XRF)下变频到 覆盖 0Hz的频带而得到的。其包括信道选择 滤波器 单元(40)，被布置为对所述复模拟输入信号进行滤波，从而产生信道滤波I和Q分量；以及一个或更多个处理单元(53、53a-b)。每个处理单元包括四个 混频器 (60-75)，用于具有相等的LO 频率 和90°相互 相移 的两个LO信号，产生第一和第二频率移动I分量和第一和第二频率移动Q分量。此外，每个处理单元包括合并器单元(85、120)，用于产生与所述频率移动I和Q分量之间的和与差成比例的第一、第二、第三和第四合并信号。所述第一和第四合并信号形成第一复信号，所述第二和第三合并信号形成第二复信号。每个处理单元还包括用于提供所述第一复信号和所述第二复信号的数字表示的四个ADC(110a-d、115a-d)，用于形成模拟复输入信号的所述数字表示。还公开了相关的无线电接收机电路和相关的 电子 装置。 | ||||||
| 权利要求 | 1.一种转换电路(20)，用于将具有同相I分量和正交Q分量的复模拟输入信号转换为数字表示，所述复模拟输入信号是将射频RF信号XRF下变频到覆盖0Hz的频带而得到的，所述转换电路包括： |
||||||
| 说明书全文 | 转换电路技术领域背景技术[0002] 例如在蜂窝通信网络中的无线电通信的使用正在连续地增长。此外，倾向于使用更高的带宽。增加的带宽使得对无线电发射机和接收机的组件施加更严格的需求。例如，相对严格的带宽需求可以设置在模数转换器（ADC）上，该ADC用在无线电接收机中用于将所接收的模拟信号转换到数字域以进行进一步的数字信号处理。与其关联的问题是，为了满足增加的带宽的需求，这种组件（例如ADC）的功耗可能相对高。 [0003] WO01/39364A1公开了一种方法，其中接收信号从LNA连接到混频器装置的第一级，以下变频至中频IF。在混频器装置的第二级中，对IF信号进行下变频以形成4个基带信号。然后把来自混频器装置的和信号和差信号提供给低通滤波器，之后将滤波后的信号提供给模数转换器。 [0004] Moseley等人的“A Two-Stage Approach to Harmonic Rejection Mixing Using Blind Interference Cancellation”，IEEE Transactions on Circuits and Systems,2008公开了一种借助于自适应补偿结构用于谐波抑制的干扰抵消技术。该结构包括两个复数1抽头FIR滤波器和复数共轭块。通过最小均方自适应滤波器算法来获得滤波器权重。 [0005] US2009/197552A1公开了一种带宽可调混频器，具有可以响应于本地振荡器的占空比的变化而调节的带宽。 [0007] US2004/152418A1公开了一种数字前端滤波器电路，其使用与信道提取和脉冲成形滤波器级联的多相速率转换滤波器以适应针对不同传输信号的不同采样速率要求。 [0008] 因此，存在促进减少无线电接收机电路中的功耗的需求。 发明内容[0009] 因此，本发明的目的是促进无线电接收机电路中相对低的功耗。 [0010] 根据第一方案，提供了一种用于将具有同相（I）分量和正交（Q）分量的复模拟输入信号转换为数字表示的转换电路，该复模拟输入信号是通过射频（RF）信号下变频到覆盖0Hz的频带而得到的。转换电路包括信道选择滤波器单元，被布置为对复模拟输入信号进行滤波，从而产生信道滤波I分量和信道滤波Q分量，其中信道选择滤波器单元具有覆盖0Hz的通带。转换电路还包括一个或更多个处理单元。每个处理单元包括第一、第二、第三和第四混频器。第一混频器被布置为将第一本地振荡器（LO）信号和信道滤波I分量混频，用于产生第一频率移动I分量。第二混频器被布置为将第二LO信号和信道滤波I分量混频，用于产生第二频率移动I分量。第三混频器被布置为将第一LO信号和信道滤波Q分量混频，用于产生第一频率移动Q分量。第四混频器被布置为将第二LO信号和信道滤波Q分量混频，用于产生第二频率移动Q分量。每个处理单元还包括合并器单元，用于产生与第一频率移动I分量和第二频率移动Q分量之和成比例的第一合并信号、与第一频率移动I分量和第二频率移动Q分量之差成比例的第二合并信号、与第二频率移动I分量和第一频率移动Q分量之和成比例的第三合并信号以及与第一频率移动Q分量和第二频率移动I分量之差成比例的第四合并信号。第一合并信号和第四合并信号形成第一复信号，第二合并信号和第三合并信号形成第二复信号。每个处理单元还包括用于提供第一复信号和第二复信号的数字表示的第一模数转换器（ADC）、第二ADC、第三ADC和第四ADC，所述第一复信号和所述第二复信号的数字表示用于形成模拟复输入信号的所述数字表示。处理单元的所述第一和第二LO信号具有与所述处理单元相关联的公共LO频率和相互的90°相移。 [0011] 第一混频器、第二混频器、第三混频器和第四混频器可以是谐波抑制混频器。 [0012] 合并器单元可以是模拟合并器单元，被适配为产生数字域中的第一合并信号、第二合并信号、第三合并信号和第四合并信号。在该情况下，所述第一ADC可以被布置为将所述第一合并信号转换到数字域，所述第二ADC可以被布置为将所述第二合并信号转换到数字域，所述第三ADC可以被布置为将所述第三合并信号转换到数字域，所述第四ADC可以被布置为将所述第四合并信号转换到数字域。 [0013] 备选地，合并器单元可以是数字合并器单元，被适配为基于第一频率移动I分量、第二频率移动I分量、第一频率移动Q分量和第二频率移动Q分量的数字版本，产生数字域中的第一合并信号、第二合并信号、第三合并信号和第四合并信号。在该情况下，第一ADC与第一混频器可操作地连接，并且第一ADC被布置为将第一频率移动I分量转换到所述第一频率移动I分量的数字版本，第二ADC与第二混频器可操作地连接，并且第二ADC被布置为将第二频率移动I分量转换到所述第二频率移动I分量的数字版本，第三ADC与第三混频器可操作地连接，并且第三ADC被布置为将第一频率移动Q分量转换到所述第一频率移动Q分量的数字版本，第四ADC与第四混频器可操作地连接，并且第四ADC被布置为将第二频率移动Q分量转换到所述第二频率移动Q分量的数字版本。 [0014] 可以用可切换电阻器网络实现第一混频器、第二混频器、第三混频器和第四混频器中的每一个，所述可切换电阻器网络与第一ADC、第二ADC、第三ADC和第四ADC中至少一个的输入电路可操作地连接。响应于针对第一和第三混频器的第一LO信号或针对第二和第四混频器的第二LO信号，可切换电阻器网络的电阻是可切换地变化的。可切换电阻器网络可被布置为向可切换电阻器网络和所述输入电路的组合提供恒定的输入电阻。所述可切换电阻器网络和所述输入电路一起形成有源RC积分器。 [0015] 转换电路可以包括多个处理单元。所述多个处理单元可以具有相互不同的相关联的LO频率。 [0016] 信道选择滤波器可以包括：第一低通滤波器，被布置为对复模拟输入信号的I分量进行滤波从而产生信道滤波I分量，；以及第二低通滤波器，被布置为对复模拟输入信号的Q分量进行滤波从而产生信道滤波Q分量。 [0017] 第一ADC、第二ADC、第三ADC和第四ADC中的每一个可以具有比信道选择滤波器单元的带宽更低的带宽。 [0018] 根据第二方案，提供了一种无线电接收机，包括根据第一方案的转换电路和用于通过RF信号的下变频而产生所述转换电路的复模拟输入信号的正交混频器。 [0019] 所述RF信号可以包括多个连续的频带，每一个频带承载相关联的信息信号。转换电路可以被配置为使得每一个所述信息信号在转换电路的处理单元之一的第一复信号和第二复信号之一的数字表示中完整地表示。备选地，转换电路可以被配置为使得所述信息信号中的至少一个在转换电路的处理单元之一的第一复信号和第二复信号的数字表示的主信号中部分地表示，并在转换电路的处理单元之一的第一复信号和第二复信号的数字表示的次信号中部分地表示。在后种情况中，无线电接收机电路可以包括重新合并电路，被适配为从所述主信号和所述次信号中重新合并信息信号中的所述至少一个信息信号。无线电接收机电路可以例如是正交频分复用（OFDM）接收机电路。在该情况中，所述重新合并电路可以被适配为在频域中重新合并所述信息信号中的所述至少一个信息信号。 [0023] 参考附图，本发明的实施例的其他目的、特征和优点将从以下详细描述中呈现，在附图中： [0024] 图1示意性地示出了与无线电基站通信的移动终端。 [0025] 图2是示出了根据本发明的实施例的无线电接收机电路的方框图。 [0026] 图3是示出了根据本发明的实施例的转换电路的方框图。 [0027] 图4-5是根据本发明的实施例的处理单元的方框图。 [0028] 图6示意性地示出了根据示例的频带。 [0029] 图7是示出了根据本发明的实施例的转换电路的方框图。 [0030] 图8示意性地示出了根据示例的频带。 [0031] 图9示出了与根据本发明的实施例的ADC的输入电路可操作地连接的可切换电阻器网络。 [0032] 图10示出了根据示例的本地振荡器信号。 [0033] 图11是示出了根据本发明的实施例的可切换电阻器网络的方框图。以及[0034] 图12-13是根据本发明的实施例的部分可切换电阻器网络的电路图。以及[0035] 图14示出了与根据本发明的实施例的ADC的输入电路可操作地连接的可切换电阻器网络。 具体实施方式[0036] 图1示意性地示出了可以采用本发明的实施例的环境。图1中示出为移动电话的移动终端（MT）1经由无线电信号与例如蜂窝通信网络中的无线电基站（BS）2无线地通信。MT 1和BS 2是以下通常称为“电子装置”的非限制性示例。 [0037] 图2是示出了根据本发明的实施例的无线电接收机电路10的方框图。无线电接收机电路10可以包含在电子装置（例如上述MT1或BS2）中。 [0038] 根据实施例，无线电接收机电路10包括正交混频器15和转换电路20。正交混频器15被布置为通过将RF信号XRF下变频到覆盖0 Hz的频带而产生转换电路20的复模拟输入信号。作为非限制性示例，所述频带可以以0Hz为中心。所述复模拟输入信号具有同相（I）分量和正交（Q）分量。正交混频器是本领域周知的，因此这里不进一步讨论正交混频器15的实现细节。 [0039] 将I分量提供给转换电路20的输入端口25i，将Q分量提供给转换电路20的输入端口25q。如以下在各个实施例的上下文中所阐述，转换电路20被适配为将转换电路20的复模拟输入信号转换为数字表示。在转换电路20的输出端口30上输出该数字表示。如下所述，所述数字表示可以包括多个分量，其中每一个分量是特定频带中转换电路20的复模拟输入信号的数字表示。 [0040] 如图2所示，无线电接收机电路10还包括数字信号处理（DSP）单元35。DSP单元35可以是例如数字基带处理器等。DSP单元35可以被适配用于转换电路20的输出端口30上的数字表示输出的进一步处理（例如数据的解调和解码等）。 [0041] 图3是转换电路20的实施例的方框图。根据实施例，转换电路20包括信道选择滤波器（CSF）单元40。CSF单元40被布置为对复模拟输入信号进行滤波，从而在CSF单元40的输出端口50i上产生信道滤波I分量，并在CSF单元40的输出端口50q上产生信道滤波Q分量。CSF单元40具有覆盖0Hz的通带。例如，如图3所示，CSF单元40可以包括低通（LP）滤波器45i，其被布置为对复模拟输入信号的I分量进行滤波，从而产生信道滤波I分量，以及LP滤波器45q，其被布置为对复模拟输入信号的Q分量进行滤波，从而产生信道滤波Q分量。优选地，LP滤波器45i和45q具有相同的频率响应。针对此情况，CSF单元40的通带是以大约0Hz为中心。 备选地，可以以具有不是0Hz的中心频率的复带通滤波器实现CSF单元40。例如在文章P.Andreani等人“,A CMOS gm-C Polyphase Filter with High Image Band Rejection”,Proceedings of26th European Solid-State Circuits Conference(ESSCIRC'00),pp.244-247,September2000中公开了这种滤波器的设计。 [0042] 此外，根据图3中示出的实施例，转换电路20包括处理单元53。处理单元53具有与CSF单元40的输出端口50i可操作地连接的输入端口55i，用于接收信道滤波I分量。此外，处理单元53具有与CSF单元40的输出端口50q可操作地连接的输入端口55q，用于接收信道滤波Q分量。此外，处理单元53具有用于输出转换电路的复模拟输入信号的数字表示的输出端口57。处理单元53的输出端口57与转换电路20的输出端口30可操作地连接。 [0043] 图4和5是处理单元53的两个备选实施例的方框图。在下文中，参考图4和图5给出处理单元53的一般描述。之后，针对图4和5分别描述特定的细节。 [0044] 根据图4和5中示出的实施例，处理单元包括第一混频器60，其被布置为将信道滤波I分量和第一本地振荡器（LO）信号混频，用于产生第一频率移动I分量。此外，处理单元53包括第二混频器65，其被布置为将信道滤波I分量和第二本地振荡器（LO）信号混频，用于产生第二频率移动I分量。此外，处理单元53包括第三混频器70，其被布置为将信道滤波Q分量和第一本地振荡器（LO）信号混频，用于产生第一频率移动Q分量。此外，处理单元53包括第四混频器75，其被布置为将信道滤波Q分量和第二本地振荡器（LO）信号混频，用于产生第二频率移动Q分量。如图4和5中所示，处理单元53的第一LO信号和第二LO信号具有公共LO频率fx和相互的90°相移。 [0045] 此外，根据4和5中示出的实施例，处理单元53包括合并器单元（图4中的85和图5中的120）。合并器单元85、120被布置为产生与第一频率移动I分量和第二频率移动Q分量的和成比例的第一合并信号，如图4中加法器90和图5中加法器125所示。此外，合并器单元85、120被布置为产生与第一频率移动I分量和第二频率移动Q分量之间的差成比例的第二合并信号，如图4中减法器95和图5中减法器130所示。此外，合并器单元85、120被布置为产生与第二频率移动I分量和第一频率移动Q分量的和成比例的第三合并信号，如图4中加法器100和图5中加法器135所示。此外，合并器单元85、120被布置为产生与第一频率移动Q分量和第二频率移动I分量之间的差成比例的第四合并信号，如图4中减法器105和图5中减法器140所示。第一合并信号和第四合并信号形成第一复信号。此外，第二合并信号和第三合并信号形成第二复信号。 [0046] 此外，处理单元85、120包括用于在数字域中提供第一合并信号、第二合并信号、第三合并信号和第四合并信号的第一模数转换器（ADC）（图4中110a、图5中115a）、第二ADC（图4中110b、图5中115b）、第三ADC（图4中110c、图5中115c）和第四ADC（图4中110d、图5中 115d），用于形成复模拟输入信号的数字表示。在输出端口57a、57b、57c和57d上分别输出第一合并信号、第二合并信号、第三合并信号和第四合并信号的数字域版本。输出端口57a-d中的每一个形成输出端口57的一部分（图3）。 [0047] 在图4中示出的实施例中，合并器单元85是模拟合并器单元，其被适配为产生模拟域中的第一合并信号、第二合并信号、第三合并信号和第四合并信号。第一ADC110a被布置为将第一合并信号转化到数字域。此外，第二ADC110b被布置为将第一合并信号转化到数字域。此外，第三ADC110c被布置为将第一合并信号转化到数字域。此外，第四ADC110d被布置为将第一合并信号转化到数字域。 [0048] 在图5中示出的备选实施例中，合并器单元120取而代之地是数字合并器单元，其被适配为基于第一频率移动I分量、第二频率移动I分量、第一频率移动Q分量和第二频率移动Q分量的数字版本，产生数字域中的第一合并信号、第二合并信号、第三合并信号和第四合并信号。第一ADC115a与第一混频器60可操作地连接，并且第一ADC115a被布置为将第一频率移动I分量转换到所述第一频率移动I分量的数字版本。此外，第二ADC115b与第二混频器65可操作地连接，并且第二ADC115b被布置为将第二频率移动I分量转换到所述第二频率移动I分量的数字版本。此外，第三ADC115c与第三混频器70可操作地连接，并且第三ADC115c被布置为将第一频率移动Q分量转换到所述第一频率移动Q分量的数字版本。此外，第四ADC115d与第四混频器75可操作地连接，并且第四ADC115d被布置为将第二频率移动Q分量转换到所述第二频率移动Q分量的数字版本。 [0049] 在图4和5中示出的实施例中，将混频器60、65、70和75阐述为直接产生第一和第二频率移动I和Q分量。然而，在其他实施例中，在产生第一和第二频率移动I和Q分量中，在混频器60、65、70和75之后可以涉及进一步的模拟信号处理，例如缓冲和/或滤波。 [0050] 图6示意性地示出了用于阐明上述实施例的优点的根据示例的信号频谱。在图150中，示出了转换电路的复模拟输入信号的示例的信号频谱。该信号频谱具有两个连续的频带；第一频带以大约–fx为中心，第二频带以大约fx为中心。每个频带承载相关联的信息信号153、156。 [0051] 在图示160中，示出了第一和第二复信号之一的对应信号频谱。类似地，在图示170中，示出了第一和第二复信号中另一个的对应信号频谱。在图示160中，可以看到已经发生了频率移动，使得初始地（即在图示150中）以fx为中心的频带已经转换到以大约0Hz为中心的频带。在下文中此频带称为“感兴趣的频带”并以虚线标注。类似地，在图170中，可以看到已经发生了频率移动，使得初始地（即在图150中）以-fx为中心的频带已经移动到所述感兴趣的频带。上述实施例的优点是通过ADC（ADC110a-d或115a-d）的复模拟输入信号的完全数字表示具有与所述感兴趣的频带相关的带宽。注意的是，此带宽小于复模拟输入信号的总带宽（在此示例中，复模拟输入信号的带宽的一半大小）。换句话说，每个ADC110a-d或115a-d可以具有比CSF单元40的带宽更低的带宽。至少针对相对高的带宽，ADC的功耗通常不随着带宽的增加而线性增加，而是典型地比线性地更快地增加。例如，使ΔΣADC的信号转移带宽的加倍可能需要比功耗加倍更多的功耗。因此，使用具有复模拟输入信号的一半带宽的四个ADC而不是使用具有复模拟输入信号的全带宽的两个ADC（需要其用于执行复模拟输入信号的直接模数转换）可以促进整体降低功耗。 [0052] 在图示160和170中，还未失真地分别包括出现在感兴趣的频带之外的信息信号153和156的频谱。然而，为了形成复模拟输入信号的完全数字表示，它们不需要以未失真的形式存在于第一和第二复信号的数字表示中。因此，可以通过已经在模拟域的滤波，移除或至少抑制这些信号。例如，如果ADC110a-d或115a-d是奈奎斯特速率ADC，则可以通过ADC110a-d或115a-d的抗混叠滤波器执行这种滤波。备选地，如上所述，可以在第一和第二频率移动I和Q分量的产生中涉及滤波。此外地或备选地，如果ADC110a-d或115a-d是噪声整形ADC（例如ΔΣADC），则出现在所述感兴趣的频带之外的信号可能（完全地或部分地）“淹没”在第一和第二复信号的数字表示的所产生的整形的噪声基底中。为了简洁，在图6的图示中不包括通过对感兴趣的频带之外的信息信号滤波的任何噪声或任何抑制。例如可以在ADC115a-d中和/或在数字域中通过专用滤波和/或作为抽取或插值处理的一部分，移除（或抑制）出现在感兴趣的频带之外的整形噪声和任何信息信号（例如153或156）。 [0053] 图7是转换电路20的另一实施例的方框图。在此实施例中，转换电路20包括两个处理单元53a和53b。根据实施例，这些处理单元以相互不同的相关联的LO频率操作；处理单元53a以LO频率fx=fa操作，并且处理单元53b以频率fx=fb操作。此概念可以扩展到以相互不同的相关联的LO频率操作的任意个数的处理单元。 [0054] 图8示意性地示出了根据示例的信号频谱，用于进一步阐明图7中示出的实施例。在图示180中，示出了转换电路20的复模拟输入信号的示例的信号频谱。它具有四个连续的频带；第一频带以–fb为中心，第二频带以–fa为中心，第三频带以fa为中心，第四频带以fb为中心。每个频带承载相关联的信息信号182、184、186、188。通过处理单元53b处理第一和第四频带（以–fb和fb为中心），并且在处理单元53b的第一和第二复信号的数字表示（的所述感兴趣的频带）中表示第一和第四频带。类似地，通过处理单元53a处理第二和第三频带（以–fa和fa为中心），并且在处理单元53a的第一和第二复信号的数字表示（的所述感兴趣的频带）中表示第二和第三频带。在图8中用虚线隔开频率移动到处理单元53a和53b的第一和第二复信号中不同的复信号的感兴趣频带的频带。 [0055] 在图6和图8的图示180中示出的实施例中，转换电路20被配置为使得所述信息信号153、156、182、184、186、188中的每一个在处理单元53、53a、53b之一的第一复信号和第二复信号之一的数字表示中完整地表示。 [0056] 然而，在另一实施例中，转换电路20可以被配置为使得所述信息信号中的至少一个在处理单元53、53a、53b之一的第一复信号和第二复信号的数字表示的主信号中部分地表示，并部分地表示在处理单元53、53a、53b之一的第一复信号和第二复信号的数字表示的次信号中部分地表示。这在图8中示出，其中信息信号194覆盖大的频带使得其部分地表示在第一复信号的数字表示中，并且部分地表示在处理单元53a的第二复信号的数字表示中。因此，无线电接收机电路10可以包括重新合并电路，该重新合并电路被适配为从所述主信号和所述次信号中重新合并信息信号中的所述至少一个信息信号。例如，DSP单元35（图2）可以被适配为或被编程为执行此重新合并。在无线电接收机电路10是正交频分复用（OFDM）接收机电路的实施例中，可以在频域中（即在执行FFT之后）以相对低的复杂度执行这种合并。因此，在这些实施例中，所述重新合并电路可以被适配为在频域中重新合并信息信号中的所述至少一个信息信号。 [0057] 与图3-5中示出的实施例中的ADC的个数（4）相比，在图7中示出的实施例中的ADC的个数（8）进一步增加。然而同时，每个单独的ADC的总带宽需求减半。同样，因为功耗通常不是与带宽的增加而线性地增加，而是典型地比线性地增加更快，所以图7中示出的实施例促进了更进一步的总功耗降低。 [0058] 为了在转换电路20的输出获取相对高的信号质量，可以将第一混频器60、第二混频器65、第三混频器70和第四混频器75实现为所谓的谐波抑制混频器。在这种混频器中，抑制或拒绝通过LO信号的谐波频率转移到感兴趣频带的（不需要的）信号分量。这可以例如通过用正弦的或接近正弦的LO信号驱动混频器而实现。谐波抑制的需求度（对应于与完全的正弦LO信号的相似度）对于不同的应用可以是不同的，并可以例如基于系统规范来确定。在谐波抑制程度和CSF单元40的复杂度（例如在滤波器阶数方面）之间也存在权衡。这在下文中参考图10进行进一步阐述。 [0059] 发明人已经意识到，通过利用与ADC110a-d、115a-d的输入电路可操作地连接的可切换切换电阻器网络实现第一混频器60、第二混频器66、第三混频器70和第四混频器75中的每一个，本发明的实施例的硬件开销可以保持相对低，其中响应于第一LO信号（针对第一和第三混频器60、70）或第二LO信号（针对第二和第四混频器（65、75）），可切换电阻器网络的电阻是可切换地变化的。这在图9-13的实施例中示出。 [0060] 图9示出了具有包括输入端222a和222b的差分输入端口和输出端224a和224b的可切换电阻器网络220。可切换电阻器网络的输入端口被适配为接收信道滤波I和Q分量之一（在本实施例中，假定都是差分信号）。输入端224a与ADC的输入电路230中的运算放大器（OP）235的正输入端连接。ADC可以是例如噪声整形ADC，例如ΔΣADC。类似地，输出端224b与OP235的负输入端连接。在图9中示出的特定的实施例中，输入电路230包括反馈电容器236a和236b。从而，可切换电阻器网络220和所述输入电路230一起形成优选RC积分器。这种RC积分器提供低阻抗节点（在OP235的输入处的“虚地”节点），适用于提供电流合并（例如在图14中示出的实施例中使用）。输入电路230可以包括反馈电阻器237a和237b，提供从ADC的后级反馈的信号（典型地是ΔΣADC中的情况）和输入可切换电阻器网络220的信号的积分。 通过改变可切换电阻器网络的所述电阻（下文中会进一步阐述），从可切换电阻器网络220的输入端口到OP235的输出的总增益发生改变。具体地，通过根据LO信号改变所述电阻，所述增益也根据LO信号而改变。从而，实现了与LO信号的有效乘法（即混频）。查看此效果的另一方式是：可切换电阻器网络执行施加到可切换电阻器网络的输入端的电压的电压（v）电流（i）（v/i）转换，该v/i转换系数取决于可切换电阻器网络220的所述电阻。 [0061] 图10示出了下述实施例中将会考虑的LO信号（以时域波形240示出）。此LO信号是逐段恒定信号，对应于以比LO频率高6倍的更新速率而更新的离散时间正弦信号。此特定LO信号的优点是其具有基本等级（0.5）的整数倍的等级（–1、–0.5、0.5和1），允许相对简单地实现可切换电阻器网络。然而，如果需要较高的谐波抑制度，可能需要使用比6倍LO频率更高的另一更新频率。在那种情况下，LO信号会具有不都是基础等级的整数倍的其他等级。如上文和图10中的例证中特定地在每个LO周期中设置6个采样，第一采样图像（或该LO信号的非零谐波）将出现在5fL（O 其中fLO是LO频率）。离散时间信号处理领域中的技术人员可以容易地理解，因为该LO信号具有逐段恒定的形状，通过sinc函数衰减5fLO处的杂波（与基波相比）。在5fLO处，此衰减是大约14dB。例如，如果在5fLO处的转换增益需要比在fLO处的转换增益低60dB，CSF单元40需要在5fLO处的一些额外的46dB抑制。这可以通过5-6阶和十分之几dB的纹波的切比雪夫（Chebychev）滤波器来实现。如果期望较简单的滤波器（例如较低阶的），应当使用较高的LO更新速率。 [0062] 图11示出了由两个子网络250a（与输入端222a和两个输出端224a和224b连接）和250b（与输入端222b和两个输出端224a和224b连接）实现的可切换电阻器网络220的实施例。参考图12和13在下文中讨论子网络250a和250b的各种实施例。 [0063] 在图12中示出的实施例中，子网络250（可以是图11中的网络250a或250b）包括在输入端222（可以是图11中的222a或222b，取决于考虑子网络250a和250b中的哪一个）和输出端224a之间经由开关260a连接的具有电阻2R的电阻器255a。此外，子网络250包括在输入端222和输出端224a之间经由开关260b连接的具有电阻R的电阻器255b。此外，子网络250包括在输入端222和输出端224b之间经由开关260c连接的具有电阻2R的电阻器255c。此外，子网络250包括在输入端222和输出端224b之间经由开关260d连接的具有电阻R的电阻器255d。 [0064] 在操作中，一个时刻闭合开关260a-d中的一个且仅一个。当LO信号采用等级1时，开关260b闭合。从而，在输入端222和输出端224a之间提供电阻R，并且在输入端222和输出端224b之间提供无穷大的电阻。当LO信号采用等级0.5时，开关260a闭合。从而，在输入端222和输出端224a之间提供电阻2R，并且在输入端222和输出端224b之间提供无穷大的电阻。当LO信号采用等级-0.5时，开关260c闭合。从而，在输入端222和输出端224b之间提供电阻2R，并且在输入端222和输出端224a之间提供无穷大的电阻。当LO信号采用等级-1时，开关260d闭合。从而，在输入端222和输出端224b之间提供电阻R，并且在输入端222和输出端 224a之间提供无穷大的电阻。 [0065] 在图12中示出的实施例中，ADC的可切换电阻器网络220和输入电路230的组合的总输入电阻随着LO信号变化。这可能使信号质量降低一定程度。因此，根据一些实施例，可切换电阻器网络220可布置为向可切换电阻器网络220和输入电路230的组合提供恒定的输入电阻。在具有可以是图11中子网络250a和250b之一的子网络250的实施例的图13中示出了这种实施例的示例。 [0066] 图13中示出的子网络250的实施例包括具有电阻R的电阻器265a，电阻器265a经由开关270a连接在具有共模参考电压VC的参考电压节点和输出端224a之间。此外，子网络250包括分别经由开关270b和270c连接在输入端222和输出端224a之间的每个都具有电阻R的电阻器265b和265c。此外，子网络250包括具有电阻R的电阻器265d，电阻器265d经由开关270d连接在具有共模参考电压VC的参考电压节点和输入端222之间。 [0067] 此外，图13中示出的子网络250的实施例包括具有电阻R的电阻器265e，电阻器265e经由开关270e连接在具有共模参考电压VC的参考电压节点和输出端224b之间。此外，子网络250包括分别经由开关270f和270g连接在输入端222和输出端224b之间的每个都具有电阻R的电阻器265f和265g。此外，子网络250包括具有电阻R的电阻器265h，电阻器265h经由开关270h连接在具有共模参考电压VC的参考电压节点和输入端222之间。 [0068] 为了获取期望的恒定输入电阻，可以使用以下切换方案： [0069] 当LO信号取值1时，闭合两个开关270b和270c，而打开其他开关。当LO信号取值0.5时，闭合三个开关270b（或备选地，270c）270a和270d，而打开其他开关。当LO信号取值-0.5时，闭合三个开关270f（或备选地，270g）270e和270h，而打开其他开关。当LO信号取值-1时，闭合两个开关270f和270g，而打开其他开关。 [0070] 以上参考图9-13描述的可切换电阻器网络220的实施例适合实现图5中示出的处理单元53的实施例中的混频器60、65、70和75，其中混频器60、65、70和75中的每个与ADC115a-d中单独一个可操作地连接。然而，类似的实现也适合图4中示出的处理单元53的实施例，其中混频器60、65、70和75中的每个经由中间的合并器单元85与ADC115a-d中的第一个和第二个可操作地连接。针对这些实施例，可以用包括以上参考图9-13所示出的类型的两个可切换电阻器网络220的可切换电阻器网络，实现混频器60、65、70和75中的每个，两个可切换电阻器网络220中的一个与ADC110a-d中所述第一个的输入电路连接，而另一个与ADC110a-d中所述第二个的输入电路连接。因为可切换电阻器网络执行v/i转换并且因此其输出是电流，则可通过合适地相互连接用于实现混频器60、65、70和75的可切换电阻器网络，将合并器单元85的求和与求差实现为电流求和。可以通过选择输出端224a和224b（图9）中的哪一个与OP235的正和负输入端中的哪一个连接，来获取从特定的混频器60、65、70和75向特定的ADC110a-d的输入的贡献的合适符号（正或负）。改变输出端224a和224b（图9）中的哪一个与OP235的正和负输入端中的哪一个连接，改变极性。这在图14中示意性地示出。 图14包括两个可切换电阻器网络1220和2220。可以以和上述各种实施例的上下文中的可切换电阻器网络220相同的方式实现每个可切换电阻器网络1220和2220。可切换电阻器网络 1220的端1222a、1222b、1224a和1224b分别和可切换电阻器网络220的端222a、222b、224a和 224b对应。类似地，可切换电阻器网络2220的端2222a、2222b、2224a和2224b分别和可切换电阻器网络220的端222a、222b、224a和224b对应。作为说明性的示例，图14中的ADC输入电路230可以是例如ADC110d的输入电路（图4）。在该示例中，可切换电阻器网络1220可以形成混频器70（图4）的一部分，并且可切换电阻器网络2220可以形成混频器65（图4）的一部分。 可以通过可切换电阻器网络1220和2220的不同极性实现减法器105的功能。可切换电阻器网络1220具有与OP235的正输入端连接的输出端1224a和与OP235的负输入端连接的输出端 1224b，并因此向输入电路230的输入信号给出正的（或“加性”）贡献。另一方面，可切换电阻器网络2220具有与OP235的正输入端连接的输出端2224b和与OP235的负输入端连接的输出端1224a，并因此向输入电路230的输入信号给出负的（或“减性”）贡献。从而，通过可切换电阻器网络1220和2220与输入电路230之间的相互连接，获得减法器105的期望功能。当然可以以相同的方式获取另一个减法器95的期望功能。如果取而代之的是，输出端2224a已经与OP235的正输入端连接并且输出端2224b已经与OP235的负输入端连接，那么输入电路2220也会向输入电路230的输入信号给出正的贡献。这种相互连接适于实现加法器90和100（图 4）的功能。获取极性改变的等同方式是改变开关260a-d（图12）或270a-h（图13）的开关顺序。 [0071] 如上所述，本发明的实施例的优点是促进了相对低的功耗。本发明的实施例的另一优点是当带宽需求增加时设计重用的潜能；不需要设计具有更高的带宽的新的ADC以满足增加的带宽需求，而是可以重用之前的ADC设计，其不是自身满足新的带宽需求，而是增加ADC的个数来满足所述新的带宽需求。 [0072] 已经参考特定的实施例在上文中描述了本发明。然而，在本发明的范围内可以实现不是上文描述的其他实施例。实施例的不同的特征可以在没有描述的其他组合中合并。仅通过所附专利权利要求限定本发明的范围。 |
||||||
QQ群二维码
意见反馈
意见反馈