マイクロホン用マイクロコンピュータ

本発明は、複数のアプリケーションプログラムを実行するマイクロホン用マイクロコンピュータに関する。

従来、マイクロホン素子を2つ以上用意し、それぞれのマイクの素子間距離、信号合成時の振幅、位相、遅延量等を調整して、様々な指向特性を得ることができるマイクロホン(指向特性切り替えマイクロホン)が知られている。マイクロホンの指向特性としては、例えば、無指向性、双指向性、単一指向性、狭指向性などがある。これらの指向特性は、収音すべき対象物の位置や目的外の音場を考慮し、収音のシーン毎に最適なものを選択するのが望ましい。

上記マイクロホンでは、マイクロコンピュータが用いられる。マイクロコンピュータは、例えば、マイクロホン素子、アンプ、アナログデジタル変換回路(ADC:Analog-to-Digital Converter)、デジタル信号処理回路(DSP:Digital Signal Processor)、デジタルアナログ変換回路(DAC:Digital to Analog Converter)、システムコントローラ、プログラム用メモリ等を備える。

例えば特許文献1には、複数のアプリケーションプログラムに対応可能な1チップマイクロコンピュータが開示されている。特許文献1の1チップマイクロコンピュータは、内蔵メモリに格納された複数のアプリケーションプログラムのいずれかを実行する場合に、そのアプリケーションプログラムの先頭アドレスと、所定の基準アドレスとの差分値を設定し、その差分値に基づいてアプリケーションプログラムを実行するものである。これにより、1チップマイクロコンピュータ内でアプリケーションプログラムを実行する際に、CPUは、各アプリケーションプログラムが配置されている、アプリケーションプログラム毎に異なるアドレスを考慮することなく実行することができるとしている。

特開2007—200350号公報

一般的に、内蔵メモリに格納される複数のアプリケーションプログラムはそれぞれサイズが異なる。しかしながら、特許文献1の1チップマイクロコンピュータでは、上述したようにアプリケーションプログラムのアドレスについては考慮されているが、アプリケーションプログラムのサイズについては考慮されていないという問題がある。

本発明の目的は、アプリケーションプログラム毎に異なるアドレスを考慮することなく、より効果的にアプリケーションプログラムを実行できるマイクロホン用マイクロコンピュータを提供することである。

本発明の一態様に係るマイクロホン用マイクロコンピュータは、マイクロホンからのアナログ信号を増幅する入力アンプと、前記入力アンプから出力されたアナログ信号をデジタル信号に変換するアナログデジタル変換回路と、前記アナログデジタル変換回路から出力されたデジタル信号を処理するデジタル信号処理回路と、前記デジタル信号処理回路から出力されたデジタル信号をアナログ信号に変換するデジタルアナログ変換回路と、前記デジタルアナログ変換回路から出力されたアナログ信号を増幅し、該アナログ信号をスピーカに出力する出力アンプと、前記デジタル信号処理回路により実行されるマイクロホン用プログラムを複数格納するプログラム用メモリと、前記プログラム用メモリのアドレスを制御するアドレス制御回路と、前記マイクロホン用プログラムのアドレスを格納するプログラムアドレスレジスタと、前記マイクロホン用プログラムのサイズを格納するプログラムサイズレジスタと、を備え、前記アドレス制御回路は、前記プログラムアドレスレジスタおよび前記プログラムサイズレジスタに基づいて、前記プログラム用メモリのアドレスを計算する構成を採る。

本発明によれば、アプリケーションプログラム毎に異なるアドレスを考慮することなく、より効果的にアプリケーションプログラムを実行できる。

本発明の実施の形態に係るマイクロホン用マイクロコンピュータの構成の一例を示すブロック図

本発明の実施の形態に係るマイクロホン用マイクロコンピュータのプログラム用メモリのメモリマップの一例を示す図

本発明の実施の形態に係るマイクロホン用マイクロコンピュータのプログラムアドレスレジスタのレジスタマップの一例を示す図

本発明の実施の形態に係るマイクロホン用マイクロコンピュータのプログラムサイズレジスタのレジスタマップの一例を示す図

本発明の実施の形態に係るマイクロホン用マイクロコンピュータのアドレス制御回路の処理の一例を示すフローチャートを示す図

以下、本発明の実施の形態について図面を参照しながら説明する。

まず、本発明の実施の形態に係る、プログラム切り替え機能を備えたマイクロホン用マイクロコンピュータ100(以下、マイクロコンピュータ100という)の構成例について、図1を用いて説明する。図1は、マイクロコンピュータ100の構成例を示すブロック図である。

図1に示すように、マイクロコンピュータ100は、マイクロホン101およびスピーカ107と接続される。また、マイクロコンピュータ100は、図1に示すように、入力アンプ102、アナログデジタル変換回路(ADC)103、デジタル信号処理回路(DSP)104、デジタルアナログ変換回路(DAC)105、出力アンプ106を備える。

マイクロホン101は、音を電気信号に変換し、その電気信号(以下、アナログ信号という)を入力アンプ102に出力する。図1では例として、マイクロホン101が2つ備えられている。

入力アンプ102は、マイクロホン101が出力したアナログ信号を増幅し、そのアナログ信号をアナログデジタル変換回路103に出力する。図1では例として、入力アンプ102が、2つのマイクロホン101に対応して2つ備えられている。

アナログデジタル変換回路(ADC)103は、入力アンプ102が出力したアナログ信号をデジタル信号に変換し、そのデジタル信号をデジタル信号処理回路104に出力する。図1では例として、アナログデジタル変換回路103が、2つのマイクロホン101および2つの入力アンプ102に対応して2つ備えられている。

デジタル信号処理回路(DSP)104は、後述するマイクロホン用プログラム(アプリケーションプログラム)の実行によりアナログデジタル変換回路103が出力したデジタル信号を処理し、そのデジタル信号をデジタルアナログ変換回路105に出力する。

デジタルアナログ変換回路(DAC)105は、デジタル信号処理回路104が出力したデジタル信号をアナログ信号に変換し、そのアナログ信号を出力アンプ106に出力する。

出力アンプ106は、デジタルアナログ変換回路105が出力したアナログ信号を増幅し、そのアナログ信号をスピーカ107に出力する。

スピーカ107は、出力アンプ106が出力したアナログ信号を音に変換する。

また、図1に示すように、マイクロコンピュータ100は、プログラム用メモリ108、アドレス制御回路109、プログラムアドレスレジスタ110、プログラムサイズレジスタ111を備える。

プログラム用メモリ108は、デジタル信号処理回路104により実行される複数のマイクロホン用プログラム(図2参照)をあらかじめ格納している。プログラム用メモリ108は、例えば、ROM(Read Only Memory)であってもよいし、フラッシュメモリ、EEPROM(Electrically Erasable Programmable Read-Only Memory)などの大容量の不揮発性メモリであってもよいし、それら以外の記憶デバイスであってもよい。

プログラムアドレスレジスタ110は、各マイクロホン用プログラムのアドレス(図3参照)をあらかじめ格納している。

プログラムサイズレジスタ111は、各マイクロホン用プログラムのサイズ(図4参照)をあらかじめ格納している。

アドレス制御回路109は、プログラムアドレスレジスタ110およびプログラムサイズレジスタ111を読み出し、それらに基づいてプログラム用メモリ108の先頭アドレスを計算し、その先頭アドレスをプログラムアドレスレジスタ110に書き込む。その後、アドレス制御回路109は、プログラムアドレスレジスタ110に書き込んだプログラム用メモリ108の先頭アドレスを読み出し、その先頭アドレスをデジタル信号処理回路104に出力する。これにより、デジタル信号処理回路104は、アドレス制御回路109が出力した先頭アドレスのマイクロホン用プログラムをプログラム用メモリ108から読み出し、そのマイクロホン用プログラムを実行する。

次に、マイクロコンピュータ100のプログラム用メモリ108のメモリマップについて、図2を用いて説明する。図2は、プログラム用メモリ108のメモリマップの一例を示す図である。

プログラム用メモリ108は、デジタル信号処理回路104により実行される複数のマイクロホン用プログラム(アプリケーションプログラム)をあらかじめ格納している。図2に示すように、プログラム用メモリ108は、例えば、プログラム1、プログラム2、プログラム3、プログラム4、プログラム5を格納している。

図2では、プログラム1の先頭アドレスがアドレス1(基準アドレス)であり、プログラム1のプログラムサイズがサイズ1であることを示している。

また、図2では、プログラム2の先頭アドレスがアドレス2であり、プログラム2のプログラムサイズがサイズ2であることを示している。

また、図2では、プログラム3の先頭アドレスがアドレス3であり、プログラム3のプログラムサイズがサイズ3であることを示している。

また、図2では、プログラム4の先頭アドレスがアドレス4であり、プログラム4のプログラムサイズがサイズ4であることを示している。

また、図2では、プログラム5の先頭アドレスがアドレス5であり、プログラム5のプログラムサイズがサイズ5であることを示している。

次に、マイクロコンピュータ100のプログラムアドレスレジスタ110のレジスタマップについて、図3を用いて説明する。図3は、プログラムアドレスレジスタ110のレジスタマップの一例を示す図である。

プログラムアドレスレジスタ110は、複数のマイクロホン用プログラムのアドレスをあらかじめ格納している。図3に示すように、プログラムアドレスレジスタ110は、例えば、プログラム1の先頭アドレスであるアドレス1、プログラム2の先頭アドレスであるアドレス2、プログラム3の先頭アドレスであるアドレス3、プログラム4の先頭アドレスであるアドレス4、プログラム5の先頭アドレスであるアドレス5を格納している。

次に、マイクロコンピュータ100のプログラムサイズレジスタ111のレジスタマップについて、図4を用いて説明する。図4は、プログラムサイズレジスタ111のレジスタマップの一例を示す図である。

プログラムサイズレジスタ111は、複数のマイクロホン用プログラムのプログラムサイズをあらかじめ格納している。図4に示すように、プログラムサイズレジスタ111は、プログラム1のプログラムサイズであるサイズ1、プログラム2のプログラムサイズであるサイズ2、プログラム3のプログラムサイズであるサイズ3、プログラム4のプログラムサイズであるサイズ4を格納している。

次に、マイクロコンピュータ100のアドレス制御回路109の処理動作について、図5を用いて説明する。図5は、アドレス制御回路109の処理動作の一例を示すフローチャートである。

まず、アドレス制御回路109は、プログラムアドレスレジスタ110を読み出す(ステップS501)。例えば、プログラムアドレスレジスタ110のアドレス1〜5が読み出される。

次に、アドレス制御回路109は、プログラムサイズレジスタ111を読み出す(ステップS502)。例えば、プログラムサイズレジスタ111のサイズ1〜4が読み出される。

次に、アドレス制御回路109は、プログラムアドレスレジスタ110のアドレス1〜5とプログラムサイズレジスタ111のサイズ1〜4に基づいて、プログラム用メモリ108の先頭アドレスを計算する(ステップS503)。

ここで、上記計算処理の具体例について以下に説明する。

例えば、アドレス制御回路109は、プログラムアドレスレジスタ110のアドレス1をそのままアドレス1に決定する。

また、例えば、アドレス制御回路109は、プログラムアドレスレジスタ110のアドレス1とプログラムサイズレジスタ111のサイズ1とを加算し、その加算結果をアドレス2に決定する。

また、例えば、アドレス制御回路109は、プログラムアドレスレジスタ110のアドレス2とプログラムサイズレジスタ111のサイズ2とを加算し、その加算結果をアドレス3に決定する。

また、例えば、アドレス制御回路109は、プログラムアドレスレジスタ110のアドレス3とプログラムサイズレジスタ111のサイズ3とを加算し、その加算結果をアドレス4に決定する。

また、例えば、アドレス制御回路109は、プログラムアドレスレジスタ110のアドレス4とプログラムサイズレジスタ111のサイズ4とを加算し、その加算結果をアドレス5に決定する。

以上の計算処理により、アドレス制御回路109は、プログラム用メモリ108の先頭アドレスとして、アドレス1〜5を決定する。

次に、アドレス制御回路109は、決定したプログラム用メモリ108のアドレスをプログラムアドレスレジスタ110に書き込む(ステップS504)。例えば、上記計算処理により決定されたアドレス1〜5が書き込まれる。これにより、プログラムアドレスレジスタ110が更新される。

その後、アドレス制御回路109は、プログラムアドレスレジスタ110に書き込んだプログラム用メモリ108の先頭アドレス(例えば、アドレス1〜5)を読み出し、デジタル信号処理回路104に出力する。そして、デジタル信号処理回路104は、アドレス制御回路109が出力したプログラム用メモリ108の先頭アドレスに基づいてマイクロホン用プログラムを読み出し、読み出したマイクロホン用プログラムを実行する。

以上説明したように、本実施の形態によれば、デジタル信号処理回路が、アプリケーションプログラム毎に異なるアドレスを考慮することなく、より効果的にアプリケーションプログラムを実行することができる。

また、本実施の形態によれば、各アプリケーションプログラムがマイクロコンピュータ上で配置されるアドレスを考慮することなく各アプリケーションプログラムを独立して開発でき、各アプリケーションプログラムをマイクロコンピュータ上に配置する際に複雑なマッピング作業が発生しない。

2015年1月7日出願の特願2015−001671の日本出願に含まれる明細書、図面および要約書の開示内容は、すべて本願に援用される。

本発明は、マイクロホンの指向特性切り替えにおけるアプリケーションプログラムの変更に関し、内蔵メモリ内に複数のアプリケーションプログラムを格納し、それらを実行するデジタル信号処理回路(DSP)を内蔵したマイクロホン用マイクロコンピュータに利用可能である。

100 マイクロコンピュータ 101 マイクロホン 102 入力アンプ 103 アナログデジタル変換回路(ADC) 104 デジタル信号処理回路(DSP) 105 デジタルアナログ変換回路(DAC) 106 出力アンプ 107 スピーカ 108 プログラム用メモリ 109 アドレス制御回路 110 プログラムアドレスレジスタ 111 プログラムサイズレジスタ