The signal processing device

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、信号処理装置に関し、特にアナログ信号を受けデジタル信号に変換し、該デジタル信号に処理を施しアナログ信号に変換して出力する信号処理装置に関するものである。

〔従来の技術〕

第7A図は電流積分型適応デルタ変換器とデータ処理装置で構成された従来の信号処理装置を示すブロック図である。 この信号処理装置は、アナログ遅延システムであって、エコー等の音声信号処理を行う場合に用いられる。
音声アナログ信号はアナログ信号入力端子１に入力される。 電流積分型適応デルタ変調器２は、アナログ信号入力端子１から入力されたアナログ信号をデジタル信号に変調する。 データ処理装置３は、電流積分型適応デルタ変調器２からデジタル信号が与えられ、該デジタル信号にエコーのための遅延処理を施し、出力する。 データ処理装置３は、第7B図に示すようにロジック回路3A及びメモリ3Bより成る。 データ処理装置３へはデータ処理モード変更命令端子４を介しデータ処理モード変更命令が与えられる。 データ処理モード変更命令が与えられると、
データ処理装置３に含まれるメモリ3Bの使用領域が変更される。 電流積分型適応デルタ復調器5aはエコーのための遅延処理が施されたデジタル信号をアナログ信号に復調する。 電流積分型適応デルタ復調器5aが出力するアナログ信号はアナログ信号出力端子６より取ら出される。

第８図は通常動作時の各信号の波形を示す図であり、第９図は電源投入時の初期状態での各信号の波形を示す図である。

次に、通常動作時の動作を第８図を用いながら説明する。 アナログ信号入力端子１に第８図に示すようなアナログ信号Ａが入力されたとする。 アナログ信号Ａは、電流積分型適応デルタ変調器２によりデジタル信号に変調され、データ処理装置３に与えられる。 そして、データ処理装置３ではロジック回路3Aを介しメモリの一定領域を使用してFIFO方式によりデータの読み出し，書き込みが繰り返し行われる。 そして、メモリ3Bの使用領域に応じ遅延時間が決定される。 このようにして、デジタル信号にエコーのための遅延処理が施される。 電流積分型適応デルタ復調器5aは、遅延処理が施されたデジタル信号Ｃをアナログ信号Ｄに復調し、アナログ信号出力端子６
より出力する。 今、時刻t1においてデータ処理モード変更命令端子４よりデータ処理モード変更命令Ｂがデータ処理装置３へ入力されたとする。 すると、これに応答してデータ処理装置３のデータ処理モードの変更が行われる。 例えばデータ処理モード変更として、データ処理装置３に含まれるメモリ3Bの使用領域が拡大されたとする。 すると、データ処理モード変更命令Ｂが与えられた直後では拡大されたメモリ3Bの使用領域においては正確なデータが書き込まれていないため、ランダムなデータの読み出しが行われる。 その後、その使用領域に正確なデータが書き込まれ、読み出されるには一定時間が必要である。 つまり、第８図に示す時刻t1〜t2の間はデータ処理装置３の出力データＣが不安定な状態となっている。 時刻t1〜t2の間ではこの不安定なデータＣが電流積分型適応デルタ変調器5aによりアナログ信号Ｄに復調されアナログ信号出力端子６から出力される。 そのため、
時刻t1〜t2においては異常なアナログ信号Ｄが出力されることになり、ノイズ等の原因となる。 データＣが安定した後（時刻t2以後）においては、正常なアナログ信号Ｄがアナログ信号出力端子６より出力される。

次に、電源投入時の初期状態の動作について第９図を用いて説明する。 電源投入時の初期状態においても上述したのと同様メモリ3Bの使用領域に正確なデータが書き込まれていない。 そのため、正確なデータが書き込まれ、
読み出されるためには一定時間（時刻０〜t3）経過することが必要である。 初期状態においても時刻０〜t3の間は不安定なデータＣが電流積分型適応デルタ復調器5aによりアナログ信号Ｄに変換され出力される。 そのため時刻０〜t3において異常なアナログ信号Ｄが出力されノイズ等の原因となる。 データＣが安定した後（時刻t3以後）においては正常なアナログ信号Ｄが出力される。

〔発明が解決しようとする課題〕

従来の信号処理装置は以上のように構成されており、十分安定していないデータＣをも電流積分型適応デルタ復調器5aがアナログ信号Ｄに変換して出力するので異常なアナログ信号が出力されノイズ等の原因となるという問題点があった。 また電源投入時の初期状態においても十分安定していないデータＣを電流積分型適応デルタ復調器5aがアナログ信号Ｄに変換し出力するので上記と同様の問題点があった。

この発明は上記のような問題点を解消するためになされたもので、データ処理モード変更時及び電源投入時にノイズが発生しない信号処理装置を得ることを目的とする。

〔課題を解決するための手段〕 この発明のうち、請求項１に係る信号処理装置は、AD変換器と、データ処理装置と、DA変換器と、制御手段とを備える。 そしてDA変換器は予測器と、スイッチ手段と、
アナログ信号発生手段と、積分器とを有する。

AD変換器は、アナログの入力信号を第１のデジタル信号に変換する。 データ処理装置は、複数のデータ処理モードのうち指定されたデータ処理モードで第１のデジタル信号に所定の処理を施して第２のディジタル信号を出力する。 DA変換器は、第２のデジル信号をアナログの出力信号に変換する。 制御手段は、データ処理装置のデータ処理モードを変更するためのデータ処理モード変更命令を入力し、データ処理モード変更命令を第１の所定時間遅延させてデータ処理装置へ出力し、データ処理モード変更命令が入力して活性化する第１の制御信号及びデータ処理モード変更命令が入力してから第１の所定時間よりも長い第２の所定時間が経過して活性化する第２の制御信号をDA変換器に出力する。

予測器は第３のディジタル信号を送出する。 第３のディジタル信号は、第２のディジタル信号が所定回数連続して一定値を反復すれば第１値を、そうでなければ第２値となる。 スイッチ手段は、第５のディジタル信号を出力する。 第５のディジタル信号は第３のディジタル信号と第４のディジタル信号のいずれかを出力する。 第４のディジタル信号は第２値と同一値を採る。 少なくとも第１
の制御信号を受けてから第２の制御信号を受けるまでの期間において、第５のディジタル信号として第４のディジタル信号が選択される。 被積分信号発生手段は、第５
のディジタル信号が第１値であれば第２のディジタル信号の値に応じて正または負の値となってしかもその絶対値が増加する被積分信号を発生する。 第５のディジタル信号が第２値であれば被積分信号の絶対値が減少する。
積分器は被積分信号を積分してアナログの出力信号を出力する。

本願請求項２にかかる発明は、制御手段が電源投入を確認して活性化するリセット信号をDA変換器に更に出力する。 第２制御信号はリセット信号が活性化してから第３
の所定時間が経過した場合にも活性化する。 スイッチ手段はリセット信号を受けてから第２の制御信号を受けるまでの期間においても、第４のディジタル信号を第５のディジタル信号として出力する。

〔作用〕

この発明における制御手段はデータ処理モード変更命令を確認すると、第１の制御信号をDA変換器に出力してDA
変換器において減衰を開始させる。 その後データ処理モード変更命令をデータ処理装置へ出力し、更にその後、
減衰を解除する第２の制御信号をDA変換器に出力する。

あるいは制御手段は電源投入を確認すると、リセット信号をDA変換器に出力してDA変換器において減衰を開始させる。 その後、減衰を解除する第２の制御信号をDA変換器に出力する。

スイッチ手段は第１の制御信号及び第２の制御信号並びにリセット信号によって切り替わる、第５のディジタル信号を被積分信号発生手段へ伝達する。 減衰させる期間においては第５のディジタル信号は強制的に第２値となる。 被積分信号発生手段は第５のディジタル信号によってその絶対値が制御される被積分信号を発生する。

〔実施例〕

第１図はこの発明に係る信号処理装置の一実施例を示すブロック図である。 図において、第7A図に示した従来回路との相違点は、データ処理モード変更命令端子４より与えられるデータ処理モード変更命令に以下に示すような所定の処理を施す制御回路７を追加し、電流積分型適応デルタ復調器5aを同5bに置換したことである。 すなわち、制御回路７は、データ処理モード変更命令端子4,データ処理装置３及び電流積分型適応デルタ復調器5bに接続されている。

第２図は制御回路７の一構成例を示すブロック図である。 ラッチ９は、データ処理モード変更命令端子４より与えられたデータ処理モード変更命令Ｂをラッチする。
データ処理モード変更検知器10はシフトレジスタにより構成されており、データ処理モードが変更されたことを検知し、カウンタ11Aに変更信号Ｅを与える。 カウンタ1
1Aは、変更信号Ｆに応答してカウントを開始し、第１の数だけカウントするとラッチ解除信号Ｇをラッチ９に与える。 ラッチ９は、ラッチ解除信号Ｇに応答してラッチ解除し、データ処理モード変更命令Ｅをデータ処理装置３に与える。 また、カウンタ11Aは、変更信号Ｆに応答して電流量制御信号発生回路12に信号Ｈを与えるととも、変更信号Ｆに応答してカウントを開始し、第２の数だけカウントすると信号I1を電流量制御信号発生回路12
に与える。 なお、カウンタ11Aは、第２の数だけカウントするとリセットされる。 電流量制御信号発生回路12
は、信号Ｈに応答して電流量制御回路８に減衰開始信号Ｊを与える。 電流量制御回路８は、減衰信号Ｊに応答して、出力電流を減衰させる。 一方、電流量制御信号発生回路12は信号I1に応答して電流量制御回路８に減衰解除信号Ｋを与える。 電流量制御回路８は、減衰解除信号Ｋ
に応答して出力電流の減衰作用を停止させる。

電源投入確認回路50は、電源投入前は、信号Ｙを電流量制御信号発生回路12に与える。 電流量制御信号発生回路
12は信号Ｙに応答して、リセット信号RSを電流量制御回路８に与える。

また、電源投入確認回路50は、電源が投入されると投入信号Ｚをカウンタ11Bに与える。 カウンタ11Bは、投入信号Ｚに応答してカウントを開始し、第３の数だけカウントすると信号I2を電流量制御信号発生回路12に与える。
電流量制御信号発生回路12は、信号I2に応答して減衰解除信号Ｋを電流制御回路８に与える。 なお、カウンタ11
Bは、第３の数だけカウントするとリセットされる。 第1
0図は電源投入確認回路50の一構成例を示す回路図である。 比較器30の＋入力はコンデンサC30を介し接地され、−入力は抵抗R30とR31の共通接続点に接続されている。 抵抗R30,R31はコンパレータ30のスレッシュホールド電位を決定する役目をする。 比較器30の＋入力はらにに抵抗R32とR33の共通接続点に接続されている。 抵抗R3
2,R33は比較器30の＋入力の飽和電位を決定する役目をする。 抵抗R30とR32の共通接続点と接地間にはスイッチ
40と、電源Ｅが直列に接続されている。 比較器30の＋入力の電位が−入力の電位以下であると信号Ｙを出力し、
大きいと信号Ｚを出力する。

第３図は電流積分型適応デルタ変調器２の一構成例を示す回路図である。 図において、14は予測器であり、比較器19の出力信号が所定回数連続して“H"もしくは“L"であるか否かによって“H",“L"となるディジタル信号P1
を出力するとともに、比較器19の出力信号の“H",“L"
に応じたデジタル信号P2も出力する。 スイッチ15は、信号P1により制御される。 スイッチ15,抵抗R1,コンデンサ
C1は直列接続され、電源・接地間に接続されている。 抵抗R2は、コンデンサC1に貯えられた電荷を放電させるためのものであり、コンデンサC1と並列に接続されている。 そして、抵抗R1,R2,コンデンサC1の共通接続点をノードＸとする。 デルタ幅調整回路Ｌは、スイッチ16,電流源17より成る。 スイッチ16は、信号P2に応じてその極性が切り換わるスイッチである。 スイッチ16の一方端と電源間及び他方端と接地間には各々電流源17が接続されている。 電流源17は、ノードＸの電位に応じその電流量が変化する。 積分器Ｍは、演算増幅器18,コンデンサC2,
抵抗R3より成る。 演算増幅器18の＋入力には基準電圧V
_refが入力されている。 演算増幅器18の出力と−入力の間にはコンデンサC2と抵抗R3の並列回路体が接続されている。 また、演算増幅器18の出力は、比較器19に与えられる。 比較器19は、アナログ信号入力端子１から与えられたアナログ信号と積分器Ｍの出力を比較し、その比較結果をデータ処理装置３へ与えるとともに予測器14へフィードバックしている。

第４図は、電流積分型適応デルタ復調器5bの一構成例を示す回路図である。 この例において、電流積分型適応デルタ復調器5bは電流量制御回路８を含んで構成されている。 大部分の構成は第３図に示した電流積分型適応デルタ変調器２と同様である。 相違点は、予測器14の出力とスイッチ15との間にさらにスイッチ20を設けていること及び比較器19をなくしたことである。 スイッチ20には電流量制御信号発生回路12から信号Ｊあるいは信号Ｋが与えられる。 スイッチ20は、信号J,Kに応じ予測器14の出力側にあるいはグランド側に切換わることにより、アナログ信号出力端子６に出力されるアナログ信号Ｄを減衰させたり、減衰作用を解除したりする。

第５図及び第６図は、この発明に係る信号処理装置の動作を説明するための図である。

次に、第２図ないし第６図を用いながら動作について説明する。 アナログ信号Ａがアナログ信号入力端子１に入力される。 すると第３図にその詳細を示す電流積分型適応デルタ変調器２において以下のようにしてアナログ信号Ａがデジタル信号に変調される。 比較器19はアナログ信号Ａと積分器Ｍの出力の比較を行い、その結果を出力する。 そして、予測器14は、比較器19の出力が所定回数“H"あるいは“L"であるか否かを判定し、信号P1を発する。 さらに、予測器14は比較器19の出力の“H",“L"に応じた信号P2を発する。 スイッチ15は、信号P1を受け、
信号P1が前記所定回数連続であると判断されたときの信号である場合、ONする。 すると、抵抗R1を介しコンデンサC1が充電され、ノードＸの電位は上昇する。 ノードＸ
の電位が上昇すると、電流源17の電流値は増加する。

一方、信号P1が前記所定回数連続でないと判断されたときの信号である場合、スイッチ15はOFFする。 すると、
コンデンサC1に充電された電荷は抵抗R2を介し放電され、ノードＸの電位は次第に低下する。 ノードＸの電位が低下すると電流源17の電流値は減少する。

一方、スイッチ16は信号P2によりその極性が切り換えられ、この切り換えられた極性に応じて電流源17からの電流が積分器Ｍに入力される。 そして、積分器Ｍの出力はアナログ信号Ａと比較され、その比較結果がデジタル信号として出力される。 このデジタル信号はデータ処理装置３へ与えられるとともに予測器14へフィードバックされる。 データ処理装置３に入力されたデジタル信号は、
従来と同様エコーのための遅延処理が施され、電流量制御回路８へ与えられる。

時刻t4において、データ処理モード変更命令端子４よりデータ処理モード変更命令Ｂが与えられたとする。 すると、制御回路７において以下のような動作が行われる。
データ処理モード変更命令端子４に与えられたデータ処理モード変更命令Ｂは、ラッチ９（第２図参照）によりラッチされる。 一方、データ処理モード変更検知器10は時刻t4において、変更信号Ｆをカウンタ11Aに与える。
カウンタ11Aは、変更信号Ｆに応答してカウントを開始するとともに信号Ｈを電流量制御信号発生回路12に与える。 電流量制御信号発生回路12は、信号Ｈに応答して減衰開始信号Ｊを電流積分型適応デルタ復調器56に与える。 スイッチ20は、減衰開始信号Ｊに応答し、これに従って電流量制御回路８は積分器Ｍに与える電流を減衰させる。 その結果、アナログ信号出力端子６に出力されるアナログ信号Ｄは、第５図に示すように時刻t4より減衰を開始する。 カウンタ11Aは、そのカウントが第１のカウント数に達するとラッチ解除信号Ｇをラッチ９へ与える。 ラッチ９は、ラッチ解除信号Ｇに応答して、ラッチを解除し、データ処理モード変更命令Ｂは遅延した信号Ｅとしてデータ処理装置３に与えられる。 この時刻がt5
である。 時刻t4〜t5の間の時間が、カウンタ11Aの第１
のカウント数に対応するわけであるが、この第１のカウント数は、電流積分型適応デルタ復調器5bの出力であるアナログ信号Ｄが減衰し始めてから完全に減衰するまでの時間に対応させるようにあらかじめ設計段階で定めておく。

データ処理装置３は、データ処理モード変更命令Ｂの遅延した信号Ｅに応答して、データ処理モードを変更する（時刻t5）。 当初、従来と同様データ処理装置３の出力データＣは不安定である。 そして、データ処理装置３の出力データＣが安定するのが時刻t6である。 カウンタ11
Aは、第２のカウント数に達した時刻t6において、信号I
1を電流量制御信号発生回路12に与える。 時刻t5〜t6においてアナログ信号出力端子６に出力されるアナログ信号Ｄは、アナログ信号Ａの入力状態にかかわらず完全に減衰した状態であり、従来のようにノイズは出力されない。 電流量制御信号発生回路12は、信号I1に応答して減衰解除信号Ｋを電流量制御回路８に与える。 電流量制御回路８は減衰解除信号Ｋに応答して、電流積分型適応デルタ復調器５に与える電流の減衰を解除する。 その結果、出力端子６に出力されるアナログ信号Ｄは時刻t6より立ち上り始める。 時刻t4〜t6の間の時間がカウンタ11
Aの第２のカウント数に対応するわけであるが、この第２のカウント数は、前述した第１のカウント数にデータＣが安定するまでの時間、つまり時刻t5〜t6に対応するカウント数を加算して設計段階であらかじめ定めておく、前述したデータＣの安定するまでの時間は、アナログ信号遅延システムではメモリの使用領域とメモリの書き込み、読み出しのサイクル時間により求めることができる。

次に、上記のように電流積分型適応デルタ復調器5bの出力を減衰させたり、減衰を解除したりする様子を第４図を用いて説明する。 まず電流積分型適応デルタ復調器5b
の出力を減衰させる場合について説明する。 スイッチ20
は、減衰開始信号Ｊが与えられるとグランド側に接続される。 すると、スイッチ15がOFFし、抵抗R2を介しコンデンサC1が放電され、ノードＸの電位が次第に低下し、
電流源17の電流量が次第に減少する。 その結果、積分器Ｍの出力が減衰していく。

次に、電流積分型適応デルタ復調器5bの減衰を解除する場合について説明する。 スイッチ20は、減衰解除信号Ｋ
が与えられると予測器14側に接続される。 すると、スイッチ15は信号P1に応じON,OFFし、コンデンサC1が次第に充電され、ノードＸの電位が次第に上昇し、電流源17の電流量が次第に増加していく。 その結果、積分器Ｍの出力も次第に増加していく。

次に、電源投入時の初期状態において電流積分型適応デルタ復調器５の出力にノイズが出力されない様子を第６
図，第11図を用いて説明する。 今、電流投入時において、時刻０〜t7の間はデータ処理装置３の出力データＣ
が不安定な状態であるとする。 電源投入前（スイッチ40
がOFFの時）は比較器30は信号Ｙを発生し、電流量制御信号発生回路12に与える。 電流量制御信号発生回路12は信号Ｙに応答しリセット信号RSを第４図に示すスイッチ
20に与える。 スイッチ20はリセット信号RSに応答しグランド側に接続される。 そのため、アナログ信号Ｄは完全に減衰した状態にある。 電源が投入されると（スイッチ
40がONの時）比較器30の−入力には即座に電位｛R31/
（R30＋R31）｝Ｅが印加される。 比較器30の＋入力にはコンデンサC30が接続されているので、比較器30の＋入力の時定数は、−入力の時定数より大きい。 その結果、
比較器30の＋入力の電位は第11図に示す実線Ｓのようにゆっくり上昇していく。 そして、比較器30の＋入力の電位が−入力の電位より大きくなった時点（時刻t10）で比較器30が信号Ｚを出力する。 たお、０から時刻t10までの時間は０から時刻t7までの時間よりも小さいとする。 また、

に応答してカウントを開始し、時刻t10〜t7の時間に対応するカウント数（第３の数）をカウントすると信号I2

を電流量制御信号発生回路12に与える。 電流量制御信号発生回路12は信号I2に応答して減衰解除信号Ｋをスイッチ20に与える。 スイッチ20は減衰解除信号Ｋに応答し、

予測器14側に切換り通常動作を行う。 このように、電源投入からデータＣが安定するまでの時刻（t10〜t7）においては、上述のようにアナログ信号Ｄは完全に減衰した状態にあるので、従来のように、不安定なデータＣが原因となるノイズは発生しない。

なお、上記実施例では、電流積分型適応デルタ復調器5b
内に電流量制御回路８を有する場合について説明したが、デルタ幅調整回路Ｌ及び積分器Ｍと電流量制御回路８とを別々に設けてもよい。

また、上記実施例では電流量制御回路８が与える電流を減衰させ、電流積分型適応デルタ復調器５の出力であるアナログ信号Ｄを減衰させるようにしたが、電流積分型適応デルタ復調器５の出力自体を減衰させるようにしてもよく、この場合にも上記実施例と同様の効果が得られる。

さらに、上記実施例では電流積分型適応デルタ変換器を用いた場合について説明したが、これらのものに限定されず、アナログ信号を受けデジタル信号に変換し該デジタル信号に所定の処理を施しアナログ信号に変換し出力する信号処理装置にも広くこの発明は適用することができる。

〔発明の効果〕 以上のようにこの発明によれば、DA変換器の出力が完全に減衰した時点でデータ処理装置の処理モードが変更されるようにし、データ処理装置の出力データが不安定な期間はDA変換器の出力は完全に減衰した状態とすることができる。 そのため、従来のようにデータ処理装置の不安定な出力データがDA変換器の出力に表われることがなく、ノイズがなくなるという効果がある。

【図面の簡単な説明】

第１図はこの発明に係る信号処理装置の一実施例を示すブロック図、第２図は命令処理回路の一構成例を示すブロック図、第３図は電流積分型適応デルタ変調器の一構成例を示す回路図、第４図は電流積分型適応デルタ復調器を示す回路図、第５図及び第６図は第１図に示した装置の動作説明するための図、第7A図は従来の信号処理装置を示すブロック図、第7B図はデータ処理装置の構成を示す図、第８図及び第９図は第7A図に示した装置の動作を説明するための図、第10図は電源投入確認回路50の一構成例を示す回路図、第11図は第10図に示した回路の動作を説明すための図である。 図において、２は電流積分型適応デルタ変調器、３はデータ処理装置、４はデータ処理モード変更命令端子、５
は電流積分型適応デルタ復調器、100は制御回路である。 なお、各図中同一符号は同一または相当部分を示す。