一种低功耗的逐次逼近模数转换器电路 |
|||||||
| 申请号 | CN201610264302.9 | 申请日 | 2016-04-26 | 公开(公告)号 | CN106452440A | 公开(公告)日 | 2017-02-22 |
| 申请人 | 芯海科技(深圳)股份有限公司; | 发明人 | 李晓; | ||||
| 摘要 | 本 发明 公开了一种低功耗的逐次逼近 模数转换 器 电路 ，包括时序 控制器 、逐次逼近控制逻辑模 块 、比较器、 数模转换 器、第一控制 开关 和第二控制开关，时序控制器与第一控制开关、第二控制开关、逐次逼近控制逻辑模块、比较器连接，比较器输出端与逐次逼近控制逻辑模块数据 信号 输入端连接，比较器的一个输入端连接第一控制开关，比较器的另一输入端与 数模转换器 的输出端连接，比较器的另一输入端还与第二控制开关连接，逐次逼近控制逻辑模块的 控制信号 输出端与数模转换器输入端连接。本发明在转换过程中有选择性关闭比较器从而达到节省功耗的目的，同时不影响模数转换器的转换 精度 和速度。 | ||||||
| 权利要求 | 1.一种低功耗的逐次逼近模数转换器电路，其特征在于：包括时序控制器（201）、逐次逼近控制逻辑模块（203）、比较器（204）、数模转换器（205）、第一控制开关（202）和第二控制开关（206），所述时序控制器（201）与第一控制开关（202）、第二控制开关（206）、逐次逼近控制逻辑模块（203）、比较器（204）连接，所述比较器（204）输出端与逐次逼近控制逻辑模块（203）数据信号输入端连接，所述比较器（204）的一个输入端连接第一控制开关（202），所述比较器（204）的另一输入端与数模转换器（205）的输出端连接，所述比较器（204）的另一输入端还与第二控制开关（206）连接，所述逐次逼近控制逻辑模块（203）的控制信号输出端与数模转换器（205）输入端连接。 |
||||||
| 说明书全文 | 一种低功耗的逐次逼近模数转换器电路技术领域[0001] 本发明涉及模拟转换电路技术领域，尤其涉及一种低功耗的逐次逼近模数转换器电路。 背景技术[0002] 数模转换电路(ADC)大量应用于将物理世界的信号转换为数字信号，以便于数字电路处理、运算和存储。ADC电路具有多种结构，各自具有不同的优缺点。例如为实现高精度转换，可以采用Sigma-Delta ADC电路，但其具有速度较低的缺点；又比如要实现高速度的转换，可以采用Flash ADC或者Pipe-line ADC电路，但它们的缺点是精度较低而且功耗大；为了实现低功耗的转换，可以采用算法ADC等，但其缺点是速度很慢。各方面性能较均衡的ADC是逐次逼近型模数转换器(SAR ADC)电路，该ADC结构可以在精度、速度和功耗之间取得较佳的平衡，因此被广泛使用。 [0003] 随着物联网和智能穿戴设备的兴起，大量采用电池供电的无线传感器节点和智能穿戴设备需要不间断的利用ADC来采集数据，但是又不能频繁的更换电池，因此人们希望有更低功耗ADC电路以延长上述设备的续航时间。 [0004] 但是如前所述，ADC的功耗是和其精度以及速度相关的，降低功耗往往意味着降低精度或速度，这是不可以接受的。因此，本领域的技术人员致力于开发一种低功耗的逐次逼近模数转换器电路，以解决现有技术的不足。 发明内容[0005] 有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种低功耗的逐次逼近模数转换器电路，由于整个逐次逼近模数转换器的静态功耗主要集中在比较器上，因此，在转换过程中有选择性关闭比较器从而达到节省功耗的目的，同时不影响模数转换器的转换精度和速度。 [0006] 为实现上述目的，本发明提供了一种低功耗的逐次逼近模数转换器电路，其特征在于：包括时序控制器、逐次逼近控制逻辑模块、比较器、数模转换器、第一控制开关和第二控制开关，所述时序控制器与第一控制开关、第二控制开关、逐次逼近控制逻辑模块、比较器连接，所述比较器输出端与逐次逼近控制逻辑模块数据信号输入端连接，所述比较器的一个输入端连接第一控制开关，所述比较器的另一输入端与数模转换器的输出端连接，所述比较器的另一输入端还与第二控制开关连接，所述逐次逼近控制逻辑模块的控制信号输出端与数模转换器输入端连接。 [0007] 上述的一种低功耗的逐次逼近模数转换器电路，其特征在于：所述时序控制器的CLK2信号端与逐次逼近控制逻辑模块的时钟信号输入端连接。 [0008] 上述的一种低功耗的逐次逼近模数转换器电路，其特征在于：所述时序控制器的COMP_EN2信号端与控制比较器连接并控制比较器开启或关闭。 [0009] 上述的一种低功耗的逐次逼近模数转换器电路，其特征在于：所述时序控制器的SW_SP2信号端与第一控制开关、第二控制开关连接并控制第一控制开关、第二控制开关进行采样。 [0010] 本发明的有益效果是：本发明由于整个逐次逼近模数转换器的静态功耗主要集中在比较器上，因此，在转换过程中有选择性关闭比较器从而达到节省功耗的目的，同时不影响模数转换器的转换精度和速度。 [0012] 附图说明[0013] 图1是本发明的逐次逼近模数转换器电路结构框图。 [0014] 图2是本发明的逐次逼近模数转换器电路中时序控制器产生的时序信号的逻辑关系图。 [0015] 具体实施方式[0016] 如图1所示，一种低功耗的逐次逼近模数转换器电路，其特征在于：包括时序控制器201、逐次逼近控制逻辑模块203、比较器204、数模转换器205、第一控制开关202和第二控制开关206，所述时序控制器201与第一控制开关202、第二控制开关206、逐次逼近控制逻辑模块203、比较器204连接，所述比较器204输出端与逐次逼近控制逻辑模块203数据信号输入端连接，所述比较器204的一个输入端连接第一控制开关202，所述比较器204的另一输入端与数模转换器205的输出端连接，所述比较器204的另一输入端还与第二控制开关206连接，所述逐次逼近控制逻辑模块203的控制信号输出端与数模转换器205输入端连接。 [0017] 本实施例中，所述时序控制器201的CLK2信号端与逐次逼近控制逻辑模块203的时钟信号输入端连接，所述时序控制器201的COMP_EN2信号端与控制比较器204连接并控制比较器204开启或关闭。 [0018] 此外，所述时序控制器201的SW_SP2信号端与第一控制开关202、第二控制开关206连接并控制第一控制开关202、第二控制开关206进行采样。 [0019] 参见附图1是本发明所述的逐次逼近模数转换器。该结构中数模转换器205兼具了采样保持和模数转换的功能，一般采用电荷再分布式的模数转换器实现。比较器204的一个输入端通过第一控制开关202接共模信号VCM；比较器204的另一输入端接数模转换器205的输出VDAC2；比较器204的输出送给逐次逼近控制逻辑203。 [0020] 第二控制开关206可以对输入信号VIN进行采样并叠加在模数转换器205的输出VDAC2上；逐次逼近逻辑203根据比较器204的输出DATA2来产生数模转换器205的控制信号DSW2，控制数模转换器205输出VDAC2，同时产生转换码值DOUT2；时序控制器201，可以产生时序信号控制上述模块工作；SW_SP2可以控制第一控制开关202、第二控制开关206进行采样；COMP_EN2信号控制比较器204开启或关闭；CLK2信号提供给逐次逼近逻辑203作为时钟信号。 [0021] 参见附图2是本发明所述逐次逼近型模数转换器中时序控制器201产生的时序信号的逻辑关系图。CLK2是用于同步的时钟信号，作为时序基准用于驱动各个时序电路工作。SW_SP2是采样控制信号，SW_SP2为逻辑高时，逐次逼近模数转换器进入采样阶段phase21， SW_SP2为逻辑低后，逐次逼近模数转换器进入转换阶段phase22，此时在逐次逼近逻辑203的控制下，比较器204和数模转换器205逐次比较完成模数转换过程。COMP_EN2信号是比较器204的使能信号，COMP_EN2为高时比较器使能打开，COMP_EN2为0时比较器关闭。 [0022] 和通常做法不同的是，此时COMP_EN2并不是在phase21和phase22全程都是为高，也就是说比较器204并不会一直打开，而在是采样阶段phase21，有选择性地使COMP_EN2为低从而关闭比较器204。附图2中SW_SP2变高进入采样阶段phase21时COMP_EN2变低，从而关闭比较器204；当SW_SP2变低进入转换阶段phase22之前一个ΔT时间COMP_EN2变高，开启比较器204，预留ΔT时间来给信号建立，准备进行比较。 [0023] 由于整个逐次逼近模数转换器的静态功耗主要集中在比较器上，因此，在转换过程中有选择性关闭比较器从而达到节省功耗的目的，同时不影响模数转换器的转换精度和速度。 |
||||||
QQ群二维码
意见反馈
意见反馈