用于限幅校正的数据处理系统 |
|||||||
| 申请号 | CN200880008182.X | 申请日 | 2008-03-11 | 公开(公告)号 | CN101663813B | 公开(公告)日 | 2012-09-26 |
| 申请人 | NXP股份有限公司; | 发明人 | 马尔科·贝尔库特; 本诺·克拉本博格; | ||||
| 摘要 | 本 发明 提供一种用于处理数据的装置(100)，该装置(100)包括：积分器单元(103，104)，其用于对输入 信号 (VI)进行积分；校正单元(101，102)，其通过强制积分器单元(103，104)的 输出信号 (V1，V2)的过零点来对 限幅 积分器单元(103，104)进行校正。 | ||||||
| 权利要求 | 1.一种用于处理数据的装置(100)，该装置(100)包括： |
||||||
| 说明书全文 | 用于限幅校正的数据处理系统技术领域[0001] 本发明涉及一种用于处理数据的装置。 [0002] 此外，本发明涉及一种用于处理数据的方法。 [0003] 除此之外，本发明涉及一种程序元件。 [0004] 此外，本发明涉及一种计算机可读媒介。 背景技术[0006] 限幅现象在放大器中可能令人困扰，尤其是在D类音频放大器中。 [0007] US 2005/0083114 A1公开了一种具有从限幅事件恢复的功能的D类音频放大器系统。所述放大器系统包括多音频信道，每个音频信道可以被构造为包括脉宽调制器(PWM)。所述PWM包括一对比较器，用于根据滤波的差信号与参考波形之间的比较结果来产生互补的PWM输出信号。提供限幅检测逻辑来检测信道输出的限幅，优选地通过对没有PWM输出信号的干扰边缘的参考波形的连续边缘的检测来检测信道输出的限幅。作为对检测限幅的响应，重置第一积分器以消除剩余误差并且从调制器的环路滤波器去除第一积分器。饱和电平电路在限幅和非限幅的情况下均对第二积分器施加箝位电压。因此，将阻止环路滤波器在限幅期间进入最恶劣的情况，这将减小限幅恢复时间。 [0008] US 2006/0008095 A1公开了一种适用于D类放大器的脉宽调制(PWM)放大器，所述D类放大器中的模拟输入信号经过积分、脉宽调制以及开关放大，其中低频干扰消除电路消除脉宽调制信号的噪声，从而将高脉冲信号和低脉冲信号隔离，以使每个脉冲在其前沿时间延迟了死区时间。当同时将两个脉冲信号设为高电平时，则减小了其中一个的电平。作为对限幅出现的响应，施加到运算放大器上的积分常数将自动地从一次积分常数变化为二次积分常数。当在预定时间内限幅的状态持续不变，则必须向脉宽调制信号中引入反转脉冲。 [0009] 但是，通常的限幅抑制程序可能很复杂并且可能缺乏可靠性。 发明内容[0010] 本发明的目的是能够抑制数据处理中的限幅影响。 [0012] 根据本发明的示例实施例，提供一种用于依据时钟周期运行的处理数据的装置，所述装置包括：积分器单元，用于对输入信号进行积分；校正单元，用于在每个时钟周期期间通过强制积分器单元的输出信号的过零点来对限幅积分器单元进行校正。 [0013] 根据本发明的另一个示例实施例，提供了一种用于依据时钟周期的处理数据的方法，所述方法包括：通过积分器单元对输入信号进行积分；检测积分器单元的限幅；以及在每个时钟周期期间通过强制积分器单元的输出信号的过零点来对限幅积分器单元进行校正。 [0018] 术语“D类放大器”可以指实现为开关放大器或PWM(脉宽调制)放大器的音频放大器。在这种类型的放大器中，开关可以全部接通或者全部断开，以显著地减小了输出装置中的功率损耗。可以使用音频信号来通过最后处理级(低通滤波器)来调制用于驱动输出装置的PWM载波信号，以去除高频脉宽调制载波频率。因此，开关放大器或D类放大器可以是功率放大器，其中在接通/断开模式(即开关)下运行有源器件(尤其是在输出阶段)。术语“D类”可以是“数字”放大器的意思。 [0019] 根据本发明的示例实施例，可以提供一种电子电路，允许其通过确保积分器单元的输出信号足够频繁地(例如在每个时钟周期期间)执行过零点来校正积分器中的限幅输出信号，以抑制干扰性的限幅伪信号(artefacts)。通过采取这种措施，可以可靠地阻止积分器的干扰漂移(drifts)，从而改进限幅恢复行为。 [0020] 根据本发明的示例实施例，可以改进D类放大器中的限幅控制。特别地，可以提供具有积分反馈回路的D类放大器，所述D类放大器具有改进的限幅恢复行为。可以通过在每个时钟周期期间强制过零点来阻止积分器的发散。这可以通过在积分器的虚地节点注入电流脉冲和/或通过控制施加在积分器输入端的参考时钟信号的边缘来实现。 [0021] 许多D类放大器使用积分反馈回路来提供电源抑制和输出级开关误差的校正。当来自输入电压-电流转换器的电流幅度超出通过反馈回路反馈回积分器的电流幅度时，可能发生限幅，其中反馈回路可包括反馈电阻器。反馈信号要恢复稳态可能需要一些时间，并且也需要一些时间来使所述回路稳定。这可能导致接着是二阶响应的输出端的“滞后(sticking)”行为。从正确数据处理的观点来考虑，可以将这种限幅恢复行为看作是可怕的(ugly)，或者甚至可以是可听见的。当反馈回路中的积分器漂移时，积分器的电容器两端的电压可能不受控制，并且如果使用如感应栅氧化物电容器，这可能是令人困扰的(例如接着将需要电压钳位来防止电容损坏的措施)。 [0022] 根据本发明的示例实施例，可以提供开关放大器电路，所述开关放大器电路包括：反馈回路，具有至少一个积分器；以及开关装置，用于在每个时钟周期期间强制每个积分器的输出的过零点。 [0023] 在D类放大器中，可以使用积分反馈回路来提供误差校正。当放大器的输出被限幅时，回路中的积分器可能趋于从其稳态漂移。本发明的实施例可以检测这种情况并且可以阻止积分器的漂移，从而改进限幅恢复行为。 [0024] 接着，将描述装置的另一个实施例。但是，这些实施例也适用于方法、程序元件以及计算机可读媒介。 [0025] 限幅校正单元可以用于通过向积分器单元的虚地节点注入电流脉冲来对限幅积分器单元(或限幅信号)进行校正。通过这种具有可控持续时间和/或幅度的电流注入，可以有效地抑制限幅伪信号(artifacts)。 [0026] 更具体地，这种校正单元可以包括第一可切换电流源，该第一可切换电流源可切换地耦接到积分器单元的虚地节点，并且这种校正单元可以在反馈回路限幅到低端时强制积分器单元上升到零值。此外，所述校正单元可以包括第二可切换电流源，该第二可切换电流源可切换地耦接到积分器单元的虚地节点，并且所述校正单元可以在反馈回路限幅到高端时强制积分器单元下降到零值。通过这种双端电流校正结构，可以在两个方向上抑制限幅，其中相应控制信号可以操作开关(如场效应晶体管)以使每次可以将开关电流源中的至多一个耦接到积分器的虚地节点。 [0027] 所述装置还可以包括过零点检测器，用于检测积分器单元的输出信号的过零点并且用于作为对过零点的检测的响应来控制第一可切换电流源和/或第二可切换电流源。特别地，这种过零点检测器可以是对参考信号与积分器单元的输出进行比较的比较器，其中可以使用这种比较器的输出特征来控制可切换电流源。这可以准确地控制开关，以实现有效的限幅平衡。 [0028] 所述校正单元可用于通过调整或控制提供给积分器单元的时钟信号来对限幅积分器单元进行校正。更具体地，可以以提供给积分器单元的输入端的时钟信号的边缘(特别是下降沿)延迟的形式来实现这种校正。因此，通过选择性地控制时钟信号，可以有效地抑制限幅影响。 [0029] 根据示例实施例，所述积分器可以包括第一积分器和第二积分器，并且所述校正单元可以包括第一校正器和第二校正器。所述第一校正器可用于通过对第一积分器的虚地节点注入电流脉冲来对限幅第一积分器进行校正。所述第二校正器可以用于通过调整提供给第二积分器的时钟信号来对限幅第二积分器进行校正。因此，可以在D类放大器中尤其使用协同结合的电流脉冲注入和时钟信号调整实施来避免干扰限幅。 [0030] 所述装置可以包括信号处理单元，用于处理第一积分器的输出信号和第二积分器的输出信号，以产生总的(放大的)要反馈给第一积分器(和/或第二积分器)的输出信号。通过采取这种措施，可以实现一种反馈回路结构，其中将输出信号特别反馈至第一积分器的虚地节点，从而允许通过除去限幅伪信号(artefacts)来改进信号处理质量。 [0031] 可以提供限幅检测单元，用于检测积分器单元的限幅。当检测到这种限幅时，可产生相应的控制信号来执行强制积分器的输出信号的过零点的措施。所述限幅检测单元可以是根据时钟信号与总的输出信号之间的特征关系来检测限幅的逻辑电路(参见图10)。 [0032] 所述装置可以是音频放大器，特别是D类放大器。但是，所述装置也可以是模数转换器。在这两种装置中，可以发生使信号处理质量恶化的限幅影响。通过消除限幅伪信号(artifacts)，可以改进信号处理的质量。 [0033] 可以将用于处理音频数据的所述装置实现为包括音频环绕系统、移动电话、耳机、扬声器、助听器、电视机、录像机、监视器、博弈装置、便携式电脑、音频播放器、DVD播放器、CD播放器、基于硬盘的媒体播放器、互联网广播装置、公众娱乐装置、MP3播放器、高保真系统、车辆娱乐装置、汽车娱乐装置、医用通信系统、体佩装置、电话通信装置、家庭影院系统、家用影音系统、平板电视、环境氛围营造装置、重低音音箱以及音乐厅系统组成的一组中的至少一个。也可以是其他应用。 [0034] 但是，尽管根据本发明的实施例的系统旨在改进声音或音频数据的质量，但是也可以将该系统用于音频数据和视频数据的组合。例如，可以在视听应用中实施本发明的实施例，如在其中使用一个或多个扬声器的视频播放器或家庭影院系统中实施。 [0036] 下文将参考实施例的示例来更详细地说明本发明，但是本发明不限制于实施例的示例。 [0037] 图1示出了根据本发明的示例实施例的音频数据处理装置。 [0038] 图2示出了包括D类反馈回路的常规音频数据处理装置。 [0039] 图3示出了零输入信号期间的积分器信号、振荡器信号以及比较器输出。 [0040] 图4示出了负输入信号期间的积分器信号、振荡器信号以及比较器输出。 [0041] 图5示出了正输入信号期间的积分器信号、振荡器信号以及比较器输出。 [0042] 图6示出了从零信号到负向限幅的积分器信号和比较器输出。 [0043] 图7示出了积分器输出的限幅行为。 [0044] 图8示出了后置滤波器输出的限幅行为。 [0045] 图9示出了根据本发明的示例实施例的强制第一积分器的过零点。 [0046] 图10示出了根据本发明的示例实施例的限幅检测逻辑的状态转换图。 [0047] 图11和图12示出了根据本发明的示例实施例的开关控制逻辑的状态转换图。 [0048] 图13示出了具有边缘延迟和不具有边缘延迟的积分器输出和振荡器信号。 [0049] 图14示出了根据本发明的示例实施例的第二积分器的过零点的检测。 [0050] 图15示出了根据本发明的示例实施例的边缘延迟逻辑的状态转换图。 [0051] 图16示出了根据本发明的示例实施例的积分器输出的改进的限幅行为。 [0052] 图17示出了根据本发明的示例实施例的后置滤波器输出的改进的限幅行为。 [0053] 图18示出了积分器的输出与具有20％过激励的输入信号端上的信号forcehigh的相关性。 [0054] 图19示出了积分器输出与具有40％过激励的输入信号端上的信号forcehigh的相关性。 具体实施方式[0055] 附图中的图示是示意性的。在不同图示中，用相同参考符号表示类似或相同的元件。 [0056] 在下文将参考图1来说明根据本发明的示例实施例的处理数据的装置100。 [0057] 向电压-电流转换单元120提供输入电压信号V1。在电压-电流转换器120的输出端提供电流信号IIN。向第一积分器103的虚地节点105提供该信号IIN。将积分器103的第二输入端耦接至参考电势121(如接地电势)。 [0058] 此外，提供第一开关(例如晶体管)107，并将其耦接至电压-电流转换单元120的输出端。提供第二开关109，并将其也耦接至电压-电流转换器单元120的输出端。开关107桥接了电压-电流转换器单元120的输出端与第一开关电流源106之间的电子路径。 以类似的方式，第二开关109连接在电压-电流转换器单元120的输出端与第二开关电流源108之间。 [0059] 第一积分器103的输出端耦接至比较器单元111的第一输入端。比较器单元111的第二输入端耦接至参考电势121。在比较器单元111的输出端提供控制信号sign 1。 [0060] 在第一积分器103的输出端提供用于向比较器122的第一输入端提供的第一输出信号V1。此外，将电容器123连接在第一积分器103的虚地节点105与其输出端之间。 [0061] 向可控电流源124提供振荡信号osc。在可控电流源124的输出端提供用于向第二积分器104的输入节点112提供的信号Iosc。将第二积分器104的第二输入端接到参考电势121。向比较器122的第二输入端提供第二积分器单元104的输出信号V2。此外，将电容125连接到第二积分器104的输出端与第二积分器104的第一输入端之间。除此之外，提供欧姆电阻器126。此外，将第一积分器103的输出端耦接至电阻器126。 [0062] 提供比较器127，并在其第一输入端提供第二积分器104的输出信号。向比较器127的第二输入端施加接地电势121。在比较器127的输出端提供信号sing 2。 [0063] 比较器122比较输入信号V1和V2，以产生输出信号pwm。向开关控制单元128施加该输出信号pwm。在开关控制单元128的第一输出端提供用于向第一晶体管129的栅极提供的第一信号。向第二晶体管130的栅极提供由开关控制单元128的第二输出端提供的输出信号。将第一电容器129的第一源/漏区接到电势+Vp。晶体管129的第二源/漏区耦接至第二晶体管130的第一源/漏区，并通过第一二极管131耦接至第一晶体管129的第一源/漏区。第二二极管132连接在第二晶体管130的第一源/漏区与第二源/漏区之间。第二晶体管130的第二源/漏区接到电势-Vp。 [0064] 通过反馈电阻器133将第一FET 129的第二源/漏区和第二FET130的第一源/漏区耦接至第一积分器103的虚地节点105。电阻器133耦接在反馈回路110中。 [0065] 同时向电感134施加电压VPMW，所述电感134与电容器135一起形成低通滤波器。将电容器135连接在参考电势121与电感134之间。此外，将电阻器136(实际上可以是表示为电阻性负载的扬声器)耦接在提供输出信号Vo的总的输出节点137与参考电势121之间。 [0066] 下文将说明根据本发明的示例实施例的装置100的运行。 [0067] 装置100适用于处理信号V1，并且根据由时钟信号osc定义的时钟周期来运行。积分器块103、104适用于对信号进行积分。校正器101、102用于通过在每个时钟周期期间强制积分器103或104的输出信号V1或V2的过零点来对积分器103、104的信号限幅进行校正。 [0068] 更具体地，校正单元101适用于通过在积分器单元103的虚地节点105注入电流脉冲Iclip来对限幅积分器单元103进行校正。为此，校正单元101包括第一可切换电流源106(可通过开关107进行切换)，其可切换地耦接到积分器单元103的虚地节点105。此外，当反馈回路110向低端限幅时，校正单元101适用于强制积分器单元103上升到零值。 以类似的方式，校正单元101包括第二可切换电流源108(可通过第二开关109进行切换)，其可切换地耦接到积分器单元103的虚地节点105。当反馈回路110向高端限幅时，校正单元101适用于强制积分器单元103下降到零值。 [0069] 过零点检测器111适用于检测积分器单元103的输出信号V1的过零点，并且适用于对过零点的检测做出响应来控制第一可切换电流源106/第二可切换电流源108。 [0070] 此外，校正单元102通过调整由积分器104提供的时钟信号Iosc来校正积分器104的限幅。校正单元102可通过对向积分器单元104的输入端112提供的时钟信号Iosc的边缘进行延迟来校正限幅积分器单元104。 [0071] 信号处理单元113适用于处理第一积分器103的输出信号V1和第二积分器104的输出信号V2，以产生总的输出信号VPWM或Vo，总的输出信号将通过反馈线路110反馈到第一积分器103。 [0072] 特别地，可以采取措施来对积分器单元103、104中的一个的限幅进行检测(参见图10)。 [0073] D类放大器可使用积分反馈回路来提供电源抑制和输出级的切换误差的校正。 [0074] 下文将说明一些关于常规系统的考虑。根据这些认识，产生了本发明的实施例。 [0075] 图2中示出了常规反馈回路系统200的示例。 [0076] 在 Marco Berkhout，“An Integrated 200-W class-D AudioAmplifier”，IEEE JOURNAL OF SOLD-STATE CIRCUITS，Vol.38，No.7，July 2003，pages 1198-1206中描述了这种回路系统200的运行。 [0077] 尽管与以相同参考数字表示的电路200的部件相比，电路100的部件可能是更先进的，但是为了清楚的说明，图1和图2中相应的部件仍然使用相同的参考数字。 [0078] 所述回路系统200具有由放大器gm1和gm2配置的两个积分器103、104。放大器122、128-132的输出信号VPWM是方波脉宽调制(PWM)信号。负载Ro 136通过低通LC滤波器134、135的方式连接到放大器122、128-132。 [0079] 通过反馈电阻器R1将输出电压VPWM转换为电流IPWM并且将其注入到第一积分器gm1103的虚地105。这在第一积分器103的输出端产生三角波V1。将参考时钟信号osc转换为注入到第二积分器gm2104的虚地的方波电流Iosc。这在第二积分器104的输出端产生第二(参考)三角波V2。将三角波信号V1和V2馈送到比较器A0 122的正相输入端和反相输入端。当所述三角波相交时，比较器输出pwm改变状态并且放大器122、128-132的输出VPWM切换，从而产生期望的PWM信号。信号V2的峰值与osc的边缘重叠，并且信号V1的峰值与pwm的边缘重叠。通过电压-电流转换器gm0 120将输入信号转换为电流IIN并将其注入到第一积分器gm1 103的虚地105。 [0080] 图3至图5示出了下文将要说明的图示300、400、500。 [0081] 沿图示300、400、500的横坐标301所表示的是时间。沿图示300、400、500的纵坐标302所表示的是信号幅度。 [0082] 图3示出了零输入时的三角波信号V1 303和V2 304，PWM占空比为50％。参考数字305表示比较器输出信号pwm，并且参考数字306表示振荡器信号osc。 [0083] 图4示出了当施加负输入信号时的上述相同信号303至306。输入信号引起V1 303斜率的改变。V2 304的波形保持(几乎)相同，但是DC-电平相对于零发生偏移。此时，输出信号具有小于50％的占空比。 [0084] 如图5所示为施加正输入信号时的情况，情况与上述施加负输入信号时的情况正好相反。以这种方式实现输入信号与输出信号VPWM的占空比之间的线性关系。 [0085] 因此，输出信号的占空比限于0％与100％之间。这同时也对输入信号进行了限制。如果继续增加输入信号，则信号V1 303和V2 304不再相交而向相反方向发散。 [0086] 图6示出了下文将要说明的图示600。 [0087] 沿图示600的横坐标601所表示的是时间。沿图示600的纵坐标602所表示的是信号幅度。 [0088] 图6示出了随着负输入信号的增大的积分器电压V1 303和V2304。这种情况被称为限幅，并且当来自输入V-I转换器的电流IIN的幅度超出通过反馈电阻器R1 133的电流IPWM的幅度时发生。 [0089] 放大器103、104的输出不再切换，而是只要输入信号太大则保持低(或者对于正输入信号则保持高)。实际实现中，积分器103、104的输出不能无限地发散，而受限于电源电压。此时，当输入信号减小时，信号V1 303和V2 304返回到正常运行。 [0090] 但是，如图7的图示700所示，信号V1 303和V2 304返回到稳态需要一些时间，并且回路也需要一些时间来再次稳定。这导致如示出信号Vo 801的图8的图示800所示的输出端的典型的“滞后(sticking)”行为，紧接所述输出端的是二阶响应。 [0091] 存在一个问题是，这种限幅恢复行为可能被认为是“可怕的(ugly)”或者甚至是可听见的。第二个问题是当积分器103、104漂移时，电容器123、125两端的电压不受控制，如果使用如栅氧化物电容器时这可能是一个问题。在这种情况下，则将需要电压箝位来保护电容器123、125免受损坏。 [0092] 根据本发明的示例实施例，当放大器限幅时可以防止反馈回路100中的积分器103、104漂移。为此，可以检测限幅的开始，并且采取校正措施来保持积分器103、104处于其稳态值附近。 [0093] 通过在每个时钟周期强制每个积分器103、104的输出的过零点可以避免积分器103、104发散。如图3至图5所示，两个积分器103、104在每个时钟周期过零两次。如图6所示，在限幅期间积分器103、104发散并且不再过零。对于两个积分器103、104，以不同的方式来强制其过零是有利的。 [0094] 对于第一积分器103，这可以通过对虚地节点105注入适当持续时间的电流脉冲来实现。对于第二积分器104，这可以通过控制参考时钟信号osc的边缘来实现。下文将进一步说明。 [0095] 常规地重新设置积分器和根据本发明的实施例的强制过零点的本质的不同是如果重新设置，则会破坏积分器的值。当施加电流脉冲来强制过零点时，脉冲的长度是回路限幅多少的直接测量。可以利用这来建立一个限幅检测系统，该限幅检测系统指示由限幅引起的失真电平。 [0096] 对于第一积分器103，可通过向虚地105注入适当电流脉冲来强制其过零点。如图9所示，这可以通过对虚地105增加两个开关电流源106、108并向第一积分器103的输出端增加比较器111来实现。 [0097] 开关Slow 107和Shigh 109分别由信号forcelow和forcehigh控制。例如，如果如图6所示回路向低端限幅，则第一积分器103向负电源发散。通过接通开关Shigh 109，则从虚地105流出电流Iclip强制积分器输出VE上升。当比较器A1 111检测到过零点时，开关Shigh109可以再次断开。 [0098] D类回路中的限幅检测相当简单。如图3至图5所示，在正常运行期间，参考时钟信号osc和比较器输出信号pwm的转变中存在固定的序列。osc信号的上升沿之后总是接着pwm信号的上升沿，并且osc信号的下降沿之后总是接着pwm信号的下降沿(参见US6,577,186B2)。 [0099] 该序列的偏离可以通过简单的逻辑电路1000来检测。这种电路的状态转变图如图10所示。 [0100] 只要信号osc和pwm遵循正确序列，则电路循环通过状态S0、S1、S2和S3。如果osc信号转变之后跟随的是osc信号相反的转变而不是期望的pwm信号的转变，则电路跳到状态S1a或状态S3a。状态S1a或状态S3a分别表示回路向低端或高端限幅。这种情况下，相应的输出信号cliplow或cliphigh升高。当回路返回到正常运行时，可恢复osc和pwm信号的序列，并且电路再次循环通过状态S0、S1、S2和S3。 [0101] 只要限幅继续，则信号cliplow和cliphigh一直保持高，因此不能被用来直接驱动开关Slow 107和Shigh 109。为了对开关107、109的适当控制，可能需要逻辑开关控制电路来确定何时再次接通或断开开关Slow 107和Shigh 109。 [0102] 图11、图12示出了这种开关控制逻辑的状态转换图示1100、1200。 [0103] 如图10所示，这种开关控制逻辑的输入为osc信号、sign1信号以及来自图10所示的限幅检测逻辑的cliplow和cliphigh信号。其输出为forcelow和forcehigh信号。 [0104] 从图3至图5可以看出，在非限幅的情况下，在osc信号的上升沿期间，第一积分器103的输出V1总是正的(sign1＝高)，而在osc信号的下降沿期间，第一积分器103的输出V1总是负的(sign1＝低)。当回路非限幅时，开关控制逻辑循环通过状态S0、S1、S2和S3。例如，如果如图6所示回路负向限幅时，积分器的输出V1保持为负以引起开关控制逻辑停留在输出信号enablehigh变高的状态S3。信号forcehigh是信号enablehigh和cliplow的逻辑与(and)。 [0105] 因此，接通开关Shigh，并且电流Iclip从第一积分器103的虚地105流出，以强制输出通过零向上。 [0107] 如图6所示，当正向限幅开始时，三角波V2的负峰值停止过零。当osc信号边缘发生延迟时可强制过零点。 [0108] 如图13中所示的图1300，这可以使V2的下降斜率变得更长，直到其过零为止。 [0109] 更具体地，图13示出了积分器104的输出信号，表示边缘延迟1303、1304(信号1301)以及没有边缘延迟(信号1302)。参考数字1305示意表示了强制过零。 [0110] 如图14所示，可通过比较器A2 111来检测过零点1305。 [0111] 因此，可以使用异步逻辑电路来延迟osc边缘。如图15所示为这种异步逻辑电路的状态转变图示1500。 [0112] 延迟逻辑的输入为osc信号和sign2信号。其输出为信号oscout，其在状态S1和S2时为高，而在状态S0和S3时为低。状态转变图1500与图11的相同，但是此时使用不同的输出信号。 [0113] 在正常运行情况下，在osc信号的上升沿期间，信号VT为正(sign2＝高)，而在osc信号的下降沿期间，信号VT为负(sign2＝低)。由于在osc的上升沿期间延迟逻辑总处于状态S0，而在osc的下降沿期间延迟逻辑总处于状态S2，因此输出信号oscout的边缘与osc信号的边缘重叠。此时，如果与图11中一样，在osc信号的下降沿期间积分器的输出VT为正(sign2＝高)，则延迟逻辑停留在状态S1。一旦VT过零，延迟逻辑则跳到状态S2并且接着立即到状态S3，因此导致oscout变低。以这种方式，oscout的下降沿将不再与osc的下降沿重叠，而是在检测到VT的过零点之前一直有延迟。 [0114] 图16所示的图示1600和图17中所示的图示1700示出了产生的限幅行为。 [0115] 如图所示，限幅期间积分器输出303、304保持与零接近，后置滤波器的输出801的滞后和二阶响应完全消失。 [0116] 在图18所示的图示1800和图19中所示的图示1900中，示出了对于不同输入信号值的积分器信号303、304以及forcehigh信号1801的特写。可以清楚地看出，积分器输出303、304在每个时钟周期期间都过零。 [0117] 在图18中输入信号比限幅极限大20％，且在图19中输入信号比限幅极限大40％。可以看出，forcehigh信号1801的占空比与过激励成比例，并且因此可以被用作对回路限幅多少的测量。 [0118] 特别地，在汽车音频系统中，可能需要：音频放大器能指示出输出信号何时超出特定失真水平，从而放大器前端的音频DSP可以相应地调整音量。可以根据forcehigh或forcelow信号的占空比测量来实现这种限幅/失真检测系统。 [0119] 本发明的实施例可以用于集成的D类音频功率放大器中，例如可用于集成的立体声单端D类音频放大器。 |
||||||
QQ群二维码
意见反馈
意见反馈