전류 소모를 줄인 증폭기 및 증폭 방법{Amplifier and amplification method for reducing current}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다. 도 1은 일반적인 증폭기를 적용한 부하 구동 시스템을 나타내는 일례이다. 도 2는 본 발명의 일실시예에 따른 증폭기를 적용한 부하 구동 시스템을 나타내는 일례이다. 도 3은 도 2의 증폭기의 구체적인 도면이다. 도 4는 도 3의 OTA부의 일례를 나타내는 회로도이다. 도 5는 도 2의 증폭기의 이득 특성과 위상 특성을 나타내는 그래프이다. 도 6은 도 3의 증폭기의 동작 설명을 위한 신호들의 타이밍도이다.
본 발명은 아날로그(analog) 입력 신호를 증폭하는 회로에 관한 것으로서, 특히, 출력 스테이지(stage)의 전류를 제어하여 전류 소모를 줄이는 증폭 회로 및 방법에 관한 것이다. 도 1은 일반적인 증폭기(110)를 적용한 부하(load) 구동 시스템(100)을 나타내는 일례이다. 상기 증폭기(110)는 입력 아날로그 신호(INPUT)를 증폭하여 출력하고, 증폭된 신호(OUTPUT)는 스위치(120)를 통하여 부하(130)에 전달된다. 상기 부하 구동 시스템(100) 구조는 TFT(Thin Film Transistor)-LCD(Liquid Crystal Display) 소스 드라이버(source driver)의 출력 채널 등과 같이 입력 아날로그 신호(INPUT)를 증폭하여 어떤 부하에 전달하고자 할 때 사용된다. 상기 부하(130)는 저항(resistance) 성분과 커패시턴스(capacitance) 성분을 포함한다. 상기 부하(130)에 존재하는 기생 성분들이 클수록 상기 증폭기(110)의 구동 능력은 증가되어야 하며, 이때 상기 증폭기(110)의 출력 특성은 해당 부하에 상응하여 일정 주파수 특성과 위상 특성을 만족시켜야 한다. 상기 증폭기(110)로서 클래스(class) AB 타입(type) 등과 같이 두 스테이지 이상으로 연결된(cascade) 연산 증폭기(operational amplifier)가 사용될 수 있다. 연산 증폭기에는 차동(differential) 증폭기 등과 같은 OTA(Operational Transconductance Amplifier) 회로, OTA 회로 출력을 버퍼링(buffering)하는 출력 스테이지 회로, 및 안정도를 증가시키기 위한 보상 커패시터(capacitor) 등이 포함되어 있다. 이와 같은 클래스 AB 타입의 연산 증폭기에 대해서는 일본특허 공개번호 '2001-160722'에도 잘 나타나 있다. 이와 같은 연산 증폭기의 회로는 목적하는 주파수 특성과 위상 특성 내에서 일정 슬루율(slew rate)과 안정도(stability)를 가지도록 설계된다. 특히, 도 1에서 상기 스위치(120)가 단락(closed) 되었을 때 상기 증폭기(110)가 구동해야할 부 하(130)를 감안하여 설계된다. 즉, 부하(130)가 커질수록 상기 증폭기(110) 출력의 위상 특성 및 주파수 특성은 나빠지므로, 상기 증폭기(110)는 구동해야할 부하(130)의 크기를 고려하여 설계될 수밖에 없다. 특히, 회로의 안정도(stability)를 위하여, 상기 연산 증폭기에 포함된 출력 스테이지 회로에서 소모되는 DC 전류는 부하(130)의 크기가 커짐에 따라 커질 수밖에 없다. 이와 같이, 상기 증폭기(110)가 상기 스위치(120)의 단락(closed) 시의 부하(130)의 크기를 고려하여 설계됨에 따라, 상기 스위치(120)가 개방(open) 되었을 때에도 상기 증폭기(110)에서는 불필요하게 소모되는 큰 전류가 유발된다. 특히, 상기 스위치(120)의 단락 시에 증폭기에 포함되는 출력 스테이지 회로에서 소모되는 DC(Direct Current) 전류에 해당하는 만큼, 상기 스위치(120)의 개방 시에도 똑같이 상기 출력 스테이지 회로에서 소모된다. 실질적으로, 상기 스위치(120)의 개방 시에는 상기 증폭기(110)가 부하를 구동하지 않으므로 상기 출력 스테이지 회로에서 소모되는 DC 전류가 상기 스위치(120)의 단락 시에 소모되는 DC 전류만큼 클 필요가 없다. 따라서, 종래의 증폭기(110)에서는 상기 스위치(120)의 개방 시에 많은 전류가 낭비되고 있다는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 부하가 존재할 때와 존재하지 않을 때 선택적으로 출력 스테이지 회로가 다르게 바이어스 되는 증폭기를 제공하는 데 있다. 본 발명이 이루고자 하는 다른 기술적 과제는, 전류 소모를 줄이기 위하여 부하가 존재할 때와 존재하지 않을 때 소모되는 DC 전류를 다르게 조절하는 아날로그 신호의 증폭 방법을 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 증폭기는, OTA(Operational Transconductance Amplifier)부, 바이어스 콘트롤부, 및 출력부를 구비하는 것을 특징으로 한다. 상기 OTA부는 입력 신호를 증폭하여 적어도 하나의 증폭된 신호를 출력한다. 상기 바이어스 콘트롤부는 적어도 하나의 바이어스 신호를 생성하고, 제어 신호에 응답하여 상기 적어도 하나의 증폭된 신호 및 상기 적어도 하나의 바이어스 신호 중 선택되는 신호들을 출력한다. 상기 출력부는 상기 선택된 신호들에 따라 그에 상응하는 출력신호를 생성한다. 상기 OTA부는 상기 출력부로부터 피드백되는 출력신호를 이용하여 상기 입력 신호를 증폭하는 것을 특징으로 한다. 상기 적어도 하나의 증폭된 신호는 제1 차동 신호 및 제2 차동 신호를 포함하고, 상기 바이어스 콘트롤부는 제1 바이어스 신호를 생성하고, 상기 제어신호의 논리 상태에 따라 선택적으로 상기 제1 차동 신호 또는 상기 제1 바이어스 신호를 출력하는 제1 바이어스 회로; 및 제2 바이어스 신호를 생성하고, 상기 제어신호의 논리 상태에 따라 선택적으로 상기 제2 차동 신호 또는 상기 제2 바이어스 신호를 출력하는 제2 바이어스 회로를 포함하는 것을 특징으로 한다. 상기 적어도 하나의 증폭된 신호는 제1 차동 신호를 포함하고, 상기 바이어스 콘트롤부는, 제1 바이어스 신호를 생성하고, 상기 제어신호의 논리 상태에 따라 선택적으로 상기 제1 차동 신호 또는 상기 제1 바이어스 신호를 출력하는 제1 바이어스 회로; 및 제2 바이어스 신호 및 제3 바이어스 신호를 생성하고, 상기 제어신호의 논리 상태에 따라 선택적으로 상기 제2 바이어스 신호 또는 상기 제3 바이어스 신호를 출력하는 제2 바이어스 회로를 포함하는 것을 특징으로 한다. 상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 아날로그 신호 증폭 방법은, 입력 신호를 증폭하여 적어도 하나의 증폭된 신호를 생성하는 단계; 적어도 하나의 바이어스 신호를 생성하는 단계; 제어 신호에 응답하여 상기 적어도 하나의 증폭된 신호 및 상기 적어도 하나의 바이어스 신호 중 선택되는 신호들을 출력하는 단계; 및 상기 선택된 신호들에 따라 그에 상응하는 출력신호를 생성하는 단계를 구비하는 것을 특징으로 한다. 상기 증폭 단계는 피드백되는 상기 출력신호를 이용하여 상기 입력 신호를 증폭하는 것을 특징으로 한다. 본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. 본 발명의 일실시예에 따른 증폭기(210)를 적용한 부하 구동 시스템(200)을 나타내는 일례가 도 2에 도시되어 있다. 도 2를 참조하면, 상기 부하 구동 시스템(200)은 증폭기(210), 스위치(220), 및 부하(230)를 포함한다. 상기 스위치(220)는 스위치 제어신호(SW)의 논리 상태에 따라 온(on) 또는 오프(off)된다. 상기 스위치(220)가 온 되면 상기 증폭기(210)의 출력(OUTPUT)이 상기 부하(230)로 전달되고, 상기 스위치(220)가 오프 되면 상기 증폭기(210)의 출력(OUTPUT)은 상기 부하(230)로 전달되지 못한다. 상기 증폭기(210)는 상기 스위치(220)의 오프 시에는 DC 전류를 적게 소모하도록 하기 위하여 제안되었다. 상기 스위치(220)의 오프 시에는 상기 증폭기(210)가 부하(230)를 구동하지 않으므로, 출력부(213)에서 소모되는 DC 전류가 상기 스위치(220)의 온 시에 소모되는 DC 전류만큼 클 필요가 없다. 따라서, 본 발명에 따른 상기 증폭기(210)는 상기 스위치 제어신호(SW)의 논리 상태에 따라서 상기 출력부(213)에서의 소모 전류가 다르게 조절된다. 이와 같은 부하 구동 시스템(200) 구조는, 입력 아날로그 신호(INPUT)를 증폭하여 부하를 구동하고자 하는 시스템에 모두 적용 가능하다. 상기 부하(230)는 저항 성분과 커패시턴스 성분을 포함할 수 있고, 어떤 회로의 입력단에 기생하는 성분들이거나, 증폭된 출력(OUTPUT)을 필요로하는 최종단에 접속된 성분들일 수 있다. 특히, 상기 부하 구동 시스템(200)은 TFT-LCD에서 액정 패널(panel) 구동을 위한 소스 드라이버 출력 채널 등에 이용될 수 있다. TFT-LCD에서는 구동시간의 약 30% 정도 동안 프리차지(precharge) 기간을 가지며, 이때에 출력 채널 증폭기가 부하를 구동하지 않는 것으로 알려져 있다. 이를 위하여 상기 증폭기(210)는 OTA(Operational Transconductance Amplifier)부(211), 바이어스 콘트롤부(bias control unit)(212), 및 출력부(213)를 구비한다. 상기 OTA부(211)는 입력 아날로그 신호(INPUT)를 증폭하여 적어도 하나의 증폭된 신호를 출력한다. 상기 바이어스 콘트롤부(212)는 적어도 하나의 바이어스 신호를 생성한다. 상기 바이어스 콘트롤부(212)는 스위치 제어신호(SW)에 응답하여 상기 적어도 하나의 증폭된 신호 및 상기 적어도 하나의 바이어스 신호 중 선택되는 신호들을 출력한다. 상기 출력부(213)는 상기 바이어스 콘트롤부(212)에서 선택된 신호들에 따라 그에 상응하는 출력신호(OUTPUT)를 생성한다. 상기 증폭기(210)에서 입력 아날로그 신호(INPUT)와 동일 위상의 버퍼링된 출력신호(OUTPUT)가 생성되도록 하기 위하여, 상기 OTA부(211)의 증폭 동작에는 상기 출력부(213)로부터 피드백되는 출력신호(OUTPUT)가 이용된다. 도 2의 증폭기(210)가 도 3에 구체적으로 도시되어 있다. 도 3을 참조하면, 상기 증폭기(210)는 두 스테이지 이상으로 연결된(cascade) 연산 증폭기(operational amplifier)로서, 클래스(class) AB 타입(type)일 수 있다. 즉, 상기 증폭기(210)에 포함된 OTA부(211)는 도 4와 같은 기본 차동 증폭기일 수 있고, 상기 출력부(213)는 P 형 MOSFET(P1) 및 N 형 MOSFET(N1)를 포함한다. MOSFET는 'Metal-Oxide-Semiconductor Field Effect Transistor'이다. 상기 OTA부(211)가 도 4와 같은 기본 차동 증폭기인 것으로 예를 들어 나타내었으나, 이에 한정되지 않고 이를 응용한 다른 형태의 트랜스컨덕턴스(transconductance) 증폭기일 수 있다. 도 3에 도시된 바와 같이, 상기 증폭기(210)에는 안정도를 증가시키기 위한 보상 커패시터들(C1, C2)을 더 포함될 수 있다. 상기 OTA부(211)로서 사용되는 도 4와 같은 트랜스컨덕턴스 증폭기는 제1 전 원(VDD)과 제2 전원(VSS) 사이에 P형 MOSFET들(P11, P12) 및 N형 MOSFET들(N11~N13)을 포함한다. 이와 같은 차동 증폭기의 동작은 잘 알려져 있다. 상기 OTA부(211)는 입력 신호(INPUT)를 VIN+단을 통하여 수신하고, 상기 출력부(213)로부터 피드백되는 출력신호(OUTPUT)를 VIN-단을 통하여 수신하여, 제1 차동 신호(VOUT-) 및 제2 차동 신호(VOUT+)를 생성한다. 주지된 바와 같이, 상기 제1 차동 신호(VOUT-) 및 상기 제2 차동 신호(VOUT+)는 서로 반전된 형태의 신호들이다. 상기 제2 차동 신호(VOUT+)는 회로 설계에 따라 사용되지 않을 수도 있다. 도 3에서 상기 바이어스 콘트롤부(212)는 제1 바이어스 회로(215) 및 제2 바이어스 회로(216)를 포함한다. 상기 제1 바이어스 회로(215)는 제1 바이어스 신호(VB1)를 생성하고, 상기 스위치 제어신호(SW)의 논리 상태에 따라 선택적으로 상기 제1 차동 신호(VOUT-) 또는 상기 제1 바이어스 신호(VB1)를 출력한다. 상기 제2 바이어스 회로(216)는 제2 바이어스 신호(VB2)를 생성하고, 상기 스위치 제어신호(SW)의 논리 상태에 따라 선택적으로 상기 제2 차동 신호(VOUT+) 또는 상기 제2 바이어스 신호(VB2)를 출력한다. 상기 스위치 제어신호(SW)가 논리 하이(high) 상태인 경우, 즉, 상기 스위치(220)가 온될 때에는 상기 제1 차동 신호(VOUT-) 및 상기 제2 차동 신호(VOUT+)가 상기 출력부(213)로 출력되고, 상기 스위치 제어신호(SW)가 논리 로우(low) 상태인 경우, 즉, 상기 스위치(220)가 오프될 때에는 상기 제1 바이어스 신호(VB1) 및 상기 제2 바이어스 신호(VB2)가 상기 출력부(213)로 출력된다. 상기 제1 바이어스 신호(VB1)는 상기 제1 차동 신호(VOUT-)보다 크고, 상기 제2 바이어스 신호(VB2)는 상기 제2 차동 신호(VOUT+) 보다 작은 것이 바람직하다. 상기 출력부(213)에 포함된 P형 MOSFET(P1)에서, 드레인/소스 전극 중 어느 하나는 제1 전원에 접속되며 다른 하나는 상기 출력신호(OUTPUT)가 생성되는 노드이다. 상기 P형 MOSFET(P1)의 게이트 전극은 상기 제1 바이어스 회로(215)의 출력을 수신한다. 즉, 상기 P형 MOSFET(P1)의 게이트 전극은 상기 스위치 제어신호(SW)에 따라 선택적으로 상기 제1 차동 신호(VOUT-) 또는 상기 제1 바이어스 신호(VB1)를 입력받는다. 스위치(220)가 온 될 때에는 상기 P형 MOSFET(P1)의 게이트 전극에 상기 제1 차동 신호(VOUT-)가 인가되므로 소스-드레인 전류량이 크고, 스위치(220)가 오프 될 때에는 상기 P형 MOSFET(P1)의 게이트 전극에 상기 제1 바이어스 신호(VB1)가 인가되므로 소스-드레인 전류량이 작다. 상기 출력부(213)에 포함된 N형 MOSFET(N1)에서, 드레인/소스 전극 중 어느 하나는 제2 전원(VSS)에 접속되며 다른 하나는 상기 출력신호(OUTPUT)가 생성되는 노드이다. 상기 N형 MOSFET(N1)의 게이트 전극은 상기 제2 바이어스 회로(216)의 출력을 수신한다. 즉, 상기 N형 MOSFET(N1)의 게이트 전극은 상기 스위치 제어신호(SW)에 따라 선택적으로 상기 제2 차동 신호(VOUT+) 또는 상기 제2 바이어스 신호(VB2)를 입력받는다. 스위치(220)가 온 될 때에는 상기 N형 MOSFET(N1)의 게이트 전극에 상기 제2 차동 신호(VOUT+)가 인가되므로 소스-드레인 전류량이 크고, 스위치(220)가 오프 될 때에는 상기 N형 MOSFET(N1)의 게이트 전극에 상기 제2 바이어스 신호(VB2)가 인가되므로 소스-드레인 전류량이 작다. 안정도를 증가시키기 위하여, 상기 제1 바이어스 회로(215) 출력 노드와 상기 출력신호(OUTPUT)가 생성되는 노드 사이에 제1 커패시터(C1)가 포함될 수 있고, 상기 제2 바이어스 회로(216) 출력 노드와 상기 출력신호(OUTPUT)가 생성되는 노드 사이에 제2 커패시터(C2)가 포함될 수 있다. 이와 같이, 상기 출력부(213)의 P형 MOSFET(P1) 및 N형 MOSFET(N1)의 게이트 전극들은 상기 스위치 제어신호(SW)의 논리 상태에 따라 바이어스 회로들(215, 216)로부터 다른 전압을 인가 받는다. 이에 따라 상기 출력부(213)는 인가된 전압에 상응하는 출력신호(OUTPUT)를 생성한다. 도 5와 같은 증폭기(210) 출력의 이득 특성과 위상 특성과 관련하여, 입력 신호(INPUT)의 저주파수에서 Ga로부터 시작되는 이득은 제1 폴(pole)(f1) 및 제2 폴(f2)에서 불연속적으로 감소한다. 본 발명에 따른 상기 증폭기(210)의 출력 특성은 스위치(220)가 온/오프 된다하더라도, 그에 상관없이 제1 폴(f1) 및 제2 폴(f2)의 변화가 거의 없는 특성을 나타낸다. 이에 따라 위상 마진(Phase Margin)도 거의 줄어들지 않는다. 특히, 스위치(220)의 온/오프에 따라 제2 폴(f2)의 변화가 거의 없다. 왜냐하면, 제2 폴(f2)의 크기는 [수학식 1]과 같이, P형 MOSFET(P1) 및 N형 MOSFET(N1)의 트랜스컨덕턴스 값(gm)에 비례하고 출력 노드의 부하의 크기 C L 에 반비례하기 때문이다. [수학식 1] f2 ∝ gm/C L 스위치(220)의 온 시에 차동 신호들(VOUT+, VOUT-)에 의하여 바이어스되는 P형 MOSFET(P1) 및 N형 MOSFET(N1)에 흐르는 출력 전류(Iout)는 크므로 이때 트랜스 컨덕턴스 값(gm)도 크다. 하지만, 스위치(220)의 온 시에 증폭기(210)가 구동하는 부하는 스위치(220)에 연결된 도 2의 부하(230)로서 매우 크다. 스위치(220)의 오프 시에 바이어스 신호들(VB1, VB2)에 의하여 바이어스되는 P형 MOSFET(P1) 및 N형 MOSFET(N1)에 흐르는 출력 전류(Iout)는 작으므로 이때 트랜스컨덕턴스 값(gm)도 작다. 하지만, 스위치(220)의 오프 시에 증폭기(210)가 구동하는 부하는 스위치(220)에 후속하는 큰 부하가 아니라 기생부하로서 매우 작다. 따라서, 스위치(220)의 오프 시에 출력부(213)에 흐르는 출력 전류(Iout)가 바이어스 신호들(VB1, VB2)에 의하여 작아지더라도, 증폭기(210)는 제2 폴(f2)이 거의 변화되지 않고 안정적으로 동작하는 출력 특성을 나타낸다. 도 6의 타이밍도를 참조하면, 스위치(220)가 논리 하이 상태로 되기 전에, 입력 신호(INPUT)는 OTA부(211)에서 증폭되지만, 출력부(213)에 바이어스 신호들(VB1, VB2)이 인가되므로, 출력부(213)에 흐르는 출력 전류(Iout)는 작다. 이때, 증폭기(210) 출력신호(OUTPUT)는 아직 부하(230)에 전달되지 않는다. 스위치(220)가 논리 하이 상태로 된 후에는, 출력부(213)에 차동 신호들(VOUT+, VOUT-)이 인가되고, 증폭기(210) 출력신호(OUTPUT)는 부하(230)에 전달되므로, 출력부(213)에 흐르는 출력 전류(Iout)는 커진다. 따라서, 스위치(220)의 오프 시에 흐르는 출력 전류가 스위치의 온 시에 흐르는 출력 전류와 같도록 설계되는 일반적인 증폭기에서보다 전류 소모가 작아진다. 한편, 도 3의 상기 제2 차동 신호(VOUT+)는 회로 설계에 따라 사용되지 않을 수도 있다. 이는 N 형 MOSFET(N1)의 게이트 전극이 일정 DC 전압을 인가받고 전류 원(current source)으로서 동작하는 구조이다. 이와 같은 구조에서, 스위치(220) 온 시에 출력부(213)의 N 형 MOSFET(N1)에 일정 바이어스 전압을 인가하기 위한 제3 바이어스 신호(VB3)가 더 필요하다. 상기 제2 바이어스 회로(216)는 상기 제3 바이어스 신호(VB3)를 더 생성할 수 있다. 이와 같은 경우에 있어서, 스위치(220) 온 시에 제2 바이어스 회로(216)로부터의 제3 바이어스 신호(VB3)가 출력부(213)의 N 형 MOSFET(N1)의 게이트 전극에 인가되는 것을 제외하면, 상기 증폭기(210)는 위에서 기술한 바와 똑같이 동작한다. 즉, 스위치(220)가 온될 때에는 상기 OTA부(211)로부터의 상기 제1 차동 신호(VOUT-) 및 제2 바이어스 회로(216)로부터의 상기 제3 바이어스 신호(VB3)가 상기 출력부(213)로 출력되고, 스위치(220)가 오프될 때에는 상기 제1 바이어스 신호(VB1) 및 상기 제2 바이어스 신호(VB2)가 상기 출력부(213)로 출력된다. 상기 제1 바이어스 신호(VB1)는 상기 제1 차동 신호(VOUT-)보다 크고, 상기 제2 바이어스 신호(VB2)는 상기 제3 바이어스 신호(VB3) 보다 작은 것이 바람직하다. 상기 P형 MOSFET(P1)의 게이트 전극은 상기 제1 바이어스 회로(215)의 출력을 수신한다. 즉, 상기 P형 MOSFET(P1)의 게이트 전극은 상기 스위치 제어신호(SW)에 따라 선택적으로 상기 제1 차동 신호(VOUT-) 또는 상기 제1 바이어스 신호(VB1)를 입력받는다. 스위치(220)가 온 될 때에는 상기 P형 MOSFET(P1)의 게이트 전극에 상기 제1 차동 신호(VOUT-)가 인가되므로 소스-드레인 전류량이 크고, 스위치(220)가 오프 될 때에는 상기 P형 MOSFET(P1)의 게이트 전극에 상기 제1 바이어스 신호(VB1)가 인가되므로 소스-드레인 전류량이 작다. 상기 N형 MOSFET(N1)의 게이트 전극은 상기 제2 바이어스 회로(216)의 출력을 수신한다. 즉, 상기 N형 MOSFET(N1)의 게이트 전극은 상기 스위치 제어신호(SW)에 따라 선택적으로 상기 제3 바이어스 신호(VB3) 또는 상기 제2 바이어스 신호(VB2)를 입력받는다. 스위치(220)가 온 될 때에는 상기 N형 MOSFET(N1)의 게이트 전극에 상기 제3 바이어스 신호(VB3) 인가되므로 소스-드레인 전류량이 크고, 스위치(220)가 오프 될 때에는 상기 N형 MOSFET(N1)의 게이트 전극에 상기 제2 바이어스 신호(VB2)가 인가되므로 소스-드레인 전류량이 작다. 위에서 기술한 바와 같이 본 발명에 따른 증폭기(210)에서는, 스위치 제어신호(SW)에 응답하여 출력부(213)의 바이어스가 다르게 조절된다. 바이어스 콘트롤부(212)는 상기 스위치 제어신호(SW)의 논리 상태에 따라 선택적으로 OTA부(211)에서 증폭된 신호 또는 자체적으로 생성한 바이어스 신호를 상기 출력부(213)에 인가한다. 이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 증폭기에서는, 부하가 존재하지 않을 때에는 소모되는 DC 전류가 작아지므로 전류 소모를 줄일 수 있고, 이에 따라 TFT-LCD를 위한 소스 드라이버 출력 채널 등에 이용될 때 소비 전력을 감소시킬 수 있는 효과가 있다. |
