本发明的实施例在附图中被示出并且在随后的描述中被进一步阐 述。其中分别以示意性的形式：
图1示出了待控制的电路连同控制电路的例子的总体视图，该控 制电路具有输入级和输出级；
图2示出了具有本发明的元件的例子的输入级的电路图；
图3示出了具有本发明的元件的例子的驱动级的电路图；及
图4示出了作为控制电流的函数的控制电路输出信号。
图1示出了连同待控制的电子电路12和电路14的控制电路10， 该电路14提供电路12的输出电流的一个基本值(Basiswert)。电路12 具有输出端A和输出端B，其中输出端A、B例如可以被分配给DVD 设备的读通道或者写通道。
输出端A由电流镜16馈电，该电流镜具有一个控制支路18和一 个功率支路20。支路18、20的每一个都具有一个欧姆电阻22、24以及 一个晶体管26、28，其中控制支路18的晶体管26被连接为二极管。控 制支路18与一个第一输出晶体管30的和一个控制电流晶体管32的工 作电流区段一同串联地位于供电电位34和参考电位36之间。此外，一 个欧姆电阻38还可以被组合到该串联电路中。一个第二电流镜40为输 出端B馈电并且被一个第二输出晶体管42控制。电流镜40如电流镜 16那样被构造，并且由此具有带一个欧姆电阻46和一个晶体管二极管 48的控制支路44以及带一个欧姆电阻52和一个晶体管54的功率支路 50。
一个第三输出晶体管56与电流镜16和40并联地位于供电电位34 和控制电流晶体管32之间。控制电路10输出三个控制信号Ua、Ub和 Uc，其中Ua控制第一输出晶体管30，Ub控制第二输出晶体管42，并 且Uc控制第三输出晶体管56。输出晶体管30、42和56例如为另外的 上面提及的电流开关。在输出端A上的输出电流与电压Ua和Uc的差 相关。类似地，在输出端B上的输出电流与电压Ub和Uc的差相关。 在输出端A上的输出电流和在输出端B上的输出电流的基本值借助控 制电流晶体管32来调节。为此，电路14通过端子58而被输入一个控 制信号，并且借助放大器57被放大因数B。该控制信号例如是一个控 制电流-基本值Iref在电阻59上的电压降。随后，电流I1流过控制电流 晶体管32，该电流比Iref大一个放大因数B。
如已经提及的那样，在DVD设备中，被接通的输出电流的曲线形 状是重要的。电压Ua、Ub和Uc以及电压差Ua-Uc对于输出端A 具有对曲线形状的重要影响，并且Ub-Uc对于输出端B具有对曲线 形状的重要影响。其优化的值与控制电流Iref的大小或者与在输出端A 和/或输出端B上的输出电流的大小相关。控制电路10被这样设计，使 得电压Ua、Ub和Uc与被设定的输出电流相关地被调节。借助晶体管 60和62产生与控制电流-基本值Iref成比例的控制电流Ich1和Ich2， 并且输送给控制电路10。为此，晶体管60和62的传导段分别连同一个 电阻64、66连接在参考电位36和控制电路10的输入端之间，其中这 些晶体管60、62的控制端子通过放大器57作为控制电流-基本值Iref 的函数被控制。
控制电路10具有两个输入端68和70，通过这些输入端，输入信 号IN和/或NIN可以被输送给控制电路10的输入级72。输入级72由 此形成信号CE和NCE，这些信号被输送给驱动级74。驱动级由这些信 号CE和NCE以及控制电流Ich1和Ich2形成控制电压Ua、Ub和Uc。
图2示出了输入级72的电路图，其具有输入端68和70、供电电 压端子76、放大器元件78以及部分电路80，其中放大器元件78具有 工作电流区段和控制端子82，并且其中部分电路80将偏压Ubias施加 到控制端子82上，并且其中输入端68通过输入信号电阻84与控制端 子相连接。由部分电路80提供的偏压不但与位于供电电压端子76上的 供电电压不相关，而且也与放大器元件78的电流增益不相关。替代两 个输入端68、70，输入级也可以具有仅仅一个输入级68，以便处理“单 端”信号。
部分电路80具有由晶体管88和电阻90构成的电流源86、第一晶 体管92、电流镜94、由第一电阻96、被连接为二极管的第二晶体管98 的工作电流区段以及第二电阻100构成的第一串联电路、由第三晶体管 102和第四晶体管104的工作电流区段以及第三电阻106构成的第二串 联电路，该第三电阻106具有与第二电阻100相同的值。电流源86被 连接到供电电位端子76上。第一晶体管92将由电流源86提供的电流 I0分为基极电流IB和集电极电流I0-IB。第一串联电路位于接收集电 极电流I0-IB的第一节点和一个参考电位端子110之间。
第二串联电路位于供电电位端子76和参考电位端子110之间。第 二晶体管98具有与第三晶体管102和第四晶体管104相同的特性。第 三晶体管102的基极112被连接到第一节点108上并且与电流镜94一 同从第一节点108拉出基极电流IB的n倍。在第三晶体管102和第四 晶体管104之间的第二节点114通过偏置电阻116和输入信号电阻84 与输入端84相连接，其中位于偏置电阻116和输入信号电阻84之间的 第三节点与放大器元件78的控制端子82相连接。放大器元件78的工 作电流区段传导第一晶体管92的集电极电流I0-IB的m倍。偏置电阻 116具有第一电阻96和第二电阻100的值的和的m等分的n+1倍。第 五晶体管120的工作电流区段位于第三节点118和参考电位端子110之 间。第五晶体管120的控制端子122与第三晶体管102的基极112相连 接。
如开始所提及的那样，放大器元件78的基极在已知的控制电路中 通过一个大电阻与一个内部的电压源相连接。放大器元件78的电流增 益的改变于是通过基极电流的改变引起在第三节点118上的偏压Ubias 的明显的改变。
借助所建议的电路，在第三节点118上的偏压与在供电电压端子 76上的供电电压以及放大器元件78的电流增益不相关。这由以下的关 系得到。
电流源86提供电流I0。第一晶体管92具有相应的基极电流IB， 该电流借助具有电流变换比n的电流镜94被提高到n*IB，并且在第一 节点108上被减去。电流镜94例如由晶体管126、128、130、132和电 阻134、136构成，它们以所示的方式彼此相连接。对于在第一节点108 上的电压U1，有：
U1＝(I0-(n+1)IB)R0+UBE+(I0-(n+2)IB)R1，
其中R0是第一电阻96的值，R1是第三电阻100的值并且UBE是第三 晶体管102的基极-发射极电压。
因为根据前提晶体管98、102和104是相同的，所以对于在第二节 点114上的电压U2有：
U2＝U1-UBE
  ＝(I0-(n+1)IB)R0+(I0-(n+2)IB)R1
  ＝I0(R0+R1)-IBR1-(n+1)(R0+R1)Ib 于是有，当第一晶体管92具有与在图2中被实现为单个晶体管的放大 器元件78相同的特性时，一个电流源144提供电流m*I0并且输入端 68开路(offen)，对于在第三节点118上的偏压Ubias有：
Ubias＝U2+m Rbias IB
     ＝I0(R0+R1)-(n+1)(R0+R1)IB+m Rbias IB
在此，Rbias是所述偏置电阻116的值，并且它被这样设计，使得 Rbias＝((n+1)/m)(R0+R1)。于是有Ubias＝I0(R0+R1)并且由此如 所希望的那样与供电电压和电流增益不相关。
在一种构型中，输入级72具有一个带有一个另外的工作电流区段 和一个另外的控制端子137的另外的放大器元件135以及一个另外的输 入端70，其中位于第三晶体管102和第四晶体管104之间的第二节点 114通过一个另外的偏置电阻139和一个另外的输入信号电阻141与该 另外的输入端70相连接。在另外的偏置电阻139和另外的输入信号电 阻141之间的第四节点138与该另外的放大器元件135的另外的控制端 子137相连接。该另外的放大器元件135的工作电流区段传导第一晶体 管92的集电极电流I0-IB的m倍，并且该另外的偏置电阻139具有第 一电阻96和第二电阻100的值之和的m等分的n+1倍。晶体管143对 于第二输入端70是与第一输入端68的第五晶体管122对称的对称物。
这种输入级72由于内建的偏压生成和电平限制不但适合于差分输 入信号如在宽的偏移电压区域(从0V至2.5V)中的LVDS、LNPECL 而且也适合于单端信号如CMOS、TTL和RS-422。在此，在开路的输 入端无需外部的电容用于阻隔。通过端子140和142，输出信号CE和/ 或NCE被传送给随后的驱动级74。端子140和142通过电流源144和 146与供电电位端子76相连接。它们如电流源86那样各由一个电阻148、 150和一个晶体管152、154构建，并且提供电流m*I0。电流源144和 146与电流源86一同被控制电流源151控制。
以下将参照附图3阐述驱动级74。信号CE和/或NCE通过差分放 大器158被向四路开关160输送，该四路开关通过控制装置162来操纵。 差分放大器158由两个晶体管164、166组成，它们通过一些另外的晶 体管168、170、…、178和电阻180、182、…、186被连接到供电电位 76上，并且它们的控制端子与输入级72的端子140、142相连接。输入 级72的输出信号CE和/或NCE由此通过差分放大器158被转变为差分 信号。所连接的四路开关(Quad-开关)160引起输入信号至图1中的输 出端A或B的电流开关的切换。
四路开关60由第一对晶体管188、190和第二对晶体管192、194 构成。第一对的晶体管188、190的发射极彼此相连接并且与差分放大 器158的第一输出端196相连接。类似地，第二对的晶体管192、194 的发射极彼此相连接并且与差分放大器158的第二输出端198相连接。 第一对的第一晶体管连同第二对的第二晶体管194通过控制装置162的 信号ELA控制，并且第一对的第二晶体管190连同第二对的第一晶体 管192通过控制装置162的信号ELB控制。第一对的第一晶体管188 的输出端200通过一个电阻202与参考电位110相连接并且控制一个第 一互补射极跟随器204，该射极跟随器提供输出信号Ua。第一对的第二 晶体管190的输出端206也通过一个电阻208与参考电位110相连接并 且控制一个第二互补射极跟随器210，该射极跟随器提供输出信号Ub。 第二对晶体管的晶体管192、194的输出端彼此相连接并且通过一个电 阻212与参考电位110相连接。它们控制一个第三互补射极跟随器214， 该射极跟随器提供输出信号Uc。互补射极跟随器204、210、214例如 能够在DVD设备的高的写电流情况下驱动图1中的输出晶体管30、42 和56的相对大的基极电流。
三个互补的射极跟随器204、210、214同样地由晶体管216a、 218a、…、226a；216b、218b、…、226b；216c、218c、…、226c以及 电阻228a、230a；228b、230b；228c、230c构造，并且用于或者通过供 电电位76或者通过参考电位110确定输出信号Ua、Ub和Uc。
驱动级74由此经过差分放大器158的输入端将图2中的放大器元 件78、130的至少一个输出信号CE、NCE放大，并且经过四路开关160 为驱动级74的一个第一输出支路和/或为驱动级74的一个另外的输出支 路提供差分输出信号，其中一个输出支路各具有一个互补的射极跟随器 204、210、214。
在图1中的输出端A或B上的所接通的电流在具体的电路技术构 型的框架内可以在0至大约500mA的电流范围内变化，并且应该对于 整个电流区域都显示出短的上升和下降时间(＜1nsec)和最小化的过振 荡(＜5％)。为此必须的是，控制信号Ua、Ub、Uc的幅度和偏移电压 对于图1中的输出晶体管30、42和56是可变化的并且与控制电流-基 本值Iref成比例。
在图3中示出的构型中，驱动级74被输送控制电流Ich1和Ich2， 它们与图1中的电子电路14的电流Iref相关。驱动级74根据这些控制 电流Ich1、Ich2改变其输出信号Ua、Ub、Uc。为此，第一控制电流Ich1 通过由晶体管174、178构成的电流镜在节点232上被加到一个恒流源 234的为差分放大器158供电的恒定的横向电流(Querstrom)Ibg1上。 在电阻202、208、212上的压降以及由此电压差(Ua-Uc)或者(Ub -Uc)于是与Iref成比例并且由此也与在图1中的输出端A和/或输出 端B上的输出电流成比例。
第二控制电流Ich2通过由在一个控制支路中的晶体管236、238和 电阻240以及由晶体管222a和电阻230a或者晶体管222b和电阻230b 或者晶体管222c和电阻230c构成的一些功率支路中的一个构成的另外 的电流镜，控制为射极跟随器204、210、214供电的电流，使得电流Ich2 与在输出端A和/或B上的输出电流成比例地提高输出信号Ua、Ub、 Uc。
为此，电流Ich2被加到恒流源242的恒定电流Ibg2上。随着在图 1中的输出端A和/或B上的输出电流的增大，在电阻228a、228b和228c 上的增大的电压降于是引起了信号Ua、Ub、Uc的上升。通过借助输出 电流的值改变在图1中的输出晶体管30、42和56上的控制电压Ua、 Ub、Uc和差(Ua-Uc，Ub-Uc)，实现了在图1中的电子电路12的 输出端A和/或B上的输出电流的曲线形状保持在输出电流的整个值区 域上。
借助控制电流Iref，同时通过在图1中的控制电流晶体管32调节对 于相应的通道(A和/或B)的输出电流的基本值。
图4示出了这些基极电位Ua、Ub、Uc作为控制电流Iref的函数的 示意性视图。虚线说明了信号Ua、Ub和Uc的低电平V1的一个基本值， 该基本值在所说明的电路中取
V1＝Ibg2*(电阻228a、228b或者228c的值)+2UBE.
类似地，虚线246说明了信号Ua、Ub或Uc的高电平V2的一个 基本值，该基本值通过所介绍的电路得到为
V2＝Ibg1*(电阻202、208或者212的值)。
实线248和250说明了，V1和V2如何在所介绍的电路中作为控制电流 -基本值Iref的函数而变化。在此，d_V1计算为
d_V1＝Ich2*(电阻228a、228b或者228c的值)，
并且d_V2计算为
d_V2＝Ich1*(电阻值202、208、212)+Ich2*(电阻值228a、228b、228c)。