[0015]添付の図面を参照しながら本開示の様々な態様について以下でより十分に説明する。ただし、本開示は、多くの異なる形態で実施され得、本開示全体にわたって提示する任意の特定の構造または機能に限定されるものと解釈されるべきではない。むしろ、これらの態様は、本開示が周到で完全になり、本開示の範囲を当業者に十分に伝えるように与えられる。本明細書の教示に基づいて、本開示の範囲は、本開示の他の態様とは無関係に実装されるにせよ、本開示の他の態様と組み合わされるにせよ、本明細書で開示する本開示のいかなる態様をもカバーするものであることを、当業者は諒解されたい。たとえば、本明細書に記載の態様をいくつ使用しても、装置は実装され得、または方法は実施され得る。さらに、本開示の範囲は、本明細書に記載の本開示の様々な態様に加えてまたはそれらの態様以外に、他の構造、機能、または構造および機能を使用して実施されるそのような装置または方法をカバーするものとする。本明細書で開示する本開示のいずれの態様も、請求項の1つまたは複数の要素によって実施され得ることを理解されたい。

[0016]添付の図面に関して以下に記載する発明を実施するための形態は、本発明の例示的な態様を説明するものであり、本発明が実施され得る例示的な様態のみを表すものではない。この説明全体にわたって使用する「例示的」という用語は、「例、事例、または例示の働きをすること」を意味し、必ずしも他の例示的な態様よりも好ましいまたは有利であると解釈されるべきではない。発明を実施するための形態は、本発明の例示的な態様の完全な理解を与える目的で具体的な詳細を含む。本発明の例示的な態様はこれらの具体的な詳細なしに実施され得ることが当業者には明らかであろう。いくつかの例では、本明細書で提示する例示的な態様の新規性を不明瞭にしないように、よく知られている構造およびデバイスをブロック図の形式で示す。本明細書および特許請求の範囲において、「モジュール」および「ブロック」という用語は、説明する動作を実施するように構成されたエンティティを示すために互換的に使用され得る。

[0017]図1に、本開示の技法が実装され得るワイヤレス通信デバイス100の設計のブロック図を示す。図1は例示的なトランシーバ設計を示している。概して、送信機および受信機中の信号の調整は、増幅器、フィルタ、アップコンバータ、ダウンコンバータなどの1つまたは複数の段によって実施され得る。これらの回路ブロックは、図1に示された構成とは異なって構成され得る。さらに、図1に示されていない他の回路ブロックも、送信機および受信機において信号を調整するために使用され得る。別段に記載されていない限り、図1、または図面における他の図におけるいかなる信号も、シングルエンドまたは差分のいずれかであり得る。また、図1中のいくつかの回路ブロックが省略され得る。

[0018]図1に示された設計では、ワイヤレスデバイス100は、トランシーバ120とデータプロセッサ110とを含む。データプロセッサ110は、データとプログラムコードとを記憶するためのメモリ(図示せず)を含み得る。トランシーバ120は、双方向通信をサポートする送信機130と受信機150とを含む。概して、ワイヤレスデバイス100は、任意の数の通信システムおよび周波数帯域のための任意の数の送信機および/または受信機を含み得る。トランシーバ120の全部または一部分が、1つまたは複数のアナログ集積回路(IC)、RF IC(RFIC)、混合信号ICなどの上に実装され得る。

[0019]送信機または受信機が、スーパーヘテロダインアーキテクチャまたは直接変換アーキテクチャを用いて実装され得る。スーパーヘテロダインアーキテクチャでは、信号が、複数の段において無線周波数(RF)とベースバンドとの間で、たとえば、ある段ではRFから中間周波数(IF)に、次いで受信機のための別の段ではIFからベースバンドに、周波数変換される。直接変換アーキテクチャでは、信号が、1つの段においてRFとベースバンドとの間で周波数変換される。スーパーヘテロダインアーキテクチャと直接変換アーキテクチャは、異なる回路ブロックを使用し、および/または異なる要件を有し得る。図1に示された設計では、送信機130および受信機150は、直接変換アーキテクチャを用いて実装される。

[0020]送信経路では、データプロセッサ110は、送信されるべきデータを処理し、送信機130にIおよびQアナログ出力信号を与える。図示の例示的な実施形態では、データプロセッサ110は、さらなる処理のために、データプロセッサ110によって生成されたデジタル信号をIおよびQアナログ出力信号、たとえば、IおよびQ出力電流に変換するための、デジタルアナログ変換器(DAC)114aおよび114bを含む。

[0021]送信機130内で、低域フィルタ132aおよび132bが、それぞれIおよびQアナログ出力信号をフィルタ処理して、前のデジタルアナログ変換によって生じた不要な画像を除去する。増幅器(アンプ)134aおよび134bが、それぞれ低域フィルタ132aおよび132bからの信号を増幅し、IおよびQベースバンド信号を与える。アップコンバータ140が、送信(TX)局部発振(LO)信号生成器190からのIおよびQ TX LO信号とともにIおよびQベースバンド信号をアップコンバートし、アップコンバートされた信号を与える。フィルタ142が、アップコンバートされた信号をフィルタ処理して、周波数アップコンバージョンによって生じた不要な画像、ならびに受信周波数帯域における雑音を除去する。電力増幅器(PA)144が、フィルタ142からの信号を増幅して、所望の出力電力レベルを取得し、送信RF信号を与える。送信RF信号は、デュプレクサまたはスイッチ146を通してルーティングされ、アンテナ148を介して送信される。

[0022]例示的な実施形態では、PA144は本開示の技法を使用して設計され得る。たとえば、PA144は調整可能利得を与えられ得、PA144中のバイアス電圧および/または1つまたは複数の切替え可能キャパシタが本開示の技法に従って与えられ得る。ただし、本明細書で開示する技法は、図1に示されたような電力増幅器での実装形態に制限される必要がなく、概して、何らかのシステム中の増幅器、たとえば、オーディオ増幅器または他のタイプの増幅器を設計するために適用され得ることに留意されたい。そのような代替の例示的な実施形態は、本開示の範囲内に入ることが企図される。

[0023]受信経路では、アンテナ148は、基地局によって送信された信号を受信し、受信RF信号を与え、受信RF信号は、デュプレクサまたはスイッチ146を通してルーティングされ、低雑音増幅器(LNA)152に与えられる。受信RF信号は、LNA152によって増幅され、フィルタ154によってフィルタ処理されて、望ましいRF入力信号が取得される。ダウンコンバージョンミキサ161aおよび161bが、フィルタ154の出力を受信(RX)LO信号生成器180からのIおよびQ RX LO信号(すなわち、LO_IおよびLO_Q)と混合して、IおよびQベースバンド信号を生成する。IおよびQベースバンド信号は、増幅器162aおよび162bによって増幅され、さらに低域フィルタ164aおよび164bによってフィルタ処理されて、IおよびQアナログ入力信号が取得され、IおよびQアナログ入力信号はデータプロセッサ110に与えられる。図示の例示的な実施形態では、データプロセッサ110は、アナログ入力信号を、データプロセッサ110によってさらに処理されるべきデジタル信号に変換するためのアナログデジタル変換器(ADC)116aおよび116bを含む。

[0024]TX LO信号生成器190は、周波数アップコンバージョンのために使用されるIおよびQ TX LO信号を生成する。RX LO信号生成器180は、周波数ダウンコンバージョンのために使用されるIおよびQ RX LO信号を生成する。各LO信号は、特定の基本周波数をもつ周期信号である。PLL192が、データプロセッサ110からタイミング情報を受信し、LO信号生成器190からのTX LO信号の周波数および/または位相を調整するために使用される制御信号を生成する。同様に、PLL182が、データプロセッサ110からタイミング情報を受信し、LO信号生成器180からのRX LO信号の周波数および/または位相を調整するために使用される制御信号を生成する。

[0025]図2に、調整可能利得を有する増幅器の従来技術実装形態201を示す。図2では、増幅器201が、出力電圧OUTを生成するために入力電圧INを増幅するために与えられる。いくつかの実装形態では、増幅器201は、たとえば、図1における要素144に関して説明したように、たとえば、通信媒体を介した送信のために信号を増幅するように構成された無線周波数(RF)電力増幅器(PA)であり得る。効率を最適化するために、増幅器201は、たとえば、変動するチャネル状態に基づいて必要とされ得るように、複数の利得モードで与えられ得る。特に、第1のまたは高利得モードでは、増幅器201は、OUTを生成するために入力電圧INに高レベルの利得を与え得、第2のまたは低利得モードでは、増幅器201は、INに低レベルの利得を与え得る。

[0026]高利得モードが低利得モードよりも大きいDC電力消費を必要とし得るので、そのような高利得が必要とされるときのみ、高利得モードで増幅器201を動作させることが望ましい。説明の目的で2つの利得モード(たとえば、「第1の」および「第2の」)について説明したにすぎず、調整可能利得を有する増幅器のいくつかの実装形態は、以下でさらに説明するように、任意の数の利得モードを組み込み得ることに留意されたい。

[0027]図2は、複合増幅器201の実装形態201.1をさらに示しており、それぞれの並列結合増幅器210.1〜210.Mをオンまたはオフにすることによって複数の利得モードが選択され得る。特に、有効化された増幅器210.1〜210.Mの数に応じて、複合増幅器201.1の全体的利得が調整され得る。このようにして、増幅器201.1のための調整可能利得は、「調整可能サイズ」を使用して実装されるものとして理解され得る。特に、並列結合増幅器210.1〜210.Mの有効化または無効化は、複合増幅器201.1の「サイズ」を効果的に調整し、それにより複合増幅器201.1の全体的利得を調整することが、理解され得る。

[0028]本明細書および特許請求の範囲において、「複合増幅器」という用語は、調整可能利得を用いて出力電圧を生成するために入力電圧を増幅するように構成された(201.1などの)エンティティを示し得、「増幅器」という用語は、出力電圧を生成するために電圧を増幅および入力するように同じく構成された、(210.1〜210.Mのいずれかなどの)エンティティを示し得る。例示的な実施形態では、複合増幅器が、並列に結合された複数の増幅器を含み得る。201.1は、説明の目的で示されているにすぎず、本開示の範囲を、構成要素増幅器210.1〜210.Mの特定の実装形態に限定するものではなく、また、本開示の範囲を、調整可能利得を生成するために構成要素増幅器を互いに結合する特定の様式に限定するものでもないことに留意されたい。

[0029]図3に、調整可能利得を有する複合増幅器201.2を生成するために組み合わされた複数の並列結合増幅器210.1〜210.Mの特定の実装形態を示す。図3は、説明の目的で示されているにすぎず、本開示の範囲を特定のタイプの構成要素増幅器、たとえば、2カスコード増幅器に限定するものではないことに留意されたい。

[0030]図3では、並列結合増幅器210.1〜210.Mの各々がマルチカスコード回路トポロジーまたは構成を採用する。マルチカスコード回路トポロジーは、本明細書では「マルチスタック」増幅器トポロジーと呼ばれることもあることに留意されたい。たとえば、mが、両端値を含む1からMまでの任意のインデックスである、増幅器210.mが、調整可能利得増幅器201.2の入力電圧INに結合された、入力トランジスタNIN.mを含む。トランジスタN1.mおよびN2.mが、カスコード構成においてトランジスタNIN.mのドレインに結合される。特に、「第1のカスコードトランジスタ」も示された、トランジスタN1.mは、出力電圧OUTに結合されたドレインと、「第2のカスコードトランジスタ」も示された、トランジスタN2.mのドレインに結合されたソースとを有する。N2.mは、NIN.mのドレインに結合されたソースを有する。

[0031]N1.mおよびN2.mのゲートは、それぞれバイアス電圧VB1.mおよびVB2.mに結合され、バイアス電圧は、マルチカスコード増幅器210.mのための適切な利得特性を与えるように選定され得る。たとえば、一実装形態では、VB1.mはVB2.mよりも大きいことがある。さらに、N1.mおよびN2.mのゲートに、それぞれAC結合キャパシタC1.mおよびC2.mが結合され、AC結合キャパシタは、カスコードトランジスタのゲートをAC接地に結合する。マルチカスコード増幅器210.1〜210.Mの他のものの要素は、図3において標示されていないが、増幅器210.mに関して説明した要素と同様の機能を実施し得ることに留意されたい。

[0032]図3では、増幅器201.2に調整可能利得を与えるために、好適な複数のマルチカスコード増幅器210.1〜210.Mがオンに(または「有効化」)され得、マルチカスコード増幅器の残りが同時にオフに(または「無効化」)され得ることが諒解されよう。このようにして、複合増幅器201.2は、有効化された増幅器の数とともに増加する利得をINに与える。

[0033]図4に、複合増幅器201.2が調整可能利得を有し得るように、マルチカスコード増幅器のうちの1つ210.mがそれによってオフにされる、例示的な技法を示す。特に、第1のカスコードトランジスタN1.mと第2のカスコードトランジスタN2.mの両方のゲート電圧が接地される(または図4に示されているように、0Vに結合される)。これが、名目上トランジスタN1.mおよびN2.mをオフにし、したがって増幅器210.mをオフにすることが諒解されよう。増幅器210.mはこのようにして明確にオフにされ得るが、他の増幅器210.1〜(図3において標示されていない)210.m−1または(図3において標示されていない)増幅器210.m+1〜210.Mのいずれかまたはすべてが依然としてオンにされていることがあることに留意されたい。

[0034]210.mの第1および第2のカスコードトランジスタのゲート電圧が、上記で説明した様式で接地に連結されたとき、いくつかの問題が起こり得ることが諒解されよう。たとえば、他の増幅器(たとえば、210.1〜210.m−1および/または210.m+1〜210.Mのいずれか)が依然としてアクティブであると仮定すると、(たとえば、図4に示された例示的な事例では3.5Vに等しい、レール電圧VDDに近い)高電圧がN1.mのドレインに依然として存在し得る。(同じくN1.mのドレインに結合された)OUTが高電圧にある場合、N1.mのドレイン(「D」)とゲート(「G」)の両端間に、ならびにそれのドレイン(「D」)とソース(「S」)の両端間に、大きい電圧差が存在し得る。N1.mの両端間でOUTによって引き起こされる高電圧降下は、たとえば、そのような電圧降下が、許容される最大電圧降下のためのデバイス仕様を超えるとき、デバイスの破壊を望ましくなく引き起こし得る。たとえば、そのような状況は、0.18μmデバイスが3.5V電源で使用されるとき、または0.65μmデバイスが1.8V電源で使用されるときなど、起こり得る。

[0035]これらの問題に対処するための技法を与えること、たとえば、調整可能利得増幅器におけるデバイスの破壊を防ぐことが望ましいであろう。

[0036]図5に、本開示による、デバイスをオンまたはオフにするようにマルチカスコード増幅器510.mを構成するための技法の例示的な実施形態500を示す。マルチカスコード増幅器510.mは、調整可能利得複合増幅器を実装するために同様の技法を採用する他のマルチカスコード増幅器(たとえば、510.1〜510.m−1および/または510.m+1〜510.M)と並列に結合され得ることに留意されたい。図5は、説明の目的で示されているにすぎず、本開示の範囲を図示の特定の例示的な実施形態に限定するものではないことに留意されたい。

[0037]図5では、第1のカスコードトランジスタN1.mに与えられるゲート電圧は、増幅器510.mがオンにされるのかオフにされるのかに応じて、2つの値の間で選択可能である。特に、510.mがオンにされたとき、N1.mおよびN2.mのゲート電圧は、それぞれVB1.mおよびVB2.mである。例示的な実施形態では、VB1.mおよびVB2.mは、当業者によって理解されるように、マルチカスコード回路動作のためにトランジスタN1.mおよびN2.mをオンにするのに十分な「ターンオン」電圧に対応する。

[0038]510.mがオフにされたとき、N1.mおよびN2.mのゲート電圧は、それぞれVB1.m*およびVB2.m*Vであり、VB1.m*およびVB2.m*は、それぞれ第1および第2のカスコードトランジスタN1.m、N2.mのための第1および第2のターンオフ電圧に対応する。例示的な実施形態では、第1のターンオフ電圧VB1.m*は、N1.mの両端間のドレインゲート間(Vdg)電圧を低減するように選定される。特に、VB1.m*およびVB2.m*は、第1のカスコードトランジスタN1.mおよび第2のカスコードトランジスタN2.mの端子の両端間の電圧降下、たとえば、ドレインゲート間(Vdg)電圧およびドレインソース間(Vds)電圧を、同時に最小限に抑えるように特別に選定された「最適」ターンオフ電圧であり得る。

[0039]図6を参照しながら、本開示による、510.m中の回路のための例示的なターンオフ電圧について以下で説明する。例示的な電圧レベルは、単に例として与えられており、本開示の範囲を図示の特定の電圧に限定するものではないことが諒解されよう。

[0040]図6では、OUTが、3.5Vの例示的なVDDに結合される。N1.mのゲートは、VB1.m/VB1.m*=2.9V/2.0Vに結合され、第1の電圧2.9VはN1.mのための例示的なターンオン電圧であり、第2の電圧2.0Vは例示的なターンオフ電圧である。N2.mのゲートは、VB2.m/VB2.m*V=1.9V/0Vに結合され、第1の電圧1.9VはN2.mのための例示的なターンオン電圧であり、第2の電圧0Vは例示的なターンオフ電圧である。VB1.m*を2Vに設定することによって、510.mがオフにされたとき、N1.mのドレインゲート間電圧(Vdg)は、(たとえば、図4に示された実装形態によるものとして)N1.mが接地された場合の3.5Vとは対照的に、1.5Vであることに留意されたい。さらに、N1.mのソース電圧も、(トランジスタN2.mのゲート電圧が接地されるので)N2.mを通る電流の流れがないことにより、N1.mのゲートソース間電圧(Vgs)が0Vに維持されることになるので、2Vとなる。したがって、N1.mのドレインソース間電圧(Vds)も1.5Vである。これらの例示的な電圧設定に照らして、トランジスタN1.mおよびN2.mの両端間の端子間電圧降下が2V以下に制限され、これは、3.5VのVDDよりも著しく低いことが諒解されよう。

[0041]本開示に照らして、第1のカスコードトランジスタN1.mのためのターンオフ電圧が最適ターンオフ電圧範囲からあらかじめ選択され得ることを、当業者は諒解されよう。特に、最適ターンオフ範囲は、カスコードトランジスタのいずれかの両端間のすべての端子間電圧降下が、そのようなトランジスタがサポートすることができる最大電圧降下よりも小さくなり、好ましくは実質的なマージンだけそのような最大電圧降下よりも小さくなることを引き起こすであろう、N1.mに印加される任意の電圧を含む。

[0042]マルチカスコード増幅器510.mが2つのカスコードトランジスタN1.mおよびN2.mを含む、図5の例示的な実施形態500では、第2のカスコードトランジスタN2.mのためのターンオフ電圧VB2.m*は接地、すなわち、0Vであり得、第1のカスコードトランジスタN1.mのための第1のターンオフ電圧VB1.m*は、接地を実質的に上回り、たとえば、図6に示されているように、N1.mのドレインに結合されたVDDのレベルの少なくとも1/2であり得ることに留意されたい。さらに、図5の例示的な実施形態500には2つのカスコードトランジスタ(N1.mおよびN2.m)が示されているが、本明細書で開示する技法は、3つ以上のカスコードトランジスタを採用するマルチカスコード構成に容易に適用され得ることが諒解されることになることに留意されたい。そのような代替の例示的な実施形態では、本明細書では「第2のカスコードトランジスタ」または「最低カスコードトランジスタ」としても示される、入力トランジスタNIN.mに最も近いカスコードトランジスタのゲートは接地され、したがって、カスコードトランジスタのいずれかを通るDC電流の流れがないことを保証し得る。例示的な実施形態では、他のカスコードトランジスタのゲート電圧は電圧が連続的により高くされ得、本明細書では「第1のカスコードトランジスタ」としても示される、OUTに最も近いカスコードトランジスタのゲートが、すべてのカスコードトランジスタの最高ゲート電圧を有する。

[0043]たとえば、3カスコードの例示的な実施形態(図示せず)では、第1のカスコードトランジスタが、OUTに直接結合されたドレインを有し得、第3のカスコードトランジスタが、第1のカスコードトランジスタのソースに結合されたドレインを有し得、第2のまたは最低カスコードトランジスタが、第3のカスコードトランジスタのソースに結合されたドレインを有し得、第2のカスコードトランジスタのソースが入力トランジスタのドレインに直接結合される、などである。そのような例示的な3カスコード実施形態では、第2のカスコードトランジスタのゲート電圧は、オフにされたときに接地され得、第1のカスコードトランジスタのゲート電圧は、たとえば、VDDの約2/3に設定され、第3のカスコードトランジスタのためのゲート電圧はVDDの約1/3に設定される。そのような代替の例示的な実施形態は、本開示の範囲内に入ることが企図される。

[0044]NMOSトランジスタが使用される、いくつかの例示的な実施形態について説明するが、増幅器を設計するためにPMOSおよび/または他のタイプのトランジスタも使用され得ることを、当業者は諒解されよう。そのような場合、本開示の技法は、そのような代替タイプのトランジスタ、たとえば、PMOSトランジスタ対NMOSトランジスタの逆バイアス極性などに適応するために容易に変更され得ることが諒解されよう。そのような代替の例示的な実施形態は、本開示の範囲内に入ることが企図される。

[0045]図7に、増幅器510.mがオンであるのかオフであるのかに応じて、AC結合キャパシタC1.m、C2.mが選択的に接地から結合または分離される、本開示の代替の例示的な実施形態700を示す。図7は、説明の目的で示されているにすぎず、本開示の範囲を限定するものではないことに留意されたい。

[0046]図7では、N1.mおよびN2.mのゲートはそれぞれのバイアス電圧に結合される。例示的な実施形態では、N1.mおよびN2.mのためのバイアス電圧は、たとえば、図5および図6を参照しながら説明したように設定され得るが(たとえば、増幅器510.mがオフにされたときに「最適ターンオフ」バイアス電圧に結合され得る)、図7の例示的な実施形態700は、そのようなバイアス電圧結合に制限される必要がない。図7では、N1.mのゲートはキャパシタC1.mにさらに結合され、キャパシタC1.mはスイッチS1.mを介して接地に選択的に結合される。N2.mのゲートはキャパシタC2.mに結合され、キャパシタC2.mはスイッチS2.mを介して接地に選択的に結合される。

[0047]図7に示されているように、510.mがオンにされたとき、スイッチS1.m、S2.mは、キャパシタC1.mおよびC2.mが、それぞれN1.mおよびN2.mをAC接地に結合するように、両方とも閉じられ得る。一方、510.mがオフにされたとき、スイッチS1.m、S2.mは両方とも開かれ得る。この場合、キャパシタC1.mおよびC2.mは、したがって、トランジスタN1.mおよびN2.mがオフにされたときにN1.mおよびN2.mのゲート端子に追加のキャパシタンスを与えないことになることが諒解されよう。これらは、カスコードデバイスのゲートを「フローティング」にし、その結果、カスコードデバイスのVdgは低減され、したがってカスコードトランジスタに対する電圧ストレスをさらに低減する。例示的な実施形態について2つのカスコードトランジスタN1.m、N2.mに関して上記で説明したが、本明細書で説明する切替え可能AC結合キャパシタは他のマルチカスコード構成に容易に組み込まれ、たとえば、3つさらにはより多くのカスコードトランジスタを組み込み得ることが諒解されよう。そのような代替の例示的な実施形態は、本開示の範囲内に入ることが企図される。

[0048]図8に、本開示のターンオフ電圧バイアス技法と切替え可能キャパシタ技法が組み合わされた、本開示による、2カスコード増幅器510.mの例示的な実施形態800を示す。図8は、説明の目的で示されているにすぎず、本開示の範囲を特定の例示的な実施形態に、たとえば、ターンオフ電圧バイアスと切替え可能キャパシタが必ず同時に実装された実施形態に限定するものではないことに留意されたい。図8では、N1.mおよびN2.mのゲート電圧は、510.mがオンにされたときにバイアス電圧VB1.mおよびVB2.mに結合され、510.mがオフにされたときにターンオフバイアス電圧VB1.m*およびVB2.m*に結合される。

[0049]図9に、複数の増幅器510.1〜510.Mが並列に結合された、調整可能利得増幅器201の例示的な実施形態201.3を示す。本開示に照らして、増幅器510.1〜510.Mのいずれかまたはすべてが、たとえば、図5、図7、または図8などを参照しながら、本明細書で開示する技法のいずれかを実装し得ることが諒解されよう。

[0050]図10に、本開示による方法の例示的な実施形態1000を示す。図10は、説明の目的で示されているにすぎず、本開示の範囲を限定するものではないことに留意されたい。

[0051]図10では、ブロック1010において、増幅器がオンにされたときに増幅器の第1のカスコードトランジスタのための第1のターンオンゲートバイアス電圧を生成し、第1のカスコードトランジスタのドレインが出力電圧に結合される。

[0052]ブロック1020において、増幅器がオフにされたときに増幅器の第1のカスコードトランジスタのための第1のターンオフゲートバイアス電圧を生成する。

[0053]ブロック1030において、増幅器がオンにされたときに増幅器の第2のカスコードトランジスタのための第2のターンオンゲートバイアス電圧を生成する。第2のカスコードトランジスタのドレインが第1のカスコードトランジスタのソースに結合され、第2のカスコードトランジスタのソースが、入力電圧に結合された入力トランジスタのドレインに結合される。

[0054]ブロック1040において、増幅器がオフにされたときに増幅器の第2のカスコードトランジスタのための第2のターンオフゲートバイアス電圧を生成する。

[0055]本方法の例示的な実施形態1000では、第1のターンオフゲートバイアス電圧は、増幅器がオフにされたときに第1のカスコードトランジスタのドレインゲート間電圧を最小限に抑えるために第1のターンオフ電圧に設定され、第2のターンオフゲートバイアス電圧は接地である。

[0056]本明細書および特許請求の範囲において、ある要素が別の要素に「接続」または「結合」されていると言及されるとき、その要素はその別の要素に直接接続または結合され得るか、あるいは介在要素が存在し得ることを理解されよう。対照的に、ある要素が別の要素に「直接接続」または「直接結合」されていると言及されるとき、介在要素は存在しない。さらに、ある要素が別の要素に「電気的に結合」されていると言及されるときは、それは、そのような要素間に低抵抗の経路が存在することを示し、ある要素が別の要素に単に「結合」されていると言及されるときは、そのような要素間に低抵抗の経路があることもないこともある。

[0057]情報および信号は多種多様な技術および技法のいずれかを使用して表され得ることを、当業者は理解されよう。たとえば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁性粒子、光場または光学粒子、あるいはそれらの任意の組合せによって表され得る。

[0058]さらに、本明細書で開示する例示的な態様に関して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得ることを、当業者は諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップについて、上記では概してそれらの機能に関して説明した。そのような機能がハードウェアとして実装されるか、ソフトウェアとして実装されるかは、特定の適用例および全体的なシステムに課せられた設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本発明の例示的な態様の範囲からの逸脱を生じるものと解釈されるべきではない。

[0059]本明細書で開示する例示的な態様に関して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明する機能を実施するように設計されたそれらの任意の組合せを用いて実装または実施され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、DSPとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、DSPコアと連携する1つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装され得る。

[0060]本明細書で開示する例示的な態様に関して説明した方法またはアルゴリズムのステップは、ハードウェアで直接実施されるか、プロセッサによって実行されるソフトウェアモジュールで実施されるか、またはその2つの組合せで実施され得る。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読取り専用メモリ(ROM)、電気的プログラマブルROM(EPROM)、電気的消去可能プログラマブルROM(EEPROM(登録商標))、レジスタ、ハードディスク、リムーバブルディスク、CD−ROM、または当技術分野で知られている任意の他の形態の記憶媒体中に常駐し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサに一体化され得る。プロセッサおよび記憶媒体はASIC中に常駐し得る。ASICはユーザ端末中に常駐し得る。代替として、プロセッサおよび記憶媒体は、ユーザ端末中に個別構成要素として常駐し得る。

[0061]1つまたは複数の例示的な態様では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、機能は、1つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD−ROMまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線(DSL)、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、DSL、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク(disk)およびディスク(disc)は、コンパクトディスク(disc)(CD)、レーザーディスク(登録商標)(disc)、光ディスク(disc)、デジタル多用途ディスク(disc)(DVD)、フロッピー(登録商標)ディスク(disk)およびBlu−Ray(登録商標)ディスク(disc)を含み、ディスク(disk)は、通常、データを磁気的に再生し、ディスク(disc)は、データをレーザーで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。

[0062]開示する例示的な態様の前述の説明は、当業者が本発明を実施または使用することができるように与えたものである。これらの例示的な態様への様々な修正は当業者には容易に明らかであり、本明細書で定義した一般原理は、本発明の趣旨または範囲から逸脱することなく他の例示的な態様に適用され得る。したがって、本開示は、本明細書で示した例示的な態様に限定されるものではなく、本明細書で開示する原理および新規の特徴に一致する最も広い範囲を与えられるべきである。