用于多堆叠放大器的可调整增益

申请号 CN201380059575.4 申请日 2013-11-15 公开(公告)号 CN104782046A 公开(公告)日 2015-07-15
申请人 高通股份有限公司; 发明人 J·查; C-H·李; A·哈德吉克里斯托斯;
摘要 用于提供 放大器 中的可调整增益的技术。在一方面,具有可调整增益的合成放大器包括并联地耦合的多个放大器,其中每一个放大器可被接通或关断以调整合成放大器的总增益。每一个放大器可包括输入晶体管以及至少两个共源共栅晶体管。为了关断每一个放大器,耦合到输入晶体管的第二或最低共源共栅晶体管的栅 电压 可被接地,并且耦合到 输出电压 的第一共源共栅晶体管的栅电压可以耦合到第一截止电压,以减少跨第一共源共栅晶体管的栅-漏压降。进一步方面允许在放大器被关断时将耦合到共源共栅晶体管的栅极的电容器与AC接地解耦。
权利要求

1.一种装置,包括:
放大器,其包括:
耦合到第一可配置栅极偏置电压的第一共源共栅晶体管;
耦合到第二可配置栅极偏置电压的第二共源共栅晶体管;以及
耦合到输入电压的输入晶体管;
其中当所述放大器被关断时所述第一可配置栅电压被设为第一截止电压以减小所述第一共源共栅晶体管的漏-栅电压。
2.如权利要求1所述的装置,其特征在于,所述装置包括至少两个放大器,每一个放大器包括:
耦合到第一可配置栅极偏置电压的第一共源共栅晶体管;
耦合到第二可配置栅极偏置电压的第二共源共栅晶体管;以及
耦合到输入电压的输入晶体管;
其中,当对应的放大器被关断时,所述第一可配置栅电压被设为第一截止电压以减小所述第一共源共栅晶体管的漏-栅电压,并且所述第二可配置栅电压被设为接地;并且其中所述至少两个放大器的子集能配置成选择性地接通或关断以调整所述至少两个放大器的合成增益。
3.如权利要求1所述的装置,其特征在于,所述第一截止电压包括使得所述第一和第二共源共栅晶体管的漏-源和漏-栅电压小于每一器件的预定击穿电压的电压。
4.如权利要求1所述的装置,其特征在于,所述第一共源共栅晶体管的漏极耦合到DC供电电压,其中所述第一截止电压大于所述DC供电电压的一半。
5.如权利要求1所述的装置,其特征在于,所述至少一个放大器中的每一个放大器进一步包括:
耦合到第三可配置栅极偏置电压的第三共源共栅晶体管,所述第三共源共栅晶体管的漏极耦合到所述第一共源共栅晶体管的源极,所述第二晶体管的漏极耦合到所述第三共源共栅晶体管的源极;
其中当所述第一可配置栅电压被设为所述第一截止电压时,所述第三可配置栅极偏置电压被设为第三截止电压;并且
其中当所述放大器被关断时所述第一和第三截止电压被选择来最小化所述第一和第三共源共栅晶体管的漏-栅电压。
6.如权利要求5所述的装置,其特征在于:
所述第一共源共栅晶体管的漏极耦合到源电压;
所述第三截止电压高于接地;并且
所述第一截止电压在所述源电压和所述第三截止电压之间。
7.如权利要求1所述的装置,其特征在于:
每一个放大器的第一共源共栅晶体管的栅极经由第一电容器和第一开关进一步耦合到AC接地,所述第一开关被配置成在所述放大器被关断时将所述第一电容器与AC接地解耦。
8.如权利要求7所述的装置,其特征在于:
所述放大器的第二共源共栅晶体管的栅极经由第二电容器和第二开关进一步耦合到AC接地,所述第二开关被配置成在所述放大器被关断时将所述第二电容器与AC接地解耦。
9.如权利要求8所述的装置,其特征在于,所述放大器进一步包括:
耦合到第三可配置栅极偏置电压的第三共源共栅晶体管,所述第三共源共栅晶体管的漏极耦合到所述第一共源共栅晶体管的源极,所述第二晶体管的漏极耦合到所述第三共源共栅晶体管的源极,其中所述第三共源共栅晶体管的栅极经由第三电容器和第三开关进一步耦合到AC接地,所述第三开关被配置成在所述放大器被关断时将所述第三电容器与AC接地解耦。
10.如权利要求9所述的装置,其特征在于,所述输出电压耦合到DC供电电压。
11.一种设备,包括:
放大器,包括:
输入晶体管;
第一共源共栅晶体管;
第二共源共栅晶体管;
用于在所述放大器被关断时用第一截止电压来偏置放大器的所述第一共源共栅晶体管的装置。
12.如权利要求11所述的设备,其特征在于,进一步包括用于在所述放大器被关断时用接地电压来偏置所述第二共源共栅晶体管的装置。
13.如权利要求11所述的设备,其特征在于,进一步包括:
第三共源共栅晶体管,其包括耦合到所述第一共源共栅晶体管的源极的漏极以及耦合到所述第二共源共栅晶体管的漏极的源极;
用于在所述放大器被关断时用第三截止电压来偏置所述第三共源共栅晶体管的装置。
14.如权利要求13所述的设备,其特征在于,进一步包括:
用于在所述放大器被关断时选择性地将所述第一、第二和第三共源共栅晶体管中的每一个的栅极与AC接地解耦的装置。
15.如权利要求11所述的设备,其特征在于,所述第一共源共栅晶体管的漏极耦合到DC供电电压,其中所述第一截止电压大于所述DC供电电压的一半。
16.一种方法,包括:
当放大器被接通时为所述放大器的第一共源共栅晶体管生成第一导通栅极偏置电压,所述第一共源共栅晶体管的漏极耦合到输出电压;
在所述放大器被关断时为所述放大器的所述第一共源共栅晶体管生成第一截止栅极偏置电压;
在所述放大器被接通时为所述放大器的第二共源共栅晶体管生成第二导通栅极偏置电压,所述第二共源共栅晶体管的漏极耦合到所述第一共源共栅晶体管的源极,所述第二共源共栅晶体管的源极耦合到输入晶体管的漏极,所述输入晶体管耦合到输入电压;
在所述放大器被关断时为所述放大器的所述第二共源共栅晶体管生成第二截止栅极偏置电压;
其中所述第一截止栅极偏置电压在所述放大器被关断时被设为第一电压以便最小化所述第一共源共栅晶体管的漏-栅电压,并且其中所述第二截止栅极偏置电压被接地。
17.如权利要求16所述的方法,其特征在于,进一步包括:
在对应的放大器被关断时选择性地将所述第一和第二共源共栅晶体管中的每一个的栅极与AC接地解耦。
18.如权利要求16所述的方法,其特征在于,进一步包括:
在所述放大器被接通时为所述放大器的第三共源共栅晶体管生成第三导通栅极偏置电压,所述第三共源共栅晶体管的漏极耦合到所述第一共源共栅晶体管的源极,所述第三共源共栅晶体管的源极耦合到所述第二共源共栅晶体管的漏极;以及
在所述放大器被关断时为所述放大器的所述第三共源共栅晶体管生成第三截止栅极偏置电压,所述第三截止栅极偏置电压对应于接地和所述第一关断栅极偏置电压之间的电压。
19.如权利要求18所述的方法,其特征在于,进一步包括:
在所述对应的放大器被关断时选择性地将所述第三共源共栅晶体管的栅极与AC接地解耦。
20.如权利要求16所述的方法,其特征在于,进一步包括:
通过接通或关断多个放大器的子集来选择合成放大器的增益,每一个放大器包括第一共源共栅晶体管、第二共源共栅晶体管和输入晶体管。

说明书全文

用于多堆叠放大器的可调整增益

[0001] 背景
[0002] 领域
[0003] 本公开涉及用于提供具有可调整增益的放大器的技术。

背景技术

[0004] 具有可调整增益的放大器通常在许多类型的电路系统中(例如,在包括用于放大信号以便在无线介质上传输的功率放大器的无线收发机中)利用。为了提供可调整增益,可使用并联地耦合的多个单独放大器来实现合成放大器,其中多个放大器中的每一个都可被接通或关断以改变合成放大器的有效大小。常见的放大器拓扑是多堆叠共源共栅电路,其中输入晶体管耦合到至少两个共源共栅晶体管。为了关断采用多堆叠共源共栅电路拓扑的放大器,共源共栅晶体管的栅极偏置电压可被接地以关断通过该放大器的DC偏置电流
[0005] 以此方式使栅极偏置电压接地的缺点是当所选放大器可被有效关断时,大压降仍然可能跨被关断的共源共栅晶体管的端子出现。这是由于合成放大器中的仍然被接通且仍然可驱动输出节点的其他放大器的操作。在特定情况下,大压降可超出被关断器件的击穿极限,由此不合需要地提高了合成放大器电路的故障率和/或成本。
[0006] 提供用于调整放大器的增益的改进技术将是合乎期望的。
[0007] 附图简述
[0008] 图1解说了可在其中实现本公开的技术的无线通信设备的设计的框图
[0009] 图2解说了具有可调整增益的放大器的现有技术实现。
[0010] 图3解说了被组合以产生具有可调整增益的合成放大器的多个并联耦合放大器的具体实现。
[0011] 图4解说了用于关断多共源共栅放大器之一以使得合成放大器可具有可调整增益的说明性技术。
[0012] 图5解说了根据本公开的配置多共源共栅放大器以接通或关断该器件的技术的示例性实施例
[0013] 图6解说了图5中的电路系统的截止电压的示例。
[0014] 图7解说了本公开的替代示例性实施例,其中AC耦合电容器C1.m、C2.m取决于放大器510.m被接通还是关断来被选择性地与地耦合或解耦。
[0015] 图8解说了根据本公开的双共源共栅放大器的示例性实施例,其中组合了本公开的截止电压偏置和可切换电容器技术。
[0016] 图9解说了可调整增益放大器的示例性实施例,其中多个放大器并联地耦合。
[0017] 图10解说了根据本公开的方法的示例性实施例。
[0018] 详细描述
[0019] 以下参照附图更全面地描述本公开的各个方面。然而,本公开可用许多不同形式来实施并且不应解释为被限定于本公开通篇给出的任何具体结构或功能。相反,提供这些方面是为了使得本公开将是透彻和完整的,并且其将向本领域技术人员完全传达本公开的范围。基于本文中的教导,本领域技术人员应领会,本公开的范围旨在覆盖本文中所披露的本公开的任何方面,不论其是与本公开的任何其他方面相独立地还是组合地实现的。例如,可以使用本文所阐述的任何数目的方面来实现装置或实践方法。另外,本公开的范围旨在覆盖使用作为本文中所阐述的本公开的各种方面的补充或者另外的其他结构、功能性、或者结构及功能性来实践的此类装置或方法。应当理解,本文中所披露的本公开的任何方面可由权利要求的一个或多个元素来实施。
[0020] 下面结合附图阐述的详细描述旨在作为对本发明的示例性方面的描述,而非旨在代表可在其中实践本发明的仅有示例性方面。贯穿本描述使用的术语“示例性”意指“用作示例、实例或解说”,并且不应当一定要解释成优于或胜过其他示例性方面。本详细描述包括具体细节以用于提供对本发明的示例性方面的透彻理解。对于本领域技术人员将显而易见的是,没有这些具体细节也可实践本发明的示例性方面。在一些实例中,公知的结构和器件以框图形式示出以免湮没本文中给出的示例性方面的新颖性。在本说明书以及权利要求书中,术语“模”和“块”可以可互换地使用以表示被配置成执行所描述操作的实体。
[0021] 图1解说可在其中实现本公开的技术的无线通信设备100的设计的框图。图1示出了示例收发机设计。一般而言,对发射机和接收机中的信号的调理可由一级或多级的放大器、滤波器、上变频器、下变频器等执行。可不同于图1中所示的配置地来布置这些电路块。而且,还可使用未在图1中示出的其他电路块来调理发射机和接收机中的信号。除非另外指明,否则图1或者附图中的任何其他附图中的任何信号可以是单端或者差分信号中的任一者。还可省略图1中的一些电路块。
[0022] 在图1所示的设计中,无线设备100包括收发机120和数据处理器110。数据处理器110可包括存储器(未示出)以存储数据和程序代码。收发机120包括支持双向通信的发射机130和接收机150。一般而言,无线设备100可包括用于任何数目的通信系统和频带的任何数目的发射机和/或接收机。收发机120的全部或一部分可被实现在一个或多个模拟集成电路(IC)、射频IC(RFIC)、混合信号IC等等上。
[0023] 发射机或接收机可以用超外差式架构或直接变频式架构来实现。在超外差式架构中,信号被分多级地在射频(RF)和基带之间变频,例如在一级中从RF到中频(IF),然后在另一级中从IF到基带以用于接收机。在直接变频式架构中,信号在一级中在RF和基带之间变频。超外差式以及直接变频式架构可使用不同的电路块和/或具有不同的要求。在图1所示的设计中,发射机130和接收机150用直接变频式架构来实现。
[0024] 在发射路径中,数据处理器110处理要被传送的数据并且向发射机130提供I和Q模拟输出信号。在示出的示例性实施例中,数据处理器110包括数模转换器(DAC)114a和114b以将由数据处理器110生成的数字信号转换成I和Q模拟输出信号(例如,I和Q输出电流)以供进一步处理。
[0025] 在发射机130内,低通滤波器132a和132b分别对I和Q模拟输出信号进行滤波以移除由在前的数模转换引起的不期望镜频。放大器(Amp)134a和134b分别放大来自低通滤波器132a和132b的信号并且提供I和Q基带信号。上变频器140用来自发射(TX)本机振荡(LO)信号发生器190的I和Q TXLO信号来上变频I和Q基带信号并且提供经上变频的信号。滤波器142对经上变频的信号进行滤波以移除由上变频引起的不期望镜频以及接收频带中的噪声。功率放大器(PA)144放大来自滤波器142的信号以获得期望的输出功率电平并且提供发射RF信号。该发射RF信号被路由经过双工器或开关146并经由天线148被发射。
[0026] 在示例性实施例中,PA 144可使用本公开的技术来设计。例如,PA 144可被提供可调整增益,其中可根据本公开的技术来提供PA 144中的偏置电压和/或一个或多个可切换电容器。然而,注意,本文所公开的技术无需被限于诸如图1所示的功率放大器中的实现,并且可以一般地适用于设计任何系统中的放大器,例如音频放大器或其它类型的放大器。此类替换示例性实施例被构想为落在本公开的范围之内。
[0027] 在接收路径中,天线148接收由基站传送的信号并且提供收到RF信号,该收到RF信号被路由经过双工器或开关146并且被提供给低噪声放大器(LNA)152。该收到RF信号由LNA 152放大并且由滤波器154滤波以获得期望RF输入信号。下变频混频器161a和161b将滤波器154的输出与来自接收(RX)LO信号发生器180的I和O RX LO信号(即,LO_I和LO_Q)混频以生成I和Q基带信号。I和Q基带信号由放大器162a和162b放大并且进一步由低通滤波器164a和164b滤波以获得I和Q模拟输入信号,该I和Q模拟输入信号被提供给数据处理器110。在所示的示例性实施例中,数据处理器110包括模数转换器(ADC)116a和116b以将模拟输入信号转换成要进一步由数据处理器110处理的数字信号。
[0028] TX LO信号发生器190生成用于上变频的I和Q TX LO信号。RX LO信号发生器180生成用于下变频的I和Q RX LO信号。每个LO信号是具有特定基频的周期性信号。
PLL(相环)192从数据处理器110接收定时信息并且生成用来调整来自LO信号发生器
190的TX LO信号的频率和/或相位控制信号。类似地,PLL 182从数据处理器110接收定时信息并且生成用来调整来自LO信号发生器180的RX LO信号的频率和/或相位的控制信号。
[0029] 图2解说了具有可调整增益的放大器的现有技术实现201。在图2中,提供了用于放大输入电压IN以生成输出电压OUT的放大器201。在某些实现中,放大器201可以是例如被配置成放大信号以便在通信介质上传输的射频(RF)功率放大器(PA),例如参照图1中的元件144所描述的。为了优化效率,放大器201可以多种增益模式提供,例如,如可基于变化的信道状况而要求的。具体而言,在第一或较高增益模式中,放大器201可以向输入电压IN提供高平增益以生成OUT,而在第二或低增益模式中,放大器201可以向IN提供低水平增益。
[0030] 由于高增益模式可能需要比低增益模式更多的DC功耗,因此可期望仅在需要这样的高增益时以高增益模式操作放大器201。注意,两种增益模式(例如,“第一”和“第二”)已经仅仅出于解说目的而描述,并且具有可调整增益的放大器的某些实现可纳入任何数量的增益模式,如下文进一步描述的。
[0031] 图2进一步解说了合成放大器201的实现201.1,其中可通过接通或关断相应的并联耦合放大器210.1到210.M来选择多种增益模式。具体而言,取决于所启用的放大器210.1到210.M的数量,可调整合成放大器201.1的总增益。以此方式,放大器201.1的可调整增益可被理解为是使用“可调整大小”来实现的。具体而言,启用或禁用并联耦合放大器210.1到210.M可被理解为有效地调整合成放大器201.1的“大小”,由此调整合成放大器201.1的总增益。
[0032] 在本说明书和权利要求书中,术语“合成放大器”可表示被配置成放大输入电压以生成具有可调整增益的输出电压的实体(诸如201.1),而术语“放大器”可表示也被配置成放大输入电压以生成输出电压的实体(诸如210.1到210.M中的任一个)。在示例性实施例中,合成放大器可包括并联地耦合的多个放大器。注意,201.1仅仅出于解说目的而示出,且既不旨在将本公开的范围限于组成放大器210.1到210.M的任何特定实现,也不旨在将本公开的范围限于将组成放大器彼此耦合以产生可调整增益的任何特定方式。
[0033] 图3解说了被组合以产生具有可调整增益的合成放大器201.2的多个并联耦合放大器210.1到210.M的具体实现。注意,图3仅是出于解说目的而示出的,而不旨在将本公开的范围限定于任何特定类型的组成放大器(例如,双共源共栅放大器)。
[0034] 在图3中,并联耦合放大器210.1到210.M中的每一个都采用多共源共栅电路拓扑或配置。注意,多共源共栅电路拓扑在本文中也可被称为“多堆叠”放大器拓扑。例如,放大器210.m(其中m是从1到M(包括1和M)的任意索引)包括耦合到可调整增益放大器201.2的输入电压IN的输入晶体管NIN.m。晶体管N1.m和N2.m耦合到共源共栅配置中的晶体管NIN.m的漏极。具体而言,也被表示为“第一共源共栅晶体管”的晶体管N1.m具有耦合到输出电压OUT的漏极以及耦合到也被表示为“第二共源共栅晶体管”的晶体管N2.m的漏极的源极。N2.m具有耦合到NIN.m的漏极的源极。
[0035] N1.m和N2.m的栅极分别耦合到偏置电压VB1.m和VB2.m,其中这些偏置电压可被选择来为多共源共栅放大器210.m提供适当的增益特性。例如,在一实现中,VB1.m可以大于VB2.m。进一步耦合到N1.m和N2.m的栅极的分别是将共源共栅晶体管的栅极耦合到AC接地的AC耦合电容器C1.m和C2.m。注意,多共源共栅放大器210.1到210.M中的其他多共源共栅放大器的元件未在图3中标记,但可执行与参照放大器210.m描述的元件相似的功能性。
[0036] 在图3中,将认识到为了向放大器201.2提供可调整增益,合适的多个多共源共栅放大器210.1到210.M可被接通(或“启用”),并且其余多共源共栅放大器可被同时关断(或“禁用”)。以此方式,合成放大器201.2向IN提供随着所启用放大器数量而增大的增益。
[0037] 图4解说了用于关断多共源共栅放大器之一210.m以使得合成放大器201.2可具有可调整增益的说明性技术。具体而言,第一共源共栅晶体管N1.m和第二共源共栅晶体管N2.m两者的栅电压被接地(或耦合到0V,如图4所示)。将认识到,这名义上截止了晶体管N1.m和N2.m,并由此关断放大器210.m。注意,虽然放大器210.m可专以此方式关断,但其他放大器210.1到210.m-1(未在图3中标记)或放大器210.m+1(未在图3中标记)到210.M中的任一个或全部仍然可被接通。
[0038] 将认识到,当210.m的第一和第二共源共栅晶体管的栅电压以上述方式被绑定至接地时,可能引发某些问题。例如,假设其他放大器(例如,210.1到210.m-1和/或210.m+1到210.M中的任一个)仍然是活跃的,那么在N1.m的漏极处仍然可能存在高电压(例如,接近干线电压VDD,VDD在图4所示的说明性实例中等于3.5V)。如果OUT(也耦合到N1.m的漏极)处于高电压,则可能存在跨N1.m的漏极(“D”)和栅极(“G”)以及跨其漏极(“D”)和源极(“S”)的大电压差。OUT导致的跨N1.m的高压降可能不合需要地导致器件的击穿,例如在这一压降超出所允许的最大压降的器件规范时。例如,当0.18um器件与3.5V电源联用或者0.65um器件与1.8V电源联用等时,可引发这些情形。
[0039] 提供用于解决这些问题(例如,以防止可调整增益放大器中的器件的击穿)的技术将是合乎期望的。
[0040] 图5解说了根据本公开的配置多共源共栅放大器510.m以接通或关断该器件的技术的示例性实施例500。注意,多共源共栅放大器510可以与采用相似技术的其他多共源共栅放大器(例如,510.1到510.m-1和/或510.m+1到510.M)并联地耦合以实现可调整增益合成放大器。注意,图5仅出于解说目的来示出,而并不意图将本公开的范围限定于所示出的任何特定示例性实施例。
[0041] 在图5中,提供给第一共源共栅晶体管N1.m的栅电压可以在两个值之间进行选择,这取决于放大器510.m是被接通还是关断。具体而言,当510.m被接通时,则N1.m和N2.m的栅电压分别是VB1.m和VB2.m。在一示例性实施例中,VB1.m和VB2.m对应于足以导通晶体管N1.m和N2.m以便进行多共源共栅电路操作的“导通”电压,如本领域普通技术人员将会理解的。
[0042] 当510.m被关断时,则N1.m和N2.m的栅电压分别是VB1.m*和VB2.m*V,其中VB1.m*和VB2.m*分别对应于第一和第二共源共栅晶体管N1.m、N2.m的第一和第二截止电压。在一示例性实施例中,选择第一截止电压VB1.m*来减小跨N1.m的漏-栅(Vdg)电压。具体而言,VB1.m*和VB2.m*可以是被专门选择来同时使跨第一共源共栅晶体管N1.m和第二共源共栅晶体管N2.m的端子的压降(例如,漏-栅(Vdg)和漏-源(Vds)电压)最小化的“最优”截止电压。
[0043] 根据本公开的510.m中的电路系统的说明性截止电压以下参照图6来描述。将会认识到,这些说明性电压电平仅仅作为示例来提供,并且不旨在将本公开的范围限于所示任何特定电压。
[0044] 在图6中,OUT耦合到3.5V的示例性VDD。N1.m的栅极耦合到VB1.m/VB1.m*=2.9V/2.0V,其中第一电压2.9V是N1.m的示例性导通电压,而第二电压2.0V是示例性截止电压。N2.m的栅极耦合到VB2.m/VB2.m*V=1.9V/0V,其中第一电压1.9V是N2.m的示例性导通电压,而第二电压0V是示例性截止电压。注意,通过将VB1.m*设为2V,当510.m被关断时,则N1.m的漏-栅电压(Vdg)为1.5V,这与在N1.m被接地(例如,如根据图4所示的实现)的情况下的3.5V形成对比。此外,N1.m的源电压也将为2V,因为N1.m的栅-源电压(Vgs)将由于没有电流流过N2.m(因为晶体管N2.m的栅电压被接地)而被维持在0V。
由此,N1.m的漏-源电压(Vds)也是1.5V。鉴于这些示例性电压设置,将会认识到跨晶体管N1.m和N2.m的端到端压降被限于不超过2V,这显著地低于3.5V的VDD。
[0045] 鉴于本公开,本领域普通技术人员将认识到,第一共源共栅晶体管N1.m的截止电压可以从最优截止电压范围中预先选择。具体而言,最优截止范围包括将导致跨任一共源共栅晶体管的所有端到端压降都小于此类晶体管能够支持的最大压降,且优选地比这一最大压降小得多的施加给N1.m的任何电压。
[0046] 注意,在其中多共源共栅放大器510.m包括两个共源共栅晶体管N1.m和N2.m的图5的示例性实施例500中,第二共源共栅晶体管N2.m的截止电压VB2.m*可被接地(即,0V),而第一共源共栅晶体管N1.m的第一截止电压VB1.m*可以显著地高于接地,例如耦合到N1.m的漏极的VDD的电平的至少一半,如图6所解说的。还注意,虽然两个共源共栅晶体管(N1.m和N2.m)在图5的示例性实施例500中示出,但将会认识到本文所公开的技术可以容易地适用于采用不止两个共源共栅晶体管的多共源共栅配置。在这些替换示例性实施例中,最接近输入晶体管NIN.m的共源共栅晶体管(本文中也被表示为“第二共源共栅晶体管”或“最低共源共栅晶体管”)的栅极可被接地,由此确保没有DC电流流过任一共源共栅晶体管。在一示例性实施例中,其他共源共栅晶体管的栅电压在电压方面可以变得逐渐更高,其中在本文中也被表示为“第一共源共栅晶体管”的最接近OUT的共源共栅晶体管的栅极具有所有共源共栅晶体管中的最高栅电压。
[0047] 例如,在三共源共栅示例性实施例(未示出)中,第一共源共栅晶体管可具有直接耦合到OUT的漏极,第三共源共栅晶体管可具有耦合到第一共源共栅晶体管的源极的漏极,而第二或最低共源共栅晶体管可具有耦合到第三共源共栅晶体管的源极的漏极,且第二共源共栅晶体管的源极直接耦合到输入晶体管的漏极,等等。在这一示例性三共源共栅实施例中,第二共源共栅晶体管的栅电压可以在截止时被接地,且第一共源共栅晶体管的栅电压被设为例如约2/3的VDD,而第三共源共栅晶体管的栅电压被设为约1/3的VDD。此类替换示例性实施例被构想为落在本公开的范围之内。
[0048] 虽然描述了其中使用NMOS晶体管的特定示例性实施例,但本领域普通技术人员将认识到也可使用PMOS和/或其他类型的晶体管来设计放大器。在这些情况下,将认识到本公开的技术可以被容易地修改以适应这些替代类型的晶体管,例如,PMOS晶体管与NMOS晶体管的相反偏置极性等等。此类替换示例性实施例被构想为落在本公开的范围之内。
[0049] 图7解说了本公开的替换示例性实施例700,其中AC耦合电容器C1.m、C2.m取决于放大器510.m被接通还是关断来被选择性地与接地耦合或解耦。注意,图7仅是为解说目的而示出的,并且并不旨在限定本公开的范围。
[0050] 在图7中,N1.m和N2.m的栅极耦合到相应的偏置电压。在一示例性实施例中,N1.m和N2.m的偏置电压可以如例如参照图5和6所描述的那样设置(例如,在放大器510.m被关断时耦合到“最优关断”偏置电压),但图7的示例性实施例700无需被限于这样的偏置电压耦合。在图7中,N1.m的栅极进一步耦合到电容器C1.m,该电容器C1.m经由开关S1.m选择性地耦合到接地。N2.m的栅极耦合到电容器C2.m,该电容器C2.m经由开关S2.m选择性地耦合到接地。
[0051] 如图7所指示的,当510.m被接通时,则开关S1.m、S2.m两者都可被闭合,以使得电容器C1.m和C2.m分别将N1.m和N2.m耦合到AC接地。另一方面,当510.m被关断时,则开关S1.m、S2.m两者都可被断开。在这种情况下,将认识到电容器C1.m和C2.m将由此在晶体管N1.m和N2.m被截止时不向它们的栅极端子贡献附加电容。这些使得共源共栅器件的栅极“浮置”,以使得共源共栅器件的Vdg被降低,由此进一步降低共源共栅晶体管上的电压应。虽然上文已经参照两个共源共栅晶体管N1.m、N2.m描述了示例性实施例,但将认识到本文描述的可切换AC耦合电容器可以被容易地纳入在其他多共源共栅配置(例如纳入三个或甚至更多个共源共栅晶体管)中。此类替换示例性实施例被构想为落在本公开的范围之内。
[0052] 图8解说了根据本公开的双共源共栅放大器510.m的示例性实施例800,其中组合了本公开的截止电压偏置和可切换电容器技术。注意,图8仅仅出于解说目的而示出,且不旨在将本公开的范围限于任何特定示例性实施例,例如限于其中截止电压偏置和可切换电容器有必要同时实现的实施例。在图8中,N1.m和N2.m的栅电压在510.m被接通时耦合到偏置电压VB1.m和VB2.m,而在510.m被关断时耦合到截止偏置电压VB1.m*和VB2.m*。
[0053] 图9解说了可调整增益放大器201的示例性实施例201.3,其中多个放大器510.1到510.M并联地耦合。鉴于本公开,将认识到放大器510.1到510.M中的任一个或全部可实现本文中例如参照图5、7或8等所公开的任一技术。
[0054] 图10解说了根据本公开的方法的示例性实施例1000。注意,图10仅是为解说目的而示出的,并且并不旨在限定本公开的范围。
[0055] 在图10中,在框1010,当放大器被接通时为该放大器的第一共源共栅晶体管生成第一导通栅极偏置电压,该第一共源共栅晶体管的漏极耦合到输出电压。
[0056] 在框1020,在放大器被关断时为该放大器的第一共源共栅晶体管生成第一截止栅极偏置电压。
[0057] 在框1030,在放大器被接通时为该放大器的第二共源共栅晶体管生成第二导通栅极偏置电压。该第二共源共栅晶体管的漏极耦合到第一共源共栅晶体管的源极,且该第二共源共栅晶体管的源极耦合到输入晶体管的漏极,该输入晶体管耦合到输入电压。
[0058] 在框1040,在放大器被关断时为该放大器的第二共源共栅晶体管生成第二截止栅极偏置电压。
[0059] 在方法1000的示例性实施例中,第一截止栅极偏置电压在放大器被关断时被设为第一截止电压以便最小化第一共源共栅晶体管的漏-栅电压,且第二截止栅极偏置电压被接地。
[0060] 在本说明书中并且在权利要求书中,将理解,当一元件被称为“连接到”或“耦合到”另一元件时,该元件可以直接连接或耦合到该另一元件或者可存在居间元件。相反,当一元件被称为“直接连接到”或“直接耦合到”另一元件时,不存在居间元件。此外,当一元件被称为“电耦合”到另一元件时,其指示在此类元件之间存在低电阻路径,而当一元件被称为仅是“耦合”到另一元件时,在此类元件之间可能有也可能没有低电阻路径。
[0061] 本领域技术人员应理解,信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如,以上描述通篇可能引述的数据、指令、命令、信息、信号、位(比特)、码元、和码片可由电压、电流、电磁波磁场或磁粒子、光场或光粒子、或者其任何组合来表示。
[0062] 本领域技术人员将可进一步领会,结合本文中公开的示例性方面描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性,各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性,但此类实现决策不应被解读为致使脱离本发明的示例性方面的范围。
[0063] 结合本文中公开的示例性方面描述的各种解说性逻辑块、模块、以及电路可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。通用处理器可以是微处理器,但在替换方案中,该处理器可以是任何常规的处理器、控制器微控制器、或状态机。处理器还可以被实现为计算设备的组合,例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或任何其他此类配置。
[0064] 结合本文中所公开的示例性方面所描述的方法或算法的步骤可以直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中实施。软件模块可驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦式可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。示例性存储介质被耦合到处理器以使得该处理器能从/向该存储介质读和写信息。替换地,存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。替换地,处理器和存储介质可作为分立组件驻留在用户终端中。
[0065] 在一个或多个示例性方面中,所描述的功能可在硬件、软件、固件或其任何组合中实现。如果在软件中实现,则各功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者,包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定,这样的计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或能被用来携带或存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其它介质。任何连接也被正当地称为计算机可读介质。例如,如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站服务器、或其它远程源传送而来,则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟,其中盘常常磁性地再现数据而碟用激光光学地再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
[0066] 提供了以上对所公开的示例性方面的描述是为了使得本领域任何技术人员皆能够制作或使用本发明。对这些示例性方面的各种修改对于本领域技术人员而言将是显而易见的,并且本文中定义的普适原理可被应用于其他示例性方面而不会脱离本发明的精神或范围。由此,本公开并非旨在被限定于本文中示出的示例性方面,而是应被授予与本文中公开的原理和新颖性特征一致的最广义的范围。
QQ群二维码
意见反馈